一種可重構(gòu)的cmos圖像傳感器芯片的制作方法
【專利摘要】本發(fā)明公開了一種可重構(gòu)CMOS圖像傳感器芯片，包括多個(gè)圖像傳感器芯片單元，每個(gè)圖像傳感器芯片單元包括上下兩層芯片，其中，上層芯片為背照感光式芯片，其正面具有像素陣列，背面形成硅通孔結(jié)構(gòu)，所述硅通孔結(jié)構(gòu)用于在上下兩層芯片間形成垂直導(dǎo)通以將所述像素陣列輸出的模擬信號(hào)引出；下層芯片的正面具有互連結(jié)構(gòu)、數(shù)據(jù)處理電路以及數(shù)據(jù)輸出電路；所述互連結(jié)構(gòu)的頂層金屬互連位于與所述硅通孔結(jié)構(gòu)對(duì)應(yīng)的位置并與硅通孔結(jié)構(gòu)電連接；數(shù)據(jù)處理電路與所述互連結(jié)構(gòu)相連并將所述模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)；數(shù)據(jù)輸出電路與所述數(shù)據(jù)處理電路相連，用于將數(shù)字信號(hào)輸出。本發(fā)明能夠提高圖像傳感器芯片的設(shè)計(jì)效率和可靠性。
【專利說明】一種可重構(gòu)的CMOS圖像傳感器芯片

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及圖像傳感器領(lǐng)域，特別涉及一種可重構(gòu)的CMOS圖像傳感器芯片。

【背景技術(shù)】
[0002] 圖像傳感器是組成數(shù)字?jǐn)z像頭的重要組成部分。根據(jù)元件的不同，可分為 CCD (Charge Coupled Device，電荷稱合兀件）和 CMOS (Complementary Metal-Oxide Semiconductor,金屬氧化物半導(dǎo)體元件）兩大類。CMOS傳感器獲得廣泛應(yīng)用的一個(gè)前提是 其所擁有的較高靈敏度、較短曝光時(shí)間和日漸縮小的像素尺寸。
[0003] 傳統(tǒng)的CMOS圖像傳感器采用的前感光式（FSI，F(xiàn)ront Side Illumination)技術(shù)， 即前照技術(shù)。前照技術(shù)的主要特點(diǎn)是在硅片正面按順序制作感光二極管、金屬互聯(lián)以及光 管孔（Light Pipe)。其優(yōu)點(diǎn)是：工藝簡(jiǎn)單，與CMOS工藝完全兼容；成本較低；光管孔填充材 料折射率可調(diào)；有利于提高入射光的透射率，減少串?dāng)_等。然而，由于光線首先需要經(jīng)過上 層的金屬互連層才能照射到下方的感光二極管，因此前照技術(shù)的填充因子和靈敏度通常較 低。
[0004] 隨著像素尺寸的變小，提高填充因子越來(lái)越困難，目前另一種技術(shù)是從傳統(tǒng)的前 感光式變?yōu)楸巢扛泄馐剑˙SI，Back Side Illumination),即背照技術(shù)。背照技術(shù)的主要特 點(diǎn)是首先在硅片正面按順序制作感光二極管、金屬互聯(lián)，然后對(duì)硅片背面進(jìn)行減薄（通常 需要減薄至20um以下），并通過對(duì)于背部感光式CMOS傳感器最重要的硅通孔技術(shù)（TSV， Through-Silicon-Via)將感光二極管進(jìn)行互聯(lián)引出。娃通孔技術(shù)是通過在芯片和芯片之 間、晶圓和晶圓之間制作垂直導(dǎo)通，實(shí)現(xiàn)芯片之間互連的最新技術(shù)。由于互聯(lián)電路置于背 部，前部全部留給光電二極管，這樣就實(shí)現(xiàn)了盡可能大的填充因子。硅通孔技術(shù)的優(yōu)點(diǎn)是照 射到感光二極管的入射光不受金屬互連影響，靈敏度較高，填充因子較高。
[0005] 然而不論是背部感光式CMOS圖像傳感器還是傳統(tǒng)的前感光式CMOS圖像傳感器， 對(duì)于傳感器芯片設(shè)計(jì)者來(lái)說，對(duì)于不同類型（例如不同像素分辨率或不同感光區(qū)域大?。?的圖像傳感器都需要進(jìn)行一次完整的芯片設(shè)計(jì)，比如，設(shè)計(jì)一款400萬(wàn)像素的圖像傳感器 芯片與設(shè)計(jì)一款6400萬(wàn)像素的圖像傳感器芯片的工作量相當(dāng)，雖然在設(shè)計(jì)過程中兩者可 以共享部分IP (例如用于信號(hào)處理的ADC、驅(qū)動(dòng)緩沖器等），但是每個(gè)設(shè)計(jì)仍然需要遵循整 個(gè)設(shè)計(jì)流程，包括前端的芯片系統(tǒng)布局、后端的信號(hào)連線等，這樣耗費(fèi)了設(shè)計(jì)者大量的精 力。如果提出一種可重構(gòu)的圖像傳感器系統(tǒng)架構(gòu)，將能夠極大地簡(jiǎn)化設(shè)計(jì)者的工作量，同時(shí) 也確保了大規(guī)模圖像傳感器芯片的設(shè)計(jì)成功率。


【發(fā)明內(nèi)容】

[0006] 本發(fā)明的主要目的在于克服現(xiàn)有技術(shù)的缺陷，提供一種提高設(shè)計(jì)效率及可靠性的 圖像傳感器芯片。
[0007] 為達(dá)成上述目的，本發(fā)明提供一種可重構(gòu)CMOS圖像傳感器芯片，包括多一個(gè)圖像 傳感器芯片單元，每個(gè)所述圖像傳感器芯片單元包括上下兩層芯片，其中，上層芯片為背照 感光式芯片，其正面具有像素陣列，背面形成硅通孔結(jié)構(gòu)，所述硅通孔結(jié)構(gòu)用于在所述上下 兩層芯片間形成垂直導(dǎo)通以將所述像素陣列輸出的模擬信號(hào)引出；下層芯片的正面具有互 連結(jié)構(gòu)、數(shù)據(jù)處理電路以及數(shù)據(jù)輸出電路；所述互連結(jié)構(gòu)的頂層金屬互連位于與所述硅通 孔結(jié)構(gòu)對(duì)應(yīng)的位置并與所述硅通孔結(jié)構(gòu)電連接；所述數(shù)據(jù)處理電路與所述互連結(jié)構(gòu)相連并 將所述模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)；所述數(shù)據(jù)輸出電路與所述數(shù)據(jù)處理電路相連，用于將所 述數(shù)字信號(hào)輸出。
[0008] 優(yōu)選的，所述像素陣列包括多個(gè)像素，每個(gè)所述像素包括感光二極管及讀出晶體 管，所述硅通孔結(jié)構(gòu)與各所述讀出晶體管的輸出端電連接。
[0009] 優(yōu)選的，所述硅通孔結(jié)構(gòu)分別與所述像素陣列的每一行或每一列對(duì)應(yīng)配置，每一 所述硅通孔結(jié)構(gòu)通過金屬連線與其對(duì)應(yīng)行或?qū)?yīng)列的各所述像素的讀出晶體管的輸出端 電連接。
[0010] 優(yōu)選的，所述數(shù)據(jù)處理電路至少包括模數(shù)轉(zhuǎn)換模塊。
[0011] 優(yōu)選的，所述數(shù)據(jù)輸出電路縱向或橫向設(shè)置于所述下層芯片中。
[0012] 優(yōu)選的，所述多個(gè)圖像傳感器芯片單元組成圖像傳感器芯片單元陣列，該陣列中 同一列或同一行的各所述圖像傳感器芯片單元的數(shù)據(jù)輸出電路依次連接以形成一縱向或 橫向的數(shù)據(jù)傳輸通道。
[0013] 優(yōu)選的，所述硅通孔結(jié)構(gòu)位于所述像素陣列的兩側(cè)、單側(cè)或四周。
[0014] 本發(fā)明還提供了一種形成上述可重構(gòu)的CMOS圖像傳感器芯片的方法，包括：提供 第一襯底并在該第一襯底的正面形成所述像素陣列；對(duì)所述第一襯底的背面減薄并通過硅 通孔技術(shù)形成所述硅通孔結(jié)構(gòu)；提供第二襯底并在該第二襯底的正面形成所述數(shù)據(jù)處理電 路、數(shù)據(jù)輸出電路以及所述互連結(jié)構(gòu)；以及將所述第一襯底的背面與所述第二襯底的正面 相接合以使所述硅通孔結(jié)構(gòu)與所述互連結(jié)構(gòu)電連接。
[0015] 本發(fā)明的有益效果在于，
[0016] (1)采用上下兩層芯片結(jié)構(gòu)封裝成圖像傳感器芯片單元；上層芯片采用背照式圖 像傳感技術(shù)，上層芯片的頂層全部留給感光二極管，可實(shí)現(xiàn)大的填充因子；采用硅通孔技術(shù) 實(shí)現(xiàn)兩層芯片互連，使感光二極管不受金屬互連的影響，靈敏度高。
[0017] (2)通過圖像傳感器芯片單元的拼接可重構(gòu)更大像素的圖像傳感器芯片，尤其是 在圖像傳感器芯片單元已經(jīng)設(shè)計(jì)成熟后，就能夠通過將圖像傳感器芯片單元在橫向、堅(jiān)向 進(jìn)行任意擴(kuò)展，所重構(gòu)而成的圖像傳感器芯片不僅能滿足用戶的需求，而且還能夠確保芯 片的可靠性。

【專利附圖】

【附圖說明】
[0018] 圖1所示為本發(fā)明一實(shí)施例的可重構(gòu)的CMOS圖像傳感器芯片的圖像傳感器芯片 單元的示意圖。
[0019] 圖2所示為本發(fā)明一實(shí)施例的圖像傳感器芯片單元的上層芯片的示意圖。
[0020] 圖3和圖4所示為本發(fā)明一實(shí)施例的圖像傳感器芯片單元的下層芯片的示意圖。
[0021] 圖5所示為本發(fā)明一實(shí)施例的可重構(gòu)的CMOS圖像傳感器芯片的下層芯片的示意 圖。

【具體實(shí)施方式】
[0022] 為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對(duì)本發(fā)明的內(nèi)容作進(jìn)一 步說明。當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也 涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。
[0023] 下面參照?qǐng)D1至圖5描述本發(fā)明的可重構(gòu)CMOS圖像傳感器系統(tǒng)架構(gòu)。
[0024] 本發(fā)明提出的可重構(gòu)的CMOS圖像傳感器系統(tǒng)架構(gòu)包括多個(gè)圖像傳感器芯片單 元。圖1所示為一個(gè)圖像傳感器芯片單元的示意圖，如圖1所示，每個(gè)圖像傳感器芯片單元 由上層芯片10和下層芯片20封裝而成，其中上層芯片10為背照感光式芯片，其正面具有 像素陣列101，背面形成有硅通孔結(jié)構(gòu)102。硅通孔結(jié)構(gòu)102用于在上層芯片10和下層芯片 20之間形成垂直導(dǎo)通以將像素陣列101輸出的模擬信號(hào)引出至下層芯片20。具體來(lái)說，像 素陣列101包括多個(gè)像素，每個(gè)像素包括感光二極管和讀出晶體管。感光二極管用于對(duì)接 收的光信號(hào)進(jìn)行光電轉(zhuǎn)換。讀出晶體管用于將經(jīng)感光二極管輸出的電信號(hào)輸出，其包括傳 輸管、行選通管、復(fù)位管、源跟隨器。傳輸管與感光二極管相連，傳輸管的漏極、源跟隨器的 柵極和復(fù)位管的源極相連，行選通管的漏極與源跟隨器的源極相連，行選通管的源極作為 讀出晶體管的輸出端與硅通孔結(jié)構(gòu)102通過金屬連線相連。較佳的，硅通孔結(jié)構(gòu)102分別 與像素陣列的每一行或每一列對(duì)應(yīng)配置，即像素陣列101中同一行或同一列的各像素的讀 出電路的輸出端通過金屬連線連接至一個(gè)硅通孔結(jié)構(gòu)102。此外，如圖2所示，硅通孔結(jié)構(gòu) 102是呈兩列分布于像素陣列的左右兩側(cè)，在其他實(shí)施例中，硅通孔結(jié)構(gòu)也可以位于像素陣 列的單側(cè)或四周。
[0025] 請(qǐng)參考圖3和圖4,下層芯片20的正面具有互連結(jié)構(gòu)201、數(shù)據(jù)處理電路202和數(shù) 據(jù)輸出電路203。其中，互連結(jié)構(gòu)可以包括多層金屬互連，但其頂層金屬互連位于與硅通孔 結(jié)構(gòu)102對(duì)應(yīng)的位置，并且與硅通孔結(jié)構(gòu)102電連接。如圖所示，在本實(shí)施例中頂層金屬 互連也以兩列分布于下層芯片的兩側(cè)，并且位于數(shù)據(jù)處理電路202和數(shù)據(jù)輸出電路203外 偵k數(shù)據(jù)處理電路202與互連結(jié)構(gòu)201相連，從而將像素陣列101輸出的模擬信號(hào)轉(zhuǎn)換為 數(shù)字信號(hào)；數(shù)據(jù)輸出電路203與數(shù)據(jù)處理電路202相連，用于將數(shù)字信號(hào)輸出。數(shù)據(jù)處理電 路202中至少包括模數(shù)轉(zhuǎn)換模塊，此外也可包括放大器等模擬電路器件?？蛇x的，選擇模塊 (Token)也可以設(shè)置在數(shù)據(jù)處理電路202中，用于發(fā)出控制信號(hào)進(jìn)行像素陣列中像素行或 列的選擇。數(shù)據(jù)輸出電路203可包括移位寄存器模塊，LVDS模塊等，用于將數(shù)據(jù)處理電路 輸出的數(shù)字信號(hào)串行輸出。較佳的，數(shù)據(jù)輸出電路203是以縱向或橫向的方式設(shè)置于下層 芯片中。
[0026] 參考圖4,下層芯片的數(shù)據(jù)輸出電路203縱向設(shè)置于下層芯片的一側(cè)（如左側(cè)）， 為后續(xù)芯片間拼接做的準(zhǔn)備。對(duì)于該圖像傳感器芯片單元來(lái)說，最終的數(shù)據(jù)由下層芯片的 左下方輸出，占用一個(gè)數(shù)據(jù)通道。
[0027] 參考圖5,其所示為本發(fā)明另一較佳實(shí)施例的可重構(gòu)的CMOS圖像傳感器芯片的下 層芯片的示意圖。CMOS圖像傳感器芯片包括多個(gè)圖像傳感器芯片單元，這些圖像傳感器芯 片單元組成一個(gè)圖像傳感器芯片單元陣列。也即是本實(shí)施例的圖像傳感器芯片是在設(shè)計(jì)上 述一個(gè)包含上層芯片與下層芯片的圖像傳感器芯片單元之后，在橫向和縱向進(jìn)行擴(kuò)展，從 而重構(gòu)并形成更大像素的CMOS圖像傳感器芯片。在本實(shí)施例中，圖像傳感器芯片單元陣列 以4行和4列為例。對(duì)于每個(gè)圖像傳感器芯片單元其下層芯片中數(shù)據(jù)輸出電路為縱向設(shè)置， 同一列的4個(gè)圖像傳感器芯片單元的數(shù)據(jù)輸出電路依次連接，如此形成一個(gè)縱向的數(shù)據(jù)傳 輸通道。可以理解的是，當(dāng)下層芯片中數(shù)據(jù)輸出電路為橫向設(shè)置，則CMOS圖像傳感器芯片 單元陣列同一行的4個(gè)圖像傳感器芯片單元的數(shù)據(jù)輸出電路依次連接，形成一個(gè)橫向的數(shù) 據(jù)傳輸通道。如圖5所示，新的圖像傳感器芯片形成4個(gè)縱向的數(shù)據(jù)通道（通道1?通道 4)。
[0028] 假設(shè)一個(gè)圖像傳感器芯片單元具有2000*2000即400萬(wàn)的有效像素，該芯片的上 下兩層芯片的面積均為a mm*b mm。將16個(gè)該圖像傳感器芯片單元進(jìn)行橫向4個(gè)、堅(jiān)向4 個(gè)拼接，其中同一列的芯片單元的下層芯片的數(shù)據(jù)輸出電路依次電連接，如此拼接以后形 成新的圖像傳感器芯片，其面積為4a mm*4b mm，具有400*4*4 = 6400萬(wàn)有效像素。該款 6400萬(wàn)像素的圖像傳感器芯片具備四個(gè)通道的數(shù)據(jù)輸出接口。如果一個(gè)圖像傳感器芯片單 元將所有400萬(wàn)像素?cái)?shù)據(jù)傳輸完畢的時(shí)間為T，那么對(duì)于該重構(gòu)而成的圖像傳感器芯片來(lái) 說，需要4T時(shí)間將所有6400萬(wàn)個(gè)像素的數(shù)據(jù)通過4個(gè)數(shù)據(jù)傳輸通道傳輸出來(lái)，每個(gè)通道在 4T時(shí)間內(nèi)傳輸1600萬(wàn)個(gè)像素的數(shù)據(jù)。
[0029] 此外，由于圖像傳感器芯片單元采用上下兩層芯片通過硅通孔技術(shù)互連并且將傳 感器的功能電路（包括數(shù)據(jù)處理電路和數(shù)據(jù)輸出電路）制作在圖像傳感器芯片單元的下層 芯片中，可以避免在上層芯片中實(shí)現(xiàn)傳感器讀取、處理和輸出數(shù)據(jù)的功能。不僅可避免在像 素陣列周圍耗費(fèi)芯片面積來(lái)實(shí)現(xiàn)改寫功能，且也可使得后續(xù)重構(gòu)而成的圖像傳感器芯片的 總像素陣列連續(xù)無(wú)縫，避免成像后在每個(gè)傳感器芯片單元周圍出現(xiàn)"黑邊"。
[0030] 接下來(lái)，將對(duì)本發(fā)明的可重構(gòu)的CMOS圖像傳感器芯片的形成方法加以說明。
[0031] 上層芯片采用背照式圖像傳感器技術(shù)實(shí)現(xiàn)。首先，提供第一襯底并在該第一襯底 的正面形成像素陣列。通常可采用一層P0LY層、三層金屬層（1P3M)的后道工藝在第一襯 底正面按順序制作感光二極管、金屬互連等從而制造像素陣列層，可采用成本較低的工藝 (如0· 18umCM0S工藝）實(shí)現(xiàn)。然后對(duì)第一襯底背面進(jìn)行減薄（通常需要減薄至20?50um 以下），并采用硅通孔技術(shù)形成硅通孔結(jié)構(gòu)，用于將感光二極管的信號(hào)進(jìn)行互連引出。
[0032] 下層芯片可采用常規(guī)的多層后道（如1P8M)以及先進(jìn)工藝（如55nm CMOS工藝） 實(shí)現(xiàn)。具體來(lái)說，提供第二襯底并在第二襯底正面形成數(shù)據(jù)處理電路、數(shù)據(jù)輸出電路以及互 連結(jié)構(gòu)。采用常規(guī)工藝可降低芯片成本。其中，互連結(jié)構(gòu)可包括多層金屬互連，其頂層金屬 互連的位置應(yīng)與硅通孔結(jié)構(gòu)相對(duì)應(yīng)。此外，數(shù)據(jù)輸出電路較佳是以縱向或橫向的方式形成 于第二襯底。
[0033] 為形成具有芯片單元陣列的CMOS圖像傳感器芯片，將多個(gè)圖像傳感器芯片單元 的上層芯片進(jìn)行橫向和縱向拼接。在第一襯底中形成多個(gè)上層芯片的像素陣列和硅通孔結(jié) 構(gòu)，在第二襯底中形成多個(gè)下層芯片的互連結(jié)構(gòu)、數(shù)據(jù)處理電路和數(shù)據(jù)輸出電路。其中，若 數(shù)據(jù)輸出電路是以縱向方式形成于第二襯底，則需使同一列的芯片陣列的數(shù)據(jù)輸出電路依 次電連接；而若數(shù)據(jù)輸出電路是以橫向方式形成于第二襯底，則需使同一行的芯片陣列的 數(shù)據(jù)輸出電路依次電連接。
[0034] 之后，將第一襯底的背面與第二襯底的正面相接合，使硅通孔結(jié)構(gòu)與對(duì)應(yīng)的互連 結(jié)構(gòu)的頂層金屬互連對(duì)準(zhǔn)相接，由此上層芯片與下層芯片通過硅通孔結(jié)構(gòu)與互連結(jié)構(gòu)的電 連接也實(shí)現(xiàn)了互連，從而形成了一個(gè)新的圖像傳感器芯片。上層芯片與下層芯片的接合可 通過金屬鍵合工藝實(shí)現(xiàn)，其為本領(lǐng)域技術(shù)人員所熟知，在此不做贅述。
[0035] 綜上所述，本發(fā)明提供了一種可重構(gòu)的CMOS圖像傳感器芯片，采用上下兩層芯片 封裝成一個(gè)圖像傳感器芯片單元，并通過該圖像傳感器芯片單元在橫向、堅(jiān)向進(jìn)行任意擴(kuò) 展組成圖像傳感器芯片陣列，能夠極大簡(jiǎn)化設(shè)計(jì)者的工作量，同時(shí)也確保了大規(guī)模圖像傳 感器芯片的設(shè)計(jì)成功率。
[〇〇36] 雖然本發(fā)明已以較佳實(shí)施例揭示如上，然所述諸多實(shí)施例僅為了便于說明而舉例 而已，并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明精神和范圍的前提下可作 若干的更動(dòng)與潤(rùn)飾，本發(fā)明所主張的保護(hù)范圍應(yīng)以權(quán)利要求書所述為準(zhǔn)。
【權(quán)利要求】
1. 一種可重構(gòu)的CMOS圖像傳感器芯片，其特征在于，包括多個(gè)圖像傳感器芯片單元， 每個(gè)所述圖像傳感器芯片單元包括上下兩層芯片，其中， 上層芯片為背照感光式芯片，其正面具有像素陣列，背面形成硅通孔結(jié)構(gòu)，所述硅通孔 結(jié)構(gòu)用于在所述上下兩層芯片間形成垂直導(dǎo)通以將所述像素陣列輸出的模擬信號(hào)引出； 下層芯片的正面具有互連結(jié)構(gòu)、數(shù)據(jù)處理電路以及數(shù)據(jù)輸出電路；所述互連結(jié)構(gòu)的頂 層金屬互連位于與所述硅通孔結(jié)構(gòu)對(duì)應(yīng)的位置并與所述硅通孔結(jié)構(gòu)電連接；所述數(shù)據(jù)處理 電路與所述互連結(jié)構(gòu)相連并將所述模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)；所述數(shù)據(jù)輸出電路與所述數(shù) 據(jù)處理電路相連，用于將所述數(shù)字信號(hào)輸出。
2. 根據(jù)權(quán)利要求1所述的可重構(gòu)的CMOS圖像傳感器芯片，其特征在于，所述像素陣列 包括多個(gè)像素，每個(gè)所述像素包括感光二極管及讀出晶體管，所述硅通孔結(jié)構(gòu)與各所述讀 出電路的輸出端電連接。
3. 根據(jù)權(quán)利要求2所述的可重構(gòu)的CMOS圖像傳感器芯片，其特征在于，所述硅通孔結(jié) 構(gòu)分別與所述像素陣列的每一行或每一列對(duì)應(yīng)配置，每一所述硅通孔結(jié)構(gòu)通過金屬連線與 其對(duì)應(yīng)行或?qū)?yīng)列的各所述像素的讀出晶體管的輸出端電連接。
4. 根據(jù)權(quán)利要求1所述的可重構(gòu)的CMOS圖像傳感器芯片，其特征在于，所述數(shù)據(jù)處理 電路至少包括模數(shù)轉(zhuǎn)換模塊。
5. 根據(jù)權(quán)利要求1所述的可重構(gòu)的CMOS圖像傳感器芯片，其特征在于，所述數(shù)據(jù)輸出 電路縱向或橫向設(shè)置于所述下層芯片中。
6. 根據(jù)權(quán)利要求5所述的可重構(gòu)的CMOS圖像傳感器芯片，其特征在于，所述多個(gè)圖像 傳感器芯片單元組成圖像傳感器芯片單元陣列，該陣列中同一列或同一行的各所述圖像傳 感器芯片單元的數(shù)據(jù)輸出電路依次連接以形成一縱向或橫向的數(shù)據(jù)傳輸通道。
7. 根據(jù)權(quán)利要求1所述的可重構(gòu)的CMOS圖像傳感器芯片，其特征在于，所述硅通孔結(jié) 構(gòu)位于所述像素陣列的兩側(cè)、單側(cè)或四周。
8. -種形成如權(quán)利要求1至7任一項(xiàng)所述的可重構(gòu)的CMOS圖像傳感器芯片的方法，其 特征在于，包括 ： 提供第一襯底并在該第一襯底的正面形成所述像素陣列； 對(duì)所述第一襯底的背面減薄并通過硅通孔技術(shù)形成所述硅通孔結(jié)構(gòu)； 提供第二襯底并在該第二襯底的正面形成所述數(shù)據(jù)處理電路、數(shù)據(jù)輸出電路以及所述 互連結(jié)構(gòu)； 將所述第一襯底的背面與所述第二襯底的正面相接合以使所述硅通孔結(jié)構(gòu)與所述互 連結(jié)構(gòu)電連接。
【文檔編號(hào)】H04N5/374GK104092963SQ201410286856
【公開日】2014年10月8日 申請(qǐng)日期:2014年6月24日 優(yōu)先權(quán)日:2014年6月24日
【發(fā)明者】李琛 申請(qǐng)人:上海集成電路研發(fā)中心有限公司, 成都微光集電科技有限公司