一種數(shù)據(jù)傳輸方法和無線接入點ap的制作方法
【專利摘要】本發(fā)明提供一種數(shù)據(jù)傳輸方法和無線接入點AP，其中AP設(shè)備包括：PCIE射頻模塊，用于收發(fā)PCIE數(shù)據(jù)；以太網(wǎng)轉(zhuǎn)PCIE橋片，與所述PCIE射頻模塊連接，用于在所述PCIE數(shù)據(jù)和以太網(wǎng)數(shù)據(jù)之間進行格式轉(zhuǎn)換，所述以太網(wǎng)轉(zhuǎn)PCIE橋片是CPU之外的其他器件；PHY芯片，與所述以太網(wǎng)轉(zhuǎn)PCIE橋片連接，用于收發(fā)以太網(wǎng)數(shù)據(jù)。本發(fā)明降低了AP的成本。
【專利說明】一種數(shù)據(jù)傳輸方法和無線接入點AP

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及無線局域網(wǎng)技術(shù)，特別涉及一種數(shù)據(jù)傳輸方法和無線接入點AP。

【背景技術(shù)】
[0002]在無線局域網(wǎng)的組網(wǎng)中，AC+(Fit AP)是其中一種組網(wǎng)方式，該方式被大型機構(gòu)普遍采用。參見圖1，通常該組網(wǎng)方式屬于集中管理式，F(xiàn)it AP用于數(shù)據(jù)傳輸、射頻管理等簡單功能，而將認證、安全、AP監(jiān)測漫游等都由性能更強的AC來實現(xiàn)?，F(xiàn)有技術(shù)中，F(xiàn)it AP的硬件結(jié)構(gòu)可以參見圖2所示,該AP中包括中央處理器(Central Processing Unit,簡稱:CPU)，存儲器(如flash)，內(nèi)存，PCIE射頻模塊等，其中的CPU可以根據(jù)存儲器中的射頻配置數(shù)據(jù)指示PCIE射頻模塊發(fā)送射頻信號，并且該CPU還可以在PCIE射頻模塊對應(yīng)格式的數(shù)據(jù)和向AC傳輸時對應(yīng)格式的數(shù)據(jù)之間進行數(shù)據(jù)轉(zhuǎn)換等工作。
[0003]但是目前的問題是，F(xiàn)it AP中的CPU的成本較大，占據(jù)了該AP成本的很大一部分，結(jié)合圖1中的組網(wǎng)架構(gòu)，在組網(wǎng)中的AP數(shù)量比較多，使得整個組網(wǎng)成本也比較高。


【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明提供一種數(shù)據(jù)傳輸方法和無線接入點AP，以降低AP的成本。
[0005]具體地，本發(fā)明是通過如下技術(shù)方案實現(xiàn)的:
[0006]第一方面，提供一種瘦AP設(shè)備，包括:
[0007]PCIE射頻模塊，用于收發(fā)PCIE數(shù)據(jù)；
[0008]以太網(wǎng)轉(zhuǎn)PCIE橋片，與所述PCIE射頻模塊連接，用于在所述PCIE數(shù)據(jù)和以太網(wǎng)數(shù)據(jù)之間進行格式轉(zhuǎn)換，所述以太網(wǎng)轉(zhuǎn)PCIE橋片是CPU之外的其他器件；
[0009]PHY芯片，與所述以太網(wǎng)轉(zhuǎn)PCIE橋片連接，用于收發(fā)以太網(wǎng)數(shù)據(jù)。
[0010]第二方面，提供一種數(shù)據(jù)傳輸方法，包括:
[0011]接收PCIE數(shù)據(jù)，將所述PCIE數(shù)據(jù)通過以太網(wǎng)轉(zhuǎn)PCIE橋片轉(zhuǎn)換成以太網(wǎng)數(shù)據(jù)發(fā)送；或者，接收以太網(wǎng)數(shù)據(jù)，并通過以太網(wǎng)轉(zhuǎn)PCIE橋片轉(zhuǎn)換成PCIE數(shù)據(jù)發(fā)送。
[0012]本實施例的方案，AP的功能得到了減少，只負責(zé)數(shù)據(jù)轉(zhuǎn)換，并且AP由于功能縮減，可以不再采用CPU，而是采用了普通的數(shù)據(jù)轉(zhuǎn)換芯片，從而降低了 AP的成本。

【專利附圖】

【附圖說明】
[0013]圖1是現(xiàn)有技術(shù)提供的無線局域網(wǎng)的組網(wǎng)架構(gòu)圖；
[0014]圖2是現(xiàn)有技術(shù)提供的AP硬件架構(gòu)圖；
[0015]圖3是本發(fā)明實施例提供的AP硬件架構(gòu)圖；
[0016]圖4是本發(fā)明實施例提供的AP的功能模塊圖。

【具體實施方式】
[0017]本發(fā)明實施例中，為了降低AP的成本，對AP的結(jié)構(gòu)進行了改進，改進后的瘦AP設(shè)備的硬件架構(gòu)可以參見圖3，如圖3所示，該AP可以包括:PCIE射頻模塊31、以太網(wǎng)轉(zhuǎn)PCIE橋片32和物理層(Physical Layer，簡稱:PHY)芯片33，其中，快速外設(shè)組件互連標準(Peripheral Component Interconnect Express,簡稱:PCIE)的總線和接口標準，其數(shù)據(jù)傳輸速率高且適用范圍較廣。
[0018]其中，PCIE射頻模塊31用于發(fā)送射頻信號，比如以一定的速率、信號強度發(fā)送該AP的接入信息，以使得終端探測該AP進行接入，并且在終端與AP建立無線連接后，AP還通過該PCIE射頻模塊31與終端之間進行數(shù)據(jù)傳輸，比如終端將自己的終端標識等終端信息發(fā)送至AP，以通過AP向AC轉(zhuǎn)發(fā)該終端信息進行接入驗證等。終端與AP之間雙向傳輸?shù)臄?shù)據(jù)需要滿足PCIE射頻模塊31對應(yīng)的接口標準，可以將該數(shù)據(jù)稱為PCIE數(shù)據(jù)。
[0019]本實施例中，瘦AP設(shè)備還包括一類似CPU的器件，例如采用以太網(wǎng)轉(zhuǎn)PCIE橋片32，與上述的PCIE射頻模塊31連接，該以太網(wǎng)轉(zhuǎn)PCIE橋片32用于進行數(shù)據(jù)轉(zhuǎn)換，包括:將PCIE射頻模塊31接收的PCIE數(shù)據(jù)(比如AP接收的終端發(fā)送的數(shù)據(jù))轉(zhuǎn)換成以太網(wǎng)數(shù)據(jù)，或者將以太網(wǎng)數(shù)據(jù)轉(zhuǎn)換成PCIE數(shù)據(jù)。以太網(wǎng)數(shù)據(jù)是由AP向AC傳輸時需要經(jīng)過以太網(wǎng)通道將該數(shù)據(jù)傳輸至AC，同樣的，AC向AP發(fā)送的以太網(wǎng)數(shù)據(jù)也經(jīng)過以太網(wǎng)通道傳輸至AP。
[0020]而在通過以太網(wǎng)轉(zhuǎn)PCIE橋片進行格式轉(zhuǎn)換后，轉(zhuǎn)換后的以太網(wǎng)數(shù)據(jù)還需要經(jīng)過圖3中所示的PHY芯片33的處理，PHY芯片33是物理層芯片，提供了數(shù)據(jù)向以太網(wǎng)的接入通道，該物理層定義了數(shù)據(jù)傳送與接收所需要的電與光信號、線路狀態(tài)、時鐘基準、數(shù)據(jù)編碼和電路等，并向數(shù)據(jù)鏈路層提供標準接口，相當于一網(wǎng)卡。PHY芯片33連接RJ45接口的網(wǎng)線，連接以太網(wǎng)，RJ45接口通常用于數(shù)據(jù)傳輸，最常見的應(yīng)用為網(wǎng)卡接口。
[0021]在圖3中，由電源34為上述的PCIE射頻模塊31、以太網(wǎng)轉(zhuǎn)PCIE橋片32和PHY芯片33供電，保證這些模塊的正常工作。
[0022]本實施例的瘦AP設(shè)備，相對于傳統(tǒng)的AP結(jié)構(gòu)比如圖2中所示的AP硬件架構(gòu)，簡化了硬件架構(gòu)，采用以太網(wǎng)轉(zhuǎn)PCIE橋片進行數(shù)據(jù)格式的轉(zhuǎn)換，該以太網(wǎng)轉(zhuǎn)PCIE橋片相對于(PU的成本更低，從而使得AP的成本降低；即使在AC+(Fit AP)的無線局域網(wǎng)組網(wǎng)時，就算AP的數(shù)量較多，但是由于單個AP的成本得到降低，整體的組網(wǎng)成本也會降低，從而節(jié)省了用戶的投資。
[0023]此外，在圖3所示的AP結(jié)構(gòu)中，AP的功能也得到了縮減，比如不再設(shè)置flash存儲射頻配置數(shù)據(jù)，也不會再使用CPU根據(jù)該射頻配置數(shù)據(jù)配置PCIE射頻模塊的射頻處理，例如，可以將射頻配置數(shù)據(jù)存儲在AC上，當AP啟動時向AC請求獲取該射頻配置數(shù)據(jù)，PCIE射頻模塊再根據(jù)該配置數(shù)據(jù)收發(fā)PCIE數(shù)據(jù)，比如以一定的速率或者在某個頻率上進行收發(fā)。由于AP功能的縮減，也就不再需要大容量的flash和內(nèi)存，從而AP成本也得到進一步降低。
[0024]如下的例子中，瘦AP設(shè)備中的以太網(wǎng)轉(zhuǎn)PCIE橋片在具體實現(xiàn)時，例如可以采用現(xiàn)場可編程門陣列(Field — Programmable Gate Array,簡稱:FPGA),當然,還可以采用其他類型的芯片實現(xiàn)上述橋片的功能，比如采用數(shù)字信號處理(Digital Signal Process,簡稱:DSP)芯片實現(xiàn)，原理類似，不再詳述。該FPGA成本較低，并且用FPGA實現(xiàn)以太網(wǎng)轉(zhuǎn)PCIE橋片的功能，需要實現(xiàn)圖4中所示的模塊架構(gòu)。如圖4所示,該FPGA包括:PCIE數(shù)據(jù)單元(PCIE Data Buffer) 41、數(shù)據(jù)轉(zhuǎn)換單元(Data Switch) 42、以太網(wǎng)數(shù)據(jù)單元(例如，SGMIIData Buffer) 43 和 PHY 控制單兀(PHY Register Control) 44。
[0025]其中，PCIE數(shù)據(jù)單元41與PCIE射頻模塊31連接，用于從PCIE射頻模塊31接收PCIE數(shù)據(jù)，或者將PCIE數(shù)據(jù)發(fā)送至PCIE射頻模塊31。數(shù)據(jù)轉(zhuǎn)換單元42用于在PCIE數(shù)據(jù)和以太網(wǎng)數(shù)據(jù)之間進行格式轉(zhuǎn)換。以太網(wǎng)數(shù)據(jù)單元43與PHY芯片33連接，用于接收PHY芯片33發(fā)送的以太網(wǎng)數(shù)據(jù)，或者將以太網(wǎng)數(shù)據(jù)發(fā)送至PHY芯片33。PHY控制單元44用于與PHY芯片33連接，用于配置所述PHY芯片使得該芯片將以太網(wǎng)數(shù)據(jù)單元的以太網(wǎng)數(shù)據(jù)轉(zhuǎn)換成適合傳輸?shù)臄?shù)據(jù)。也就是說，PHY控制單元44可以配置PHY芯片33，使得PHY芯片具有如下功能:將以太網(wǎng)數(shù)據(jù)轉(zhuǎn)換成適合通過RJ45的網(wǎng)卡接口進行傳輸?shù)臄?shù)據(jù)。
[0026]具體實施中，該FPGA例如可以使用價格較為低廉的Lattice的低端芯片LFE5UM-45，該芯片可以提供圖4所示的模塊功能，并且數(shù)據(jù)輸入輸出的接口使用Serdes接口，該Serdes接口是高速率的通用可編程串行接口，其可以采用通用8b或1b編碼，10位Serdes和8位Serdes模式支持270Mbps到3.2Gbps的速率。該芯片可以支持4個通道，比如，PCIE，Ethernet (IGbE, SGMII，XAUI)，CPRI, SMPTE 3G and Serial Rapid10 此外，該芯片還包括:44K的LUTs，108K位的sysMEM塊，1944K位的嵌入內(nèi)存，351K位的分布式內(nèi)存，2/2PLLs/DLLs 等。
[0027]可選的，F(xiàn)PGA實現(xiàn)圖4中所示的功能模塊，是通過在FPGA中設(shè)置用于實現(xiàn)所述FPGA對應(yīng)功能的程序指令來實現(xiàn)的，即通過編程方式來使得FPGA具有上述的功能模塊。該程序指令可以通過流片方式做成專用ASIC，來進一步降低成本，這樣也可以批量式生產(chǎn)該FPGA，提高生產(chǎn)效率。
[0028]此外，上述例子中的AP的結(jié)構(gòu)和功能得到了縮減，相應(yīng)的，將縮減的AP功能增加到AC上，使得AC的功能進一步增強，但是由于在組網(wǎng)中AC的數(shù)量相對AP要少很多，AC的成本不敏感，而且在AC+(Fit AP)的無線局域網(wǎng)架構(gòu)中，AC本身的功能已經(jīng)很強大，負責(zé)網(wǎng)絡(luò)管理、用戶認證、漫游和安全等，即使再增加一點AP轉(zhuǎn)移的功能，也不會對AC成本造成大的影響，整體組網(wǎng)成本仍會降低。
[0029]本發(fā)明實施例中，通過對AP的硬件結(jié)構(gòu)進行簡化，對AP的功能進行縮減，也相應(yīng)的使得該瘦AP設(shè)備執(zhí)行數(shù)據(jù)傳輸方法也有一定的不同，該數(shù)據(jù)傳輸方法包括:瘦AP設(shè)備接收PCIE數(shù)據(jù)，將所述PCIE數(shù)據(jù)通過以太網(wǎng)轉(zhuǎn)PCIE橋片轉(zhuǎn)換成以太網(wǎng)數(shù)據(jù)發(fā)送；或者，接收以太網(wǎng)數(shù)據(jù)，并通過以太網(wǎng)轉(zhuǎn)PCIE橋片轉(zhuǎn)換成PCIE數(shù)據(jù)發(fā)送。也就是說，當前的方法中是通過以太網(wǎng)轉(zhuǎn)PCIE橋片進行數(shù)據(jù)格式的轉(zhuǎn)換，而不再通過CPU，使得AP成本得到降低。
[0030]如上所述的，例如，該以太網(wǎng)轉(zhuǎn)PCIE橋片可以是現(xiàn)場可編程門陣列FPGA?？梢耘渲迷揊PGA，使得該FPGA通過所述FPGA中的PCIE數(shù)據(jù)單元從所述PCIE射頻模塊收發(fā)PCIE數(shù)據(jù)，通過所述FPGA中的數(shù)據(jù)轉(zhuǎn)換單元在所述PCIE數(shù)據(jù)和以太網(wǎng)數(shù)據(jù)之間進行格式轉(zhuǎn)換，通過所述FPGA中的以太網(wǎng)數(shù)據(jù)單元與所述PHY芯片之間收發(fā)以太網(wǎng)數(shù)據(jù)，以及通過FPGA中的PHY控制單元配置所述PHY芯片使得該芯片將所述以太網(wǎng)數(shù)據(jù)單元的以太網(wǎng)數(shù)據(jù)轉(zhuǎn)換成適合傳輸?shù)臄?shù)據(jù)。
[0031 ] 此外，如前面描述的，該瘦AP設(shè)備在接收PCIE數(shù)據(jù)之前，還可以在啟動時從AC獲取射頻配置數(shù)據(jù)，并根據(jù)該配置數(shù)據(jù)收發(fā)PCIE數(shù)據(jù)。這樣瘦AP設(shè)備自身就不需要再存儲這些射頻配置數(shù)據(jù),去掉原來AP中的flash，縮減AP成本。
[0032]以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明保護的范圍之內(nèi)。
【權(quán)利要求】
1.一種瘦AP設(shè)備，其特征在于，包括: PCIE射頻模塊，用于收發(fā)PCIE數(shù)據(jù)； 以太網(wǎng)轉(zhuǎn)PCIE橋片，與所述PCIE射頻模塊連接，用于在所述PCIE數(shù)據(jù)和以太網(wǎng)數(shù)據(jù)之間進行格式轉(zhuǎn)換，所述以太網(wǎng)轉(zhuǎn)PCIE橋片是CPU之外的其他器件； PHY芯片，與所述以太網(wǎng)轉(zhuǎn)PCIE橋片連接，用于收發(fā)以太網(wǎng)數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述以太網(wǎng)轉(zhuǎn)PCIE橋片是現(xiàn)場可編程門陣列FPGA。
3.根據(jù)權(quán)利要求2所述的設(shè)備，其特征在于，所述FPGA，包括: PCIE數(shù)據(jù)單元，用于從所述PCIE射頻模塊收發(fā)所述PCIE數(shù)據(jù)； 數(shù)據(jù)轉(zhuǎn)換單元，用于在所述PCIE數(shù)據(jù)和以太網(wǎng)數(shù)據(jù)之間進行格式轉(zhuǎn)換； 以太網(wǎng)數(shù)據(jù)單元，用于接收所述PHY芯片發(fā)送的以太網(wǎng)數(shù)據(jù)，或者將以太網(wǎng)數(shù)據(jù)發(fā)送至所述PHY芯片； PHY控制單元，與所述PHY芯片連接，用于配置所述PHY芯片使得該芯片將所述以太網(wǎng)數(shù)據(jù)單元的以太網(wǎng)數(shù)據(jù)轉(zhuǎn)換成適合傳輸?shù)臄?shù)據(jù)。
4.根據(jù)權(quán)利要求3所述的設(shè)備，其特征在于，所述FPGA，包括用于實現(xiàn)所述FPGA對應(yīng)功能的程序指令。
5.根據(jù)權(quán)利要求4所述的設(shè)備，其特征在于，所述程序指令通過流片方式做成專用ASIC0
6.根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于， 所述PCIE射頻模塊，還用于:從無線控制器AC獲取射頻配置數(shù)據(jù)，并根據(jù)該配置數(shù)據(jù)收發(fā)所述PCIE數(shù)據(jù)。
7.一種數(shù)據(jù)傳輸方法，其特征在于，包括: 接收PCIE數(shù)據(jù)，將所述PCIE數(shù)據(jù)通過以太網(wǎng)轉(zhuǎn)PCIE橋片轉(zhuǎn)換成以太網(wǎng)數(shù)據(jù)發(fā)送；或者，接收以太網(wǎng)數(shù)據(jù)，并通過以太網(wǎng)轉(zhuǎn)PCIE橋片轉(zhuǎn)換成PCIE數(shù)據(jù)發(fā)送。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述以太網(wǎng)轉(zhuǎn)PCIE橋片是現(xiàn)場可編程門陣列FPGA。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述接收PCIE數(shù)據(jù)，將所述PCIE數(shù)據(jù)通過以太網(wǎng)轉(zhuǎn)PCIE橋片轉(zhuǎn)換成以太網(wǎng)數(shù)據(jù)發(fā)送，或者，接收以太網(wǎng)數(shù)據(jù)，并通過以太網(wǎng)轉(zhuǎn)PCIE橋片轉(zhuǎn)換成PCIE數(shù)據(jù)發(fā)送；包括: 通過所述FPGA中的PCIE數(shù)據(jù)單元從所述PCIE射頻模塊收發(fā)PCIE數(shù)據(jù)； 通過所述FPGA中的數(shù)據(jù)轉(zhuǎn)換單元在所述PCIE數(shù)據(jù)和以太網(wǎng)數(shù)據(jù)之間進行格式轉(zhuǎn)換；通過所述FPGA中的以太網(wǎng)數(shù)據(jù)單元，接收所述PHY芯片發(fā)送的以太網(wǎng)數(shù)據(jù)，或者將以太網(wǎng)數(shù)據(jù)發(fā)送至所述PHY芯片； 通過所述FPGA中的PHY控制單元配置所述PHY芯片，使得該芯片將所述以太網(wǎng)數(shù)據(jù)單元的以太網(wǎng)數(shù)據(jù)轉(zhuǎn)換成適合傳輸?shù)臄?shù)據(jù)。
10.根據(jù)權(quán)利要求7所述的方法，其特征在于，在所述接收PCIE數(shù)據(jù)之前，還包括:從AC獲取射頻配置數(shù)據(jù)，并根據(jù)該配置數(shù)據(jù)收發(fā)所述PCIE數(shù)據(jù)。
【文檔編號】H04W88/08GK104320864SQ201410546264
【公開日】2015年1月28日 申請日期:2014年10月15日 優(yōu)先權(quán)日:2014年10月15日
【發(fā)明者】李亮忠, 汲哲, 張弛 申請人:杭州華三通信技術(shù)有限公司