視頻流的同步控制方法和裝置制造方法
【專利摘要】本發(fā)明公開了一種視頻流的同步控制方法和裝置。其中，視頻流的同步控制方法包括：控制主控制芯片和從控制芯片依次進行幀同步和行同步，其中，主控制芯片和從控制芯片構(gòu)成視頻流的時序控制芯片；以及在主控制芯片和從控制芯片每完成一次行同步之后，主控制芯片和從控制芯片分別發(fā)送緩存的視頻流的行數(shù)據(jù)至對應(yīng)的顯示單元。通過本發(fā)明，解決了現(xiàn)有技術(shù)中雙控制芯片視頻流難以同步的問題，進而達到了在高速傳輸視頻流信號的基礎(chǔ)上，既保證信號傳輸?shù)耐暾裕謨?yōu)化視頻流顯示效果。
【專利說明】視頻流的同步控制方法和裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及視頻傳輸領(lǐng)域，具體而言，涉及一種視頻流的同步控制方法和裝置。

【背景技術(shù)】
[0002]在大尺寸IXD顯示屏中，視頻時序控制芯片到屏左右兩邊驅(qū)動芯片的距離很大，導(dǎo)致時序控制芯片到屏左右兩邊驅(qū)動芯片的連線很長，從而影響高速傳輸信號的完整性?；谝陨锨闆r，目前大尺寸顯示屏一般都采用兩顆時序控制芯片來控制一個屏幕的策略，就是左右兩顆芯片各控制一半的顯示屏，不過左右兩顆芯片各控制一半的顯示屏的策略，存在兩顆時序控制芯片視頻流難以同步的問題。
[0003]針對相關(guān)技術(shù)中雙控制芯片視頻流難以同步的問題，目前尚未提出有效的解決方案。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的主要目的在于提供一種視頻流的同步控制方法和裝置，以解決現(xiàn)有技術(shù)中雙控制芯片視頻流難以同步的問題。
[0005]根據(jù)本發(fā)明的一個方面，提供了一種視頻流的同步控制方法。
[0006]根據(jù)本發(fā)明的視頻流的同步控制方法包括:控制主控制芯片和從控制芯片依次進行幀同步和行同步，其中，所述主控制芯片和所述從控制芯片構(gòu)成所述視頻流的時序控制芯片；以及在所述主控制芯片和所述從控制芯片每完成一次所述行同步之后，所述主控制芯片和所述從控制芯片分別發(fā)送緩存的所述視頻流的行數(shù)據(jù)至對應(yīng)的顯示單元。
[0007]進一步地，控制主控制芯片和從控制芯片依次進行幀同步和行同步包括:初始化同步信號線上的電平信號為第一電平信號，其中，所述同步信號線連接在所述主控制芯片和所述從控制芯片之間；驅(qū)動所述同步信號線上的電平信號為第二電平信號，其中，在所述同步信號線上的電平信號為所述第二電平信號期間，所述主控制芯片和所述從控制芯片進行所述幀同步，所述第二電平信號和所述第一電平信號為不同的電平信號；在所述主控制芯片和所述從控制芯片進行所述幀同步之后，驅(qū)動所述同步信號線上的電平信號為所述第一電平信號；以及再次驅(qū)動所述同步信號線上的電平信號為所述第二電平信號，其中，在所述同步信號線上的電平信號再次為所述第二電平信號期間，所述主控制芯片和所述從控制芯片進行所述行同步。
[0008]進一步地，驅(qū)動所述同步信號線上的電平信號為第二電平信號包括:在所述主控制芯片接收到所述視頻流的幀同步信號的情況下，驅(qū)動所述同步信號線上的電平信號為所述第二電平信號；再次驅(qū)動所述同步信號線上的電平信號為所述第二電平信號包括:在所述主控制芯片和所述從控制芯片均接收到所述視頻流的行數(shù)據(jù)的情況下，再次驅(qū)動所述同步信號線上的電平信號為所述第二電平信號。
[0009]進一步地，初始化同步信號線上的電平信號為第一電平信號包括:控制所述主控制芯片對所述同步信號線進行驅(qū)動，并控制所述從控制芯片不對所述同步信號線進行驅(qū)動，以初始化所述同步信號線上的電平信號為所述第一電平信號；驅(qū)動所述同步信號線上的電平信號為第二電平信號包括:控制所述主控制芯片和所述從控制芯片均不對所述同步信號線進行驅(qū)動，以驅(qū)動所述同步信號線上的電平信號為所述第二電平信號；驅(qū)動所述同步信號線上的電平信號為所述第一電平信號包括:控制所述主控制芯片和所述從控制芯片均對所述同步信號線進行驅(qū)動，以驅(qū)動所述同步信號線上的電平信號為所述第一電平信號；再次驅(qū)動所述同步信號線上的電平信號為所述第二電平信號包括:控制所述主控制芯片和所述從控制芯片均不對所述同步信號線進行驅(qū)動，以驅(qū)動所述同步信號線上的電平信號為所述第二電平信號。
[0010]根據(jù)本發(fā)明的另一方面，提供了一種視頻流的同步控制裝置。
[0011]根據(jù)本發(fā)明的同步控制裝置包括:控制單元，用于控制主控制芯片和從控制芯片依次進行幀同步和行同步，其中，所述主控制芯片和所述從控制芯片構(gòu)成所述視頻流的時序控制芯片；以及發(fā)送單元，用于在所述主控制芯片和所述從控制芯片每完成一次所述行同步之后，所述主控制芯片和所述從控制芯片分別發(fā)送緩存的所述視頻流的行數(shù)據(jù)至對應(yīng)的顯示單元。
[0012]進一步地，所述控制單元包括:初始化子單元，用于初始化同步信號線上的電平信號為第一電平信號，其中，所述同步信號線連接在所述主控制芯片和所述從控制芯片之間；第一驅(qū)動子單元，用于驅(qū)動所述同步信號線上的電平信號為第二電平信號，其中，在所述同步信號線上的電平信號為所述第二電平信號期間，所述主控制芯片和所述從控制芯片進行所述幀同步，所述第二電平信號和所述第一電平信號為不同的電平信號；第二驅(qū)動子單元，用于在所述主控制芯片和所述從控制芯片進行所述幀同步之后，驅(qū)動所述同步信號線上的電平信號為所述第一電平信號；以及第三驅(qū)動子單元，用于再次驅(qū)動所述同步信號線上的電平信號為所述第二電平信號，其中，在所述同步信號線上的電平信號再次為所述第二電平信號期間，所述主控制芯片和所述從控制芯片進行所述行同步。
[0013]進一步地，所述第一驅(qū)動子單元包括:第一驅(qū)動模塊，用于在所述主控制芯片接收到所述視頻流的幀同步信號的情況下，驅(qū)動所述同步信號線上的電平信號為所述第二電平信號；所述第三驅(qū)動子單元包括:第二驅(qū)動模塊，用于在所述主控制芯片和所述從控制芯片均接收到所述視頻流的行數(shù)據(jù)的情況下，再次驅(qū)動所述同步信號線上的電平信號為所述第二電平信號。
[0014]進一步地，所述初始化子單元包括:第一控制模塊，用于控制所述主控制芯片對所述同步信號線進行驅(qū)動，并控制所述從控制芯片不對所述同步信號線進行驅(qū)動，以初始化所述同步信號線上的電平信號為所述第一電平信號；所述第一驅(qū)動子單元包括:第二控制模塊，用于控制所述主控制芯片和所述從控制芯片均不對所述同步信號線進行驅(qū)動，以驅(qū)動所述同步信號線上的電平信號為所述第二電平信號；所述第二驅(qū)動子單元包括:第三控制模塊，用于控制所述主控制芯片和所述從控制芯片均對所述同步信號線進行驅(qū)動，以驅(qū)動所述同步信號線上的電平信號為所述第一電平信號；所述第三驅(qū)動子單元包括:第四控制模塊，用于控制所述主控制芯片和所述從控制芯片均不對所述同步信號線進行驅(qū)動，以驅(qū)動所述同步信號線上的電平信號為所述第二電平信號。
[0015]在本發(fā)明中，采用控制主控制芯片和從控制芯片依次進行幀同步和行同步，其中，所述主控制芯片和所述從控制芯片構(gòu)成所述視頻流的時序控制芯片；以及在所述主控制芯片和所述從控制芯片每完成一次所述行同步之后，所述主控制芯片和所述從控制芯片分別發(fā)送緩存的所述視頻流的行數(shù)據(jù)至對應(yīng)的顯示單元。通過在兩個控制芯片傳輸視頻流數(shù)據(jù)至顯示單元之前，先控制這兩個控制芯片進行幀同步和行同步，然后每完成一次行同步之后，再分別發(fā)送各自緩存的視頻流的行數(shù)據(jù)至對應(yīng)的顯示單元，實現(xiàn)了兩個控制芯片以同樣的時鐘、同樣的起始點和同步過的相關(guān)信息進行視頻流傳輸，從而保證傳輸至下游的視頻流是完全同步的，解決了現(xiàn)有技術(shù)中雙控制芯片視頻流難以同步的問題，進而達到了在高速傳輸視頻流信號的基礎(chǔ)上，既保證信號傳輸?shù)耐暾裕謨?yōu)化視頻流顯示效果。

【專利附圖】

【附圖說明】
[0016]構(gòu)成本申請的一部分的附圖用來提供對本發(fā)明的進一步理解，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中:
[0017]圖1是根據(jù)本發(fā)明實施例的視頻流的同步控制方法的硬件環(huán)境圖；
[0018]圖2是根據(jù)本發(fā)明實施例的視頻流的同步控制方法中PLL產(chǎn)生的內(nèi)部時鐘的示意圖；
[0019]圖3是根據(jù)本發(fā)明實施例的視頻流的同步控制方法的流程圖；
[0020]圖4是根據(jù)本發(fā)明實施例的視頻流的同步控制方法控制主控制芯片和從控制芯片進行同步的同步信號(SYNC)的時序圖；
[0021]圖5是根據(jù)本發(fā)明實施例的視頻流的同步控制方法控制主控制芯片和從控制芯片進行同步的同步信號(SYNC)和數(shù)據(jù)信號(DATA)的時序圖；
[0022]圖6是根據(jù)本發(fā)明實施例的視頻流的同步控制方法控制主控制芯片和從控制芯片進行巾貞同步的時序圖；
[0023]圖7是根據(jù)本發(fā)明實施例的視頻流的同步控制方法控制主控制芯片和從控制芯片進行行同步的時序圖；以及
[0024]圖8是根據(jù)本發(fā)明實施例的視頻流的同步控制裝置的示意圖。

【具體實施方式】
[0025]為了使本【技術(shù)領(lǐng)域】的人員更好地理解本發(fā)明方案，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分的實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都應(yīng)當(dāng)屬于本發(fā)明保護的范圍。
[0026]需要說明的是，本發(fā)明的說明書和權(quán)利要求書及上述附圖中的術(shù)語“第一”、“第二”等是用于區(qū)別類似的對象，而不必用于描述特定的順序或先后次序。應(yīng)該理解這樣使用的數(shù)據(jù)在適當(dāng)情況下可以互換，以便這里描述的本發(fā)明的實施例能夠以除了在這里圖示或描述的那些以外的順序?qū)嵤?。此外，術(shù)語“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過程、方法、系統(tǒng)、產(chǎn)品或設(shè)備不必限于清楚地列出的那些步驟或單元，而是可包括沒有清楚地列出的或?qū)τ谶@些過程、方法、產(chǎn)品或設(shè)備固有的其它步驟或單元。
[0027]在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。下面將參考附圖并結(jié)合實施例來詳細說明本發(fā)明。
[0028]實施例1
[0029]根據(jù)本發(fā)明實施例，提供了一種可以通過本申請裝置實施例實施或執(zhí)行的方法實施例，需要說明的是，在附圖的流程圖示出的步驟可以在諸如一組計算機可執(zhí)行指令的計算機系統(tǒng)中執(zhí)行，并且，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟。
[0030]根據(jù)本發(fā)明實施例，提供了一種視頻流的同步控制方法，以下對本發(fā)明實施例所提供的視頻流的同步控制方法做具體介紹。
[0031]在本發(fā)明實施例中，上述視頻流的同步控制方法可以應(yīng)用于圖1中示出的主控制芯片100和從控制芯片200所構(gòu)成的硬件環(huán)境圖。如圖1所示，主控制芯片100和從控制芯片200是控制視頻流在顯示屏上顯示的兩個時序控制芯片，二者之間通過3個低速信號互聯(lián)起來:REF_CLK、SYNC和DATA，它們的最高速度都在30MHz左右，其中，REF_CLK作為主控制芯片(Master芯片)的PLL (鎖相環(huán),Phase Locked Loop,簡稱PLL)參考時鐘，輸出并提供給從控制芯片(Slave芯片)做PLL參考時鐘，其中，主控制芯片100的PIN_MS_SL管腳接收高電平信號，從控制芯片200的PIN_MS_SL管腳接收低電平信號。如圖2所示，PLL根據(jù)參考時鐘Cl (REF_CLK)會產(chǎn)生頻率較高的內(nèi)部時鐘C2 (INTERNAL_CLK)，用于芯片內(nèi)電路工作，還用于采樣DATA/SYNC線上數(shù)據(jù)。通過完全相同的REF_CLK可以保證兩顆芯片的內(nèi)部時鐘頻率一致，最終保證兩顆芯片往下游輸出的視頻流時序一致。
[0032]SYNC是主控制芯片100和從控制芯片200進行視頻流傳輸?shù)耐叫盘?，包括幀同步信號和行同步信號。兩個控制芯片中都帶有對SYNC信號進行驅(qū)動的上拉電路，當(dāng)兩個控制芯片都沒有對SYNC信號進行驅(qū)動時，SYNC信號在同步信號線上被上拉成高電平。任意一顆控制芯片對SYNC信號進行驅(qū)動時，SYNC信號在同步信號線上被驅(qū)動為低電平。當(dāng)SYNC信號為高電平時，主控制芯片100和從控制芯片200進行同步。
[0033]DATA線用來傳輸主控制芯片100和從控制芯片200之間的同步信息。它由芯片內(nèi)部PLL產(chǎn)生的較高頻率時鐘來采樣，采樣周期可通過寄存器配置。DATA線數(shù)據(jù)采樣只在SYNC信號處于高電平期間進行，從SYNC信號線上升沿到DATA首bit有效數(shù)據(jù)到來的準(zhǔn)備時間，同樣可通過寄存器配置。在每次SYNC信號處于高電平，DATA線上的首bit用來表示當(dāng)前的SYNC類型是幀同步或是行同步。
[0034]圖3是根據(jù)本發(fā)明實施例的視頻流的同步控制方法的流程圖，如圖3所示，該方法包括如下的步驟S302至步驟S304:
[0035]S302:控制主控制芯片100和從控制芯片200依次進行幀同步和行同步，其中，主控制芯片100和從控制芯片200構(gòu)成視頻流的時序控制芯片。
[0036]S304:在王控制心片100和從控制心片200每完成一次彳了問步之后，王控制心片100和從控制芯片200分別發(fā)送緩存的視頻流的行數(shù)據(jù)至對應(yīng)的顯示單元。
[0037]本發(fā)明實施例所提供的視頻流的同步控制方法，通過在兩個控制芯片傳輸視頻流數(shù)據(jù)至顯示單元之前，先控制這兩個控制芯片進行幀同步和行同步，然后每完成一次行同步之后，再分別發(fā)送各自緩存的視頻流的行數(shù)據(jù)至對應(yīng)的顯示單元，實現(xiàn)了兩個控制芯片以同樣的時鐘、同樣的起始點和同步過的相關(guān)信息進行視頻流傳輸，從而保證傳輸至下游的視頻流是完全同步的，解決了現(xiàn)有技術(shù)中雙控制芯片視頻流難以同步的問題，進而達到了在高速傳輸視頻流信號的基礎(chǔ)上，既保證信號傳輸?shù)耐暾?，又?yōu)化視頻流顯示效果。
[0038]在本發(fā)明實施例中，主要是通過控制同步信號線上的SYNC電平信號的高低來控制主控制芯片和從控制芯片依次進行幀同步和行同步，其中，同步信號線連接在主控制芯片和從控制芯片之間，具體如下:
[0039]首先，初始化同步信號線上的電平信號為第一電平信號，在本發(fā)明實施例中，第一電平信號可以是低電平信號，具體地，主要是控制主控制芯片對同步信號線進行驅(qū)動，并控制從控制芯片不對同步信號線進行驅(qū)動，以初始化同步信號線上的電平信號為第一電平信號。
[0040]其次，驅(qū)動同步信號線上的電平信號為第二電平信號，其中，在同步信號線上的電平信號為第二電平信號期間，主控制芯片和從控制芯片進行幀同步，第二電平信號和第一電平信號為不同的電平信號，在本發(fā)明實施例中，第二電平信號可以是高電平信號，即，在同步信號線上的SYNC電平信號為高電平信號期間，主控制芯片和從控制芯片進行幀同步。在主控制芯片接收到視頻流的幀同步信號的情況下，驅(qū)動同步信號線上的電平信號為第二電平信號，具體地，主要是控制主控制芯片和從控制芯片均不對同步信號線進行驅(qū)動，以驅(qū)動同步信號線上的電平信號為第二電平信號。其中，在幀同步期間，首先由主控制芯片發(fā)起DATA線上同步信息的傳輸。DATA線上的第一比特信息表示當(dāng)前SYNC類型是幀同步還是行同步(比如高表示幀同步，低表示行同步)。除第一比特信息外，兩個控制芯片還可以就具體需求進行一些其他數(shù)據(jù)的交互。
[0041]然后，在主控制芯片和從控制芯片進行幀同步之后，驅(qū)動同步信號線上的電平信號為第一電平信號，具體地，主要是控制主控制芯片和從控制芯片均對同步信號線進行驅(qū)動，以驅(qū)動同步信號線上的電平信號為第一電平信號。即，在DATA線上同步信息傳輸完成后，主控制芯片和從控制芯片重新驅(qū)動SYNC線為低電平。
[0042]再然后，再次驅(qū)動同步信號線上的電平信號為第二電平信號，其中，在同步信號線上的電平信號再次為第二電平信號期間，主控制芯片和從控制芯片進行行同步，即，在同步信號線上的SYNC電平信號為高電平信號期間，主控制芯片和從控制芯片進行行同步。在主控制芯片和從控制芯片均接收到視頻流的行數(shù)據(jù)的情況下，再次驅(qū)動同步信號線上的電平信號為第二電平信號，具體地，主要是控制主控制芯片和從控制芯片均不對同步信號線進行驅(qū)動，以驅(qū)動同步信號線上的電平信號為第二電平信號。其中，在行同步期間，首先由主控制芯片發(fā)起DATA線上同步信息的傳輸。DATA線上的第一比特信息表示當(dāng)前SYNC類型是幀同步還是行同步(比如高表示幀同步，低表示行同步)。除第一比特信息外，兩個控制芯片還可以就具體需求進行一些其他數(shù)據(jù)的交互。在DATA線上同步信息傳輸完成后，主控制芯片和從控制芯片重新驅(qū)動SYNC線為低電平。
[0043]圖4是根據(jù)本發(fā)明實施例的視頻流的同步控制方法控制主控制芯片和從控制芯片進行同步的同步信號(SYNC)的時序圖，圖5是根據(jù)本發(fā)明實施例的視頻流的同步控制方法控制主控制芯片和從控制芯片進行同步的同步信號(SYNC)和數(shù)據(jù)信號(DATA)的時序圖，圖6是根據(jù)本發(fā)明實施例的視頻流的同步控制方法控制主控制芯片和從控制芯片進行幀同步的時序圖，圖6中P1表示幀同步準(zhǔn)備期，P2表示幀同步期間，主控制芯片和從控制芯片進行同步，圖7是根據(jù)本發(fā)明實施例的視頻流的同步控制方法控制主控制芯片和從控制芯片進行行同步的時序圖，圖7中P3表示行同步準(zhǔn)備期，P4表示行同步期間，主控制芯片和從控制芯片進行同步，以下結(jié)合圖4至圖7對本發(fā)明實施例所提供的視頻流的同步控制方法做進一步的說明，具體包括如下步驟S1至步驟S6:
[0044]S1:在上一幀最后一行行同步信號結(jié)束后(如圖4，時間點E)，從控制芯片不驅(qū)動SYNC信號線，主控制芯片驅(qū)動SYNC信號線，此時，SYNC信號線上的SYNC信號為低電平。當(dāng)主控制芯片自己的Vertical Sync到來后(如圖4，時間點F)，主控制芯片釋放SYNC線，SYNC線被上拉為高電平而產(chǎn)生兩個控制芯片共同的幀同步信號，在幀同步期間，兩顆芯片可以通過DATA線相互傳遞一些信息。
[0045]S2:在幀同步期間，首先由主控制芯片發(fā)起DATA線上同步信息的傳輸。DATA線上的第一比特信息表示當(dāng)前SYNC類型是幀同步還是行同步(比如高表示幀同步，低表示行同步)。除第一比特信息外，兩個控制芯片還可以就具體需求進行一些其他數(shù)據(jù)的交互。DATA線上同步信息傳輸完成后，主控制芯片和從控制芯片重新驅(qū)動SYNC線為低電平。(如圖4，時間點A，A’ )
[0046]S3:當(dāng)任意芯片的第一行視頻流數(shù)據(jù)到來時，該芯片釋放SYNC線(如圖4，時間點B);較早到來的數(shù)據(jù)會存入緩存中。當(dāng)另一個芯片的第一行數(shù)據(jù)也到來后，兩個芯片都不驅(qū)動SYNC線，SYNC線被上拉為高電平而產(chǎn)生兩顆芯片共同的行同步信號(如圖4，時間點C)，在行同步期間，兩個芯片可以通過DATA線相互傳遞一些信息。
[0047]S4:在行同步期間，首先由主控制芯片發(fā)起DATA線上同步信息的傳輸。DATA線上的第一比特信息表示當(dāng)前SYNC類型是幀同步還是行同步(比如高表示幀同步，低表示行同步)。除第一比特信息外，兩個控制芯片還可以就具體需求進行一些其他數(shù)據(jù)的交互。在DATA線上同步信息傳輸完成后，主控制芯片和從控制芯片重新驅(qū)動SYNC線為低電平(如圖4，時間點D)。兩顆芯片在行同步結(jié)束后立即發(fā)送各自緩存中的第一行數(shù)據(jù)，同樣的時鐘、同樣的起始點和同步過的相關(guān)信息，從而保證送給下游的視頻流是完全同步的。
[0048]S5:在當(dāng)前幀視頻數(shù)據(jù)處理期間，只要任意芯片中要有新的一行視頻流數(shù)據(jù)到來，該芯片就會釋放SYNC線。當(dāng)兩個芯片都不驅(qū)動時SYNC線上拉為高電平，產(chǎn)生兩顆芯片共同的行同步，首先由主控制芯片發(fā)起DATA線同步信息的傳輸。DATA線上同步信息傳輸完成后，主控制芯片重新驅(qū)動SYNC輸出低電平，結(jié)束此次行同步。從控制芯片則需要計算接收到的行數(shù):如果當(dāng)前幀的最后一行數(shù)據(jù)還沒有到來，那就繼續(xù)驅(qū)動SYNC線為低電平；如果當(dāng)前幀的最后一行數(shù)據(jù)已經(jīng)到來，那就釋放SYNC線。兩顆芯片總是在行同步結(jié)束后同時向下游發(fā)送各自緩存中的第一行數(shù)據(jù)，以保證視頻流數(shù)據(jù)完全對齊。
[0049]S6:如圖4時間點E之后，重復(fù)開始步驟S1-步驟S5。
[0050]需要說明的是，對于前述的各方法實施例，為了簡單描述，故將其都表述為一系列的動作組合，但是本領(lǐng)域技術(shù)人員應(yīng)該知悉，本發(fā)明并不受所描述的動作順序的限制，因為依據(jù)本發(fā)明，某些步驟可以采用其他順序或者同時進行。其次，本領(lǐng)域技術(shù)人員也應(yīng)該知悉，說明書中所描述的實施例均屬于優(yōu)選實施例，所涉及的動作和模塊并不一定是本發(fā)明所必須的。
[0051]通過以上的實施方式的描述，本領(lǐng)域的技術(shù)人員可以清楚地了解到根據(jù)上述實施例的方法可借助軟件加必需的通用硬件平臺的方式來實現(xiàn)，當(dāng)然也可以通過硬件，但很多情況下前者是更佳的實施方式?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計算機軟件產(chǎn)品存儲在一個存儲介質(zhì)(如ROM/RAM、磁碟、光盤)中，包括若干指令用以使得一臺終端設(shè)備(可以是手機，計算機，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個實施例所述的方法。
[0052]實施例2
[0053]根據(jù)本發(fā)明實施例，還提供了一種用于實施上述視頻流的同步控制方法的視頻流的同步控制裝置，該視頻流的同步控制裝置主要用于執(zhí)行本發(fā)明實施例上述內(nèi)容所提供的視頻流的同步控制方法，以下對本發(fā)明實施例所提供的進程的視頻流的同步控制裝置做具體介紹:
[0054]圖8是根據(jù)本發(fā)明實施例的視頻流的同步控制裝置的示意圖，如圖8所示，該視頻流的同步控制裝置主要包括控制單元10和發(fā)送單元20，其中:
[0055]控制單元10用于控制主控制芯片和從控制芯片依次進行幀同步和行同步，其中，主控制芯片和從控制芯片構(gòu)成視頻流的時序控制芯片。
[0056]發(fā)送單元20用于在主控制芯片和從控制芯片每完成一次行同步之后，主控制芯片和從控制芯片分別發(fā)送緩存的視頻流的行數(shù)據(jù)至對應(yīng)的顯示單元。
[0057]本發(fā)明實施例所提供的視頻流的同步控制裝置，在兩個控制芯片傳輸視頻流數(shù)據(jù)至顯示單元之前，先控制這兩個控制芯片進行幀同步和行同步，然后每完成一次行同步之后，再分別發(fā)送各自緩存的視頻流的行數(shù)據(jù)至對應(yīng)的顯示單元，實現(xiàn)了兩個控制芯片以同樣的時鐘、同樣的起始點和同步過的相關(guān)信息進行視頻流傳輸，從而保證傳輸至下游的視頻流是完全同步的，解決了現(xiàn)有技術(shù)中雙控制芯片視頻流難以同步的問題，進而達到了在高速傳輸視頻流信號的基礎(chǔ)上，既保證信號傳輸?shù)耐暾裕謨?yōu)化視頻流顯示效果。
[0058]在本發(fā)明實施例中，控制單元10主要是通過控制同步信號線上的SYNC電平信號的高低來控制主控制芯片和從控制芯片依次進行幀同步和行同步，其中，同步信號線連接在主控制芯片和從控制芯片之間，具體地，控制單元10主要包括初始化子單元、第一驅(qū)動子單元、第二驅(qū)動子單元和第三驅(qū)動子單元，其中:
[0059]初始化子單元用于初始化同步信號線上的電平信號為第一電平信號，其中，同步信號線連接在主控制芯片和從控制芯片之間，在本發(fā)明實施例中，第一電平信號可以是低電平信號，具體地，初始化子單元包括第一控制模塊，該第一控制模塊主要是控制主控制芯片對同步信號線進行驅(qū)動，并控制從控制芯片不對同步信號線進行驅(qū)動，以初始化同步信號線上的電平信號為第一電平信號。
[0060]第一驅(qū)動子單元用于驅(qū)動同步信號線上的電平信號為第二電平信號，其中，在同步信號線上的電平信號為第二電平信號期間，主控制芯片和從控制芯片進行幀同步，第二電平信號和第一電平信號為不同的電平信號，在本發(fā)明實施例中，第二電平信號可以是高電平信號，即，在同步信號線上的SYNC電平信號為高電平信號期間，主控制芯片和從控制芯片進行幀同步。具體地，第一驅(qū)動子單元包括第一驅(qū)動模塊，該第一驅(qū)動模塊用于在主控制芯片接收到視頻流的幀同步信號的情況下，驅(qū)動同步信號線上的電平信號為第二電平信號。第一驅(qū)動子單元還包括第二控制模塊，該第二控制模塊主要是控制主控制芯片和從控制芯片均不對同步信號線進行驅(qū)動，以驅(qū)動同步信號線上的電平信號為第二電平信號。其中，在幀同步期間，首先由主控制芯片發(fā)起DATA線上同步信息的傳輸。DATA線上的第一比特信息表示當(dāng)前SYNC類型是幀同步還是行同步(比如高表示幀同步，低表示行同步)。除第一比特信息外，兩個控制芯片還可以就具體需求進行一些其他數(shù)據(jù)的交互。
[0061]第二驅(qū)動子單元用于在主控制芯片和從控制芯片進行幀同步之后，驅(qū)動同步信號線上的電平信號為第一電平信號，具體地，第二驅(qū)動子單元包括第三控制模塊，該第三控制模塊主要是控制主控制芯片和從控制芯片均對同步信號線進行驅(qū)動，以驅(qū)動同步信號線上的電平信號為第一電平信號。即，在DATA線上同步信息傳輸完成后，主控制芯片和從控制芯片重新驅(qū)動SYNC線為低電平。
[0062]第三驅(qū)動子單元用于再次驅(qū)動同步信號線上的電平信號為第二電平信號，其中，在同步信號線上的電平信號再次為第二電平信號期間，主控制芯片和從控制芯片進行行同步，即，在同步信號線上的SYNC電平信號為高電平信號期間，主控制芯片和從控制芯片進行行同步。具體地，第三驅(qū)動子單元包括第二驅(qū)動模塊，該第二驅(qū)動模塊用于在主控制芯片和從控制芯片均接收到視頻流的行數(shù)據(jù)的情況下，再次驅(qū)動同步信號線上的電平信號為第二電平信號。第三驅(qū)動子單元還包括第四控制模塊，該第四控制模塊主要是控制主控制芯片和從控制芯片均不對同步信號線進行驅(qū)動，以驅(qū)動同步信號線上的電平信號為第二電平信號。其中，在行同步期間，首先由主控制芯片發(fā)起DATA線上同步信息的傳輸。DATA線上的第一比特信息表示當(dāng)前SYNC類型是幀同步還是行同步(比如高表示幀同步，低表示行同步)。除第一比特信息外，兩個控制芯片還可以就具體需求進行一些其他數(shù)據(jù)的交互。在DATA線上同步信息傳輸完成后，主控制芯片和從控制芯片重新驅(qū)動SYNC線為低電平。
[0063]從以上的描述中，可以看出，本發(fā)明實現(xiàn)了兩個控制芯片以同樣的時鐘、同樣的起始點和同步過的相關(guān)信息進行視頻流傳輸，從而保證傳輸至下游的視頻流是完全同步的，解決了現(xiàn)有技術(shù)中雙控制芯片視頻流難以同步的問題，進而達到了在高速傳輸視頻流信號的基礎(chǔ)上，既保證信號傳輸?shù)耐暾?，又?yōu)化視頻流顯示效果。
[0064]顯然，本領(lǐng)域的技術(shù)人員應(yīng)該明白，上述的本發(fā)明的各模塊或各步驟可以用通用的計算裝置來實現(xiàn)，它們可以集中在單個的計算裝置上，或者分布在多個計算裝置所組成的網(wǎng)絡(luò)上，可選地，它們可以用計算裝置可執(zhí)行的程序代碼來實現(xiàn)，從而，可以將它們存儲在存儲裝置中由計算裝置來執(zhí)行，或者將它們分別制作成各個集成電路模塊，或者將它們中的多個模塊或步驟制作成單個集成電路模塊來實現(xiàn)。這樣，本發(fā)明不限制于任何特定的硬件和軟件結(jié)合。
[0065]以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種視頻流的同步控制方法，其特征在于，包括: 控制主控制芯片和從控制芯片依次進行幀同步和行同步，其中，所述主控制芯片和所述從控制芯片構(gòu)成所述視頻流的時序控制芯片；以及 在所述主控制芯片和所述從控制芯片每完成一次所述行同步之后，所述主控制芯片和所述從控制芯片分別發(fā)送緩存的所述視頻流的行數(shù)據(jù)至對應(yīng)的顯示單元。
2.根據(jù)權(quán)利要求1所述的同步控制方法，其特征在于，控制主控制芯片和從控制芯片依次進行幀同步和行同步包括: 初始化同步信號線上的電平信號為第一電平信號，其中，所述同步信號線連接在所述主控制芯片和所述從控制芯片之間； 驅(qū)動所述同步信號線上的電平信號為第二電平信號，其中，在所述同步信號線上的電平信號為所述第二電平信號期間，所述主控制芯片和所述從控制芯片進行所述幀同步，所述第二電平信號和所述第一電平信號為不同的電平信號； 在所述主控制芯片和所述從控制芯片進行所述幀同步之后，驅(qū)動所述同步信號線上的電平信號為所述第一電平信號；以及 再次驅(qū)動所述同步信號線上的電平信號為所述第二電平信號，其中，在所述同步信號線上的電平信號再次為所述第二電平信號期間，所述主控制芯片和所述從控制芯片進行所述行同步。
3.根據(jù)權(quán)利要求2所述的同步控制方法，其特征在于: 驅(qū)動所述同步信號線上的電平信號為第二電平信號包括:在所述主控制芯片接收到所述視頻流的幀同步信號的情況下，驅(qū)動所述同步信號線上的電平信號為所述第二電平信號; 再次驅(qū)動所述同步信號線上的電平信號為所述第二電平信號包括:在所述主控制芯片和所述從控制芯片均接收到所述視頻流的行數(shù)據(jù)的情況下，再次驅(qū)動所述同步信號線上的電平信號為所述第二電平信號。
4.根據(jù)權(quán)利要求2所述的同步控制方法，其特征在于， 初始化同步信號線上的電平信號為第一電平信號包括:控制所述主控制芯片對所述同步信號線進行驅(qū)動，并控制所述從控制芯片不對所述同步信號線進行驅(qū)動，以初始化所述同步信號線上的電平信號為所述第一電平信號； 驅(qū)動所述同步信號線上的電平信號為第二電平信號包括:控制所述主控制芯片和所述從控制芯片均不對所述同步信號線進行驅(qū)動，以驅(qū)動所述同步信號線上的電平信號為所述第二電平信號； 驅(qū)動所述同步信號線上的電平信號為所述第一電平信號包括:控制所述主控制芯片和所述從控制芯片均對所述同步信號線進行驅(qū)動，以驅(qū)動所述同步信號線上的電平信號為所述第一電平信號； 再次驅(qū)動所述同步信號線上的電平信號為所述第二電平信號包括:控制所述主控制芯片和所述從控制芯片均不對所述同步信號線進行驅(qū)動，以驅(qū)動所述同步信號線上的電平信號為所述第二電平信號。
5.一種視頻流的同步控制裝置，其特征在于，包括: 控制單元，用于控制主控制芯片和從控制芯片依次進行幀同步和行同步，其中，所述主控制芯片和所述從控制芯片構(gòu)成所述視頻流的時序控制芯片；以及 發(fā)送單元，用于在所述主控制芯片和所述從控制芯片每完成一次所述行同步之后，所述主控制芯片和所述從控制芯片分別發(fā)送緩存的所述視頻流的行數(shù)據(jù)至對應(yīng)的顯示單元。
6.根據(jù)權(quán)利要求5所述的同步控制裝置，其特征在于，所述控制單元包括: 初始化子單元，用于初始化同步信號線上的電平信號為第一電平信號，其中，所述同步信號線連接在所述主控制芯片和所述從控制芯片之間； 第一驅(qū)動子單元，用于驅(qū)動所述同步信號線上的電平信號為第二電平信號，其中，在所述同步信號線上的電平信號為所述第二電平信號期間，所述主控制芯片和所述從控制芯片進行所述幀同步，所述第二電平信號和所述第一電平信號為不同的電平信號； 第二驅(qū)動子單元，用于在所述主控制芯片和所述從控制芯片進行所述幀同步之后，驅(qū)動所述同步信號線上的電平信號為所述第一電平信號；以及 第三驅(qū)動子單元，用于再次驅(qū)動所述同步信號線上的電平信號為所述第二電平信號，其中，在所述同步信號線上的電平信號再次為所述第二電平信號期間，所述主控制芯片和所述從控制芯片進行所述行同步。
7.根據(jù)權(quán)利要求6所述的同步控制裝置，其特征在于: 所述第一驅(qū)動子單元包括:第一驅(qū)動模塊，用于在所述主控制芯片接收到所述視頻流的幀同步信號的情況下，驅(qū)動所述同步信號線上的電平信號為所述第二電平信號； 所述第三驅(qū)動子單元包括:第二驅(qū)動模塊，用于在所述主控制芯片和所述從控制芯片均接收到所述視頻流的行數(shù)據(jù)的情況下，再次驅(qū)動所述同步信號線上的電平信號為所述第二電平信號。
8.根據(jù)權(quán)利要求6所述的同步控制裝置，其特征在于， 所述初始化子單元包括:第一控制模塊，用于控制所述主控制芯片對所述同步信號線進行驅(qū)動，并控制所述從控制芯片不對所述同步信號線進行驅(qū)動，以初始化所述同步信號線上的電平信號為所述第一電平信號； 所述第一驅(qū)動子單元包括:第二控制模塊，用于控制所述主控制芯片和所述從控制芯片均不對所述同步信號線進行驅(qū)動，以驅(qū)動所述同步信號線上的電平信號為所述第二電平信號; 所述第二驅(qū)動子單元包括:第三控制模塊，用于控制所述主控制芯片和所述從控制芯片均對所述同步信號線進行驅(qū)動，以驅(qū)動所述同步信號線上的電平信號為所述第一電平信號; 所述第三驅(qū)動子單元包括:第四控制模塊，用于控制所述主控制芯片和所述從控制芯片均不對所述同步信號線進行驅(qū)動，以驅(qū)動所述同步信號線上的電平信號為所述第二電平信號。
【文檔編號】H04N21/43GK104333771SQ201410643632
【公開日】2015年2月4日 申請日期:2014年11月10日 優(yōu)先權(quán)日:2014年11月10日
【發(fā)明者】謝青青, 崔玥 申請人:硅谷數(shù)模半導(dǎo)體（北京）有限公司, 硅谷數(shù)模國際有限公司