一種超大分辨率cmos圖像傳感器及其時鐘同步方法
【專利摘要】本發(fā)明揭示了一種超大分辨率CMOS圖像傳感器及其時鐘同步方法，其采用互相鏡像的多通道CMOS圖像傳感器單元，每個CMOS圖像傳感器單元具有各自的鎖相環(huán)和獨(dú)立的后端數(shù)據(jù)傳輸接口，通過不同通道的不同數(shù)字配置方式來改變各獨(dú)立PLL的功能，也就是配置各獨(dú)立PLL的輸入輸出接口來實(shí)現(xiàn)時鐘同步，以實(shí)現(xiàn)多通道CMOS圖像傳感器中各自獨(dú)立內(nèi)部時鐘信號，去控制各自后方的數(shù)字信號處理芯片同步工作，同時減小設(shè)計復(fù)雜度。
【專利說明】一種超大分辨率CMOS圖像傳感器及其時鐘同步方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于圖像傳感器領(lǐng)域，涉及一種超大分辨率四通道互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor，簡稱CMOS)圖像傳感器系統(tǒng)架構(gòu)，尤其涉及一種超大分辨率CMOS圖像傳感器(簡稱CIS)時鐘同步方法。

【背景技術(shù)】
[0002]圖像傳感器是組成數(shù)字?jǐn)z像頭的重要組成部分，根據(jù)元件的不同，可分為電荷耦合元件(Charge-coupled Device，簡稱CO))圖像傳感器和CMOS圖像傳感器兩大類。CMOS傳感器獲得廣泛應(yīng)用的一個前提是其所擁有的較高靈敏度、較短曝光時間和日漸縮小的像素尺寸。
[0003]通常來說，CMOS圖像傳感器的數(shù)據(jù)輸出幀率是與像素大小成反比的，也就是說，對于超大分辨率的CMOS圖像傳感器來說(如超過5000萬像素)，通常幀率也非常低，一般小于I秒鐘一幀。
[0004]在某些應(yīng)用中，超大分辨率的CMOS圖像傳感器卻需要具備足夠高的幀率，例如，在某些航拍CIS拍攝的應(yīng)用中，由于需要捕捉高精度的地面分辨率，通常需要具備非常高的CMOS圖像傳感器分辨率。
[0005]然而，由于航拍應(yīng)用中飛行器通常在高速運(yùn)動中，因此，需要CMOS圖像傳感器的幀率也較高，至少達(dá)到每秒鐘5?10幀，這樣才能在高速運(yùn)動情況下，高效記錄地面航拍效果O
[0006]通常，對于超大像素的圖像傳感器來說，如果采用CMOS工藝，就可以具備高度集成的特點(diǎn)，即可以在一顆芯片上集成像素和數(shù)字處理電路。因此非常適用于有效提高圖像傳感器的幀率。因此，高幀率的超大像素CMOS圖像傳感器是目前超大像素傳感器領(lǐng)域研宄的重點(diǎn)。
[0007]本領(lǐng)域技術(shù)人員清楚，對于超大分辨率的CIS芯片來說，會通過多通道CIS架構(gòu)來提高數(shù)據(jù)傳輸幀率，多通道CIS能夠有效減小每個獨(dú)立CIS的數(shù)據(jù)傳輸壓力。例如，請參閱圖1，圖1為目前業(yè)界比較主流的四通道的CMOS圖像傳感器，如圖所示，為了實(shí)現(xiàn)6400萬超高像素下每秒鐘10幀以上的數(shù)據(jù)流能力，如果采用傳統(tǒng)的單通道輸出的系統(tǒng)架構(gòu)，意味著每秒鐘需要傳輸64M*10 = 640M個像素，每秒鐘6.4億個像素吞吐量是非常巨大的，將會對后方的數(shù)字信號處理器帶來極大的壓力。因此，超大像素CMOS圖像傳感器系統(tǒng)架構(gòu)是基于多通道實(shí)現(xiàn)的。
[0008]每個通道CMOS圖像傳感器都需要獨(dú)立的時鐘源，也就是獨(dú)立的鎖相回路或鎖相環(huán)(Phase Locked Loop，簡稱PLL)進(jìn)行工作。如圖2所示，對于每一個獨(dú)立CMOS圖像傳感器來說，該時鐘源PLL的輸入輸出接口包括:
[0009](I) 一個標(biāo)準(zhǔn)時鐘輸入，該標(biāo)準(zhǔn)時鐘通過片外的晶體振蕩器(CrystalOscillator)來提供；
[0010](2)該標(biāo)準(zhǔn)時鐘控制產(chǎn)生內(nèi)部時鐘信號，供每一個相應(yīng)的獨(dú)立CMOS圖像傳感器內(nèi)部使用。如圖3所示。由于每個通道都是完全鏡像一致的，因此，整個超大分辨率的CMOS圖像傳感器具有四個獨(dú)立的PLL。
[0011]然而，由于整個CMOS圖像傳感器被分為了多個通道，以四個通道為例，那么CIS后端的數(shù)據(jù)傳輸接口也有四個獨(dú)立通道，超大分辨率CIS后方的數(shù)字信號處理(digitalsignal processing，簡稱DSP)芯片將會采集并處理這四個獨(dú)立通道的數(shù)據(jù)，然后，拼接成一幅完整照片。在航拍應(yīng)用中，需要把四個獨(dú)立采集的照片拼接成一幅完整照片。
[0012]而對于該超大分辨率的CMOS圖像傳感器來說，由于采用了四個獨(dú)立的PLL，意味著四個通道的數(shù)據(jù)輸出是互相沒有關(guān)聯(lián)、互相不同步的。由于四通道中的每個CIS都是獨(dú)立工作的，因此，超大分辨率CIS后方的數(shù)字信號處理(digital signal processing，簡稱DSP)芯片會接收到獨(dú)立的四個通道數(shù)據(jù)，如果這獨(dú)立的四個通道數(shù)據(jù)之間有延時或者不同步的情況，那么經(jīng)DSP芯片處理后的四幅照片將會是錯位的(例如:被拼接的四幅照片不是同時拍攝的)。
[0013]因此，如何解決上述超大像素圖像傳感器CIS中出現(xiàn)的不同步情況，成為了目前超大像素圖像傳感器的重要課題之一。


【發(fā)明內(nèi)容】

[0014]本發(fā)明的主要目的在于提供一種超大分辨率CMOS圖像傳感器及其時鐘同步方法，其通過不同通道的不同數(shù)字配置方式來改變各獨(dú)立PLL的功能，也就是配置各獨(dú)立PLL的輸入輸出接口來實(shí)現(xiàn)時鐘同步，以實(shí)現(xiàn)多通道CMOS圖像傳感器中各自獨(dú)立內(nèi)部時鐘信號，去控制各自后方的數(shù)字信號處理芯片同步工作。
[0015]為達(dá)成上述目的，本發(fā)明提供一種超大分辨率CMOS圖像傳感器，所述CMOS圖像傳感器為N通道CMOS圖像傳感器，其由N個獨(dú)立CMOS圖像傳感器單元拼接在一起并集成在一個芯片上，所述的N個獨(dú)立的CMOS圖像傳感器單元是互相鏡像的，每一個具有各自的鎖相環(huán)和獨(dú)立的后端數(shù)據(jù)傳輸接口，N個獨(dú)立的鎖相環(huán)完全相同；其中，N為大于等于2的正整數(shù)；每一個所述鎖相環(huán)的輸入輸出接口包括:一個標(biāo)準(zhǔn)時鐘輸入端口、一個供所處CMOS圖像傳感器單元內(nèi)部使用的內(nèi)部時鐘信號輸出端口，以及多個輸出頻率接口 ；所述N個CMOS圖像傳感器單元中的一個被配置成主CMOS圖像傳感器單元:所述主鎖相環(huán)標(biāo)準(zhǔn)時鐘輸入端口接收所述芯片外的晶體振蕩器提供的標(biāo)準(zhǔn)時鐘，所述主鎖相環(huán)的內(nèi)部時鐘信號輸出端口提供其內(nèi)部時鐘信號，所述主鎖相環(huán)輸出頻率接口輸出所述標(biāo)準(zhǔn)時鐘；所述N個CMOS圖像傳感器單元中的剩余N-1個被配置成從CMOS圖像傳感器單元:所述從鎖相環(huán)的標(biāo)準(zhǔn)時鐘輸入端口空接，所述從鎖相環(huán)的內(nèi)部時鐘信號輸出端口提供各自的內(nèi)部時鐘信號，所述從鎖相環(huán)輸出頻率接口其中之一用于接收所述標(biāo)準(zhǔn)時鐘；以及剩余的所述從鎖相環(huán)輸出頻率接口用于所述標(biāo)準(zhǔn)時鐘的輸出或空接；其中，所述從鎖相環(huán)輸出頻率接口接收的所述標(biāo)準(zhǔn)時鐘來自于所述主鎖相環(huán)輸出頻率接口輸出的標(biāo)準(zhǔn)時鐘或其它從鎖相環(huán)輸出頻率接口輸出的標(biāo)準(zhǔn)時鐘，以實(shí)現(xiàn)所述的N個CMOS圖像傳感器單元的獨(dú)立內(nèi)部時鐘信號控制各自后方的數(shù)字信號處理芯片同步工作。
[0016]優(yōu)選地，所述N為偶數(shù)。
[0017]優(yōu)選地，所述N為4。
[0018]優(yōu)選地，所述四個CMOS圖像傳感器單元是互相鏡像的；其中，所述四個CMOS圖像傳感器單元中的一個被配置成主CMOS圖像傳感器單元:所述主鎖相環(huán)標(biāo)準(zhǔn)時鐘輸入端口接收所述芯片外的晶體振蕩器提供的標(biāo)準(zhǔn)時鐘，所述主鎖相環(huán)的內(nèi)部時鐘信號輸出端口提供其內(nèi)部時鐘信號，所述主鎖相環(huán)輸出頻率接口輸出所述標(biāo)準(zhǔn)時鐘；所述四個CMOS圖像傳感器單元中的剩余三個被配置成從CMOS圖像傳感器單元:所述從鎖相環(huán)的標(biāo)準(zhǔn)時鐘輸入端口空接，所述從鎖相環(huán)的內(nèi)部時鐘信號第二輸出端口提供各自的內(nèi)部時鐘信號，所述主CMOS圖像傳感器單元至少具有兩個輸入輸出頻率接口，一個輸入輸出頻率接口輸出標(biāo)準(zhǔn)時鐘給橫向側(cè)面所述從鎖相環(huán)；所述另一個輸入輸出頻率接口輸出標(biāo)準(zhǔn)時鐘給縱向側(cè)面的所述從鎖相環(huán)；以及剩余的一個所述從鎖相環(huán)輸出頻率接口從上述兩個從鎖相環(huán)的任意一個的輸出頻率接口接收標(biāo)準(zhǔn)時鐘輸入。
[0019]優(yōu)選地，所述晶體振蕩器提供的標(biāo)準(zhǔn)時鐘信號為16MHz，每個鎖相環(huán)產(chǎn)生的內(nèi)部時鐘信號為256MHz。
[0020]為達(dá)成上述目的，本發(fā)明還提供一種采用上述超大分辨率CMOS圖像傳感器的時鐘同步方法，其包括時鐘同步步驟SI和數(shù)據(jù)同步傳遞步驟S2 ;
[0021]所述時鐘同步步驟SI包括:
[0022]步驟Sll:來自所述芯片外晶體振蕩器的標(biāo)準(zhǔn)時鐘提供給所述主鎖相環(huán)標(biāo)準(zhǔn)時鐘輸入端口，所述主鎖相環(huán)輸出頻率接口輸出所述標(biāo)準(zhǔn)時鐘；
[0023]步驟S12:至少I個所述從鎖相環(huán)輸出頻率接口接收的所述標(biāo)準(zhǔn)時鐘；
[0024]步驟S13:剩余所述從鎖相環(huán)輸出頻率接口接收所述主鎖相環(huán)輸出頻率接口輸出的標(biāo)準(zhǔn)時鐘或其它所述從鎖相環(huán)輸出頻率接口輸出的標(biāo)準(zhǔn)時鐘；
[0025]所述數(shù)據(jù)同步傳遞步驟S2包括:
[0026]步驟S21:所述主鎖相環(huán)和的所述從鎖相環(huán)內(nèi)部時鐘信號輸出端口在所述標(biāo)準(zhǔn)時鐘的控制下，產(chǎn)生各自的同步內(nèi)部時鐘信號；
[0027]步驟S22:所述的N個CMOS圖像傳感器單元的內(nèi)部時鐘信號獨(dú)立控制各自后方的數(shù)字信號處理芯片同步工作。
[0028]從上述技術(shù)方案可以看出，本發(fā)明的超大分辨率CMOS圖像傳感器及其時鐘同步方法，很好解決了由于多通道中的每個CIS都是獨(dú)立工作的，超大分辨率CIS后方的DSP芯片會接收到獨(dú)立的多個通道數(shù)據(jù)，從而導(dǎo)致獨(dú)立的多個通道數(shù)據(jù)之間有延時或者不同步的情況。需要強(qiáng)調(diào)的是，雖然多通道中的每個CIS設(shè)計是一致的(即制造出來的芯片也一致的)，但本發(fā)明仍然可以通過不同通道的不同數(shù)字配置方式來改變各獨(dú)立PLL的功能，也就是配置各獨(dú)立PLL的輸入輸出接口來實(shí)現(xiàn)上述時鐘同步，同時，減小設(shè)計復(fù)雜度。

【專利附圖】

【附圖說明】
[0029]圖1為目前業(yè)界比較主流的四通道的CMOS圖像傳感器架構(gòu)示意圖
[0030]圖2為現(xiàn)有技術(shù)中應(yīng)用于四通道的CMOS圖像傳感器架構(gòu)的時鐘產(chǎn)生方式的示意圖
[0031]圖3為現(xiàn)有技術(shù)中應(yīng)用于四通道的CMOS圖像傳感器架構(gòu)中PLL輸入輸出接口的示意圖
[0032]圖4為本發(fā)明應(yīng)用于四通道的CMOS圖像傳感器架構(gòu)的時鐘產(chǎn)生方式實(shí)施例的示意圖
[0033]圖5為本發(fā)明應(yīng)用于四通道的CMOS圖像傳感器架構(gòu)中PLL輸入輸出接口實(shí)施例的示意圖

【具體實(shí)施方式】
[0034]體現(xiàn)本發(fā)明特征與優(yōu)點(diǎn)的一些典型實(shí)施例將在后段的說明中詳細(xì)敘述。應(yīng)理解的是本發(fā)明能夠在不同的示例上具有各種的變化，其皆不脫離本發(fā)明的范圍，且其中的說明及圖示在本質(zhì)上當(dāng)作說明之用，而非用以限制本發(fā)明。
[0035]需要說明的是，為了減小設(shè)計復(fù)雜度，本發(fā)明超大分辨率CMOS圖像傳感器中多個獨(dú)立CMOS圖像傳感器單元拼接在一起并集成在一個芯片上，通常是由偶數(shù)個CMOS圖像傳感器單元組成，也就是說，多個獨(dú)立的CMOS圖像傳感器單元是互相鏡像的，每一個具有各自的鎖相環(huán)和獨(dú)立的后端數(shù)據(jù)傳輸接口，多個獨(dú)立的鎖相環(huán)完全相同。
[0036]每一個鎖相環(huán)的輸入輸出接口包括:一個標(biāo)準(zhǔn)時鐘輸入端口、一個供所處CMOS圖像傳感器單元內(nèi)部使用的內(nèi)部時鐘信號輸出端口，以及多個輸出頻率接口。本發(fā)明的超大分辨率CMOS圖像傳感器時鐘同步方法，其通過不同通道的不同數(shù)字配置方式來改變各獨(dú)立PLL的功能，也就是配置各獨(dú)立PLL的輸入輸出接口來實(shí)現(xiàn)時鐘同步，以實(shí)現(xiàn)多通道CMOS圖像傳感器中各自獨(dú)立內(nèi)部時鐘信號，去控制各自后方的數(shù)字信號處理芯片同步工作。
[0037]上述及其它技術(shù)特征和有益效果，將結(jié)合實(shí)施例及附圖4-圖5對本發(fā)明被配置后的四通道的CMOS圖像傳感器及及其時鐘同步方法進(jìn)行詳細(xì)說明。
[0038]本領(lǐng)域技術(shù)人員十分清楚，本專利采用的四通道的CMOS圖像傳感器，每個通道分別是一個獨(dú)立圖像傳感器，在吞吐數(shù)據(jù)流時，如果每個圖像傳感器(64M/4 = 16M像素)獨(dú)立工作。因此，每秒鐘每通道的數(shù)據(jù)吞吐量為16M*10 = 160M個像素，不僅大幅降低了后方數(shù)字信號處理器的壓力，而且，也大幅降低了每個通道CMOS圖像傳感器的設(shè)計壓力。
[0039]請參閱圖4，圖4為圖4為本發(fā)明應(yīng)用于四通道的CMOS圖像傳感器架構(gòu)的時鐘產(chǎn)生方式實(shí)施例的示意圖。如圖所示的超大分辨率的CMOS圖像傳感器中，上下左右排列著四個CMOS圖像傳感器通道，每個通道的CMOS圖像傳感器單元仍然采用各自的PLL。由于四個獨(dú)立的CMOS圖像傳感器單元是互相鏡像一致的，因此，四個獨(dú)立的PLL也是完全一致的。在本發(fā)明的實(shí)施例中，雖然采用的是一致制造出來的芯片，但可以通過不同通道的不同數(shù)字配置方式來改變各獨(dú)立PLL的功能。
[0040]圖4中的四通道的CMOS圖像傳感器架構(gòu)與圖3所示架構(gòu)相同的是:每一個鎖相環(huán)的輸入輸出接口包括:一個標(biāo)準(zhǔn)時鐘輸入端口、一個供所處CMOS圖像傳感器單元內(nèi)部使用的內(nèi)部時鐘信號輸出端口，以及多個輸出頻率接口。
[0041]圖4中的四通道的CMOS圖像傳感器架構(gòu)與圖3所示架構(gòu)不同的是:四個CMOS圖像傳感器單元中的一個被配置成主CMOS圖像傳感器單元:主鎖相環(huán)標(biāo)準(zhǔn)時鐘輸入端口接收芯片外的晶體振蕩器提供的標(biāo)準(zhǔn)時鐘，主鎖相環(huán)的內(nèi)部時鐘信號輸出端口提供其內(nèi)部時鐘信號，主鎖相環(huán)輸出頻率接口輸出標(biāo)準(zhǔn)時鐘；四個CMOS圖像傳感器單元中的剩余三個被配置成從CMOS圖像傳感器單元:從鎖相環(huán)的標(biāo)準(zhǔn)時鐘輸入端口空接，從鎖相環(huán)的內(nèi)部時鐘信號輸出端口提供各自的內(nèi)部時鐘信號，從鎖相環(huán)輸出頻率接口其中之一用于接收所述標(biāo)準(zhǔn)時鐘；以及剩余的所述從鎖相環(huán)輸出頻率接口用于標(biāo)準(zhǔn)時鐘的輸出或空接；其中，從鎖相環(huán)輸出頻率接口接收的標(biāo)準(zhǔn)時鐘來自于主鎖相環(huán)輸出頻率接口輸出的標(biāo)準(zhǔn)時鐘或其它從鎖相環(huán)輸出頻率接口輸出的標(biāo)準(zhǔn)時鐘，以實(shí)現(xiàn)四個CMOS圖像傳感器單元的獨(dú)立內(nèi)部時鐘信號控制各自后方的數(shù)字信號處理芯片同步工作。
[0042]也就是說，不同通道是一個獨(dú)立的CIS功能，意味著包含獨(dú)立的數(shù)字控制方式，如通過數(shù)字IIC模塊來對每個通道的IP配置位進(jìn)行配置。所以，當(dāng)每個通道有了統(tǒng)一的基準(zhǔn)頻率以后，就可以分別通過各個通道的數(shù)字控制模塊來對各個通道的IP進(jìn)行配置，而且由于對時鐘頻率進(jìn)行了同步，所有的數(shù)字控制(包括時序、時鐘等)都是同步的，這樣所有通道的CIS都可以同時進(jìn)行圖像拍攝，從而實(shí)現(xiàn)了大面陣CIS的同步。
[0043]具體地，再請參閱圖4，在本實(shí)施例中，左上方的PLL被配置成主CMOS圖像傳感器單元，其標(biāo)準(zhǔn)時鐘輸入端口接受來自外部系統(tǒng)的晶體振蕩器Crystal Oscillator標(biāo)準(zhǔn)時鐘信號，這也是該超大像素CIS的唯一輸入標(biāo)準(zhǔn)時鐘信號，其余三個通道的PLL被配置成從CMOS圖像傳感器單元:從鎖相環(huán)的標(biāo)準(zhǔn)時鐘輸入端口空接，并不接受來自外部系統(tǒng)的晶體振蕩器 Crystal Oscillator 信號。
[0044]請參閱圖5，圖5為本發(fā)明應(yīng)用于四通道的CMOS圖像傳感器架構(gòu)中PLL輸入輸出接口實(shí)施例的示意圖。如圖5所示，四個主從PLL的設(shè)計的PLL功能配置是不同的，對于左上方的主PLL而言，該主PLL的輸入輸出接口被配置成:
[0045](I)標(biāo)準(zhǔn)時鐘輸入端口，其通過片外的晶體振蕩器Crystal Oscillator來提供標(biāo)準(zhǔn)時鐘；
[0046](2)內(nèi)部時鐘信號輸出端口:產(chǎn)生內(nèi)部時鐘信號供主CMOS圖像傳感器單元內(nèi)部使用；
[0047](3)兩個輸入輸出頻率接口，一個供橫向側(cè)面的從PLL連接，另一個輸入輸出頻率接口供縱向側(cè)面的從PLL連接。
[0048]對于右上方的從PLL，該從PLL的輸入輸出接口被配置成:
[0049](I)內(nèi)部時鐘信號輸出端口:產(chǎn)生內(nèi)部時鐘信號供該從CMOS圖像傳感器單元內(nèi)部使用；
[0050](2)左側(cè)輸入頻率接口作為標(biāo)準(zhǔn)時鐘輸入；取消了外部晶體振蕩器CrystalOsciIlator信號的連接，取消了下方輸出頻率接口連接。
[0051]對于該從PLL來說，由于采用的輸入頻率是左上方主PLL產(chǎn)生的，因此，該從PLL的時鐘是與左上方的主PLL同步的，也就是與唯一的片外晶體振蕩器Crystal Oscillator信號同步的。
[0052]對于左下方的從PLL，該從PLL的輸入輸出接口被配置成:
[0053](I)內(nèi)部時鐘信號輸出端口:產(chǎn)生內(nèi)部時鐘信號供該從CMOS圖像傳感器單元內(nèi)部使用；
[0054](2)上側(cè)輸入頻率接口作為標(biāo)準(zhǔn)時鐘輸入，取消了外部晶體振蕩器CrystalOsciIlator信號的連接，取消了上方輸出頻率接口連接。
[0055]對于該從PLL來說，由于采用的輸入頻率是左上方主PLL產(chǎn)生的，因此，該從PLL的時鐘是與左上方主PLL同步的，也就是與唯一的片外晶體振蕩器Crystal Oscillator信號同步的。
[0056]對于右下方的從PLL，該從PLL的輸入輸出接口被配置成:
[0057](I)內(nèi)部時鐘信號輸出端口:產(chǎn)生內(nèi)部時鐘信號供該從CMOS圖像傳感器單元內(nèi)部使用；
[0058](2)上側(cè)輸入頻率接口作為標(biāo)準(zhǔn)時鐘輸入，取消了外部晶體振蕩器CrystalOsciIlator信號的連接，取消了左方輸出頻率接口連接。
[0059]對于該從PLL來說，由于采用的輸入頻率是右上方從PLL產(chǎn)生的，因此，該從PLL的時鐘是與右上方從PLL同步的，也即與左上方的從PLL是同步的，也就是與唯一的片外晶體振蕩器Crystal Oscillator信號同步的。
[0060]當(dāng)然，在本發(fā)明的其它實(shí)施中，該從PLL也可通過左側(cè)輸入頻率接口接受來自左下方從PLL的標(biāo)準(zhǔn)時鐘信號。
[0061]例如，晶體振蕩器Crystal Oscillator的標(biāo)準(zhǔn)時鐘信號為16MHz，每個PLL產(chǎn)生供各自獨(dú)立CMOS圖像傳感器單元內(nèi)部使用的內(nèi)部時鐘信號為256MHz，左上方主PLL輸出供右上方從PLL使用的頻率為16MHz，左上方主PLL輸出供左下方從PLL使用的頻率為16MHz，右上方從PLL輸出供右下方從PLL使用的頻率為16MHz。
[0062]需要強(qiáng)調(diào)的是，采用上述設(shè)計一致(即制造出來的芯片也一致的)的超大分辨率CMOS圖像傳感器，本發(fā)明可以通過不同通道的不同數(shù)字配置方式來改變各獨(dú)立PLL的功能，也就是配置各獨(dú)立PLL的輸入輸出接口來實(shí)現(xiàn)上述時鐘同步。
[0063]在本發(fā)明的一個實(shí)施例中，采用上述超大分辨率CMOS圖像傳感器的時鐘同步方法，包括時鐘同步步驟SI和數(shù)據(jù)同步傳遞步驟S2 ;
[0064]時鐘同步步驟SI包括:
[0065]步驟Sll:來自芯片外晶體振蕩器的標(biāo)準(zhǔn)時鐘提供給主鎖相環(huán)標(biāo)準(zhǔn)時鐘輸入端口，主鎖相環(huán)輸出頻率接口輸出所述標(biāo)準(zhǔn)時鐘；
[0066]步驟S12:至少I個從鎖相環(huán)輸出頻率接口接收的標(biāo)準(zhǔn)時鐘；
[0067]步驟S13:剩余從鎖相環(huán)輸出頻率接口接收主鎖相環(huán)輸出頻率接口輸出的標(biāo)準(zhǔn)時鐘或其它從鎖相環(huán)輸出頻率接口輸出的標(biāo)準(zhǔn)時鐘；
[0068]數(shù)據(jù)同步傳遞步驟S2包括:
[0069]步驟S21:主鎖相環(huán)和從鎖相環(huán)內(nèi)部時鐘信號輸出端口在標(biāo)準(zhǔn)時鐘的控制下，產(chǎn)生各自的同步內(nèi)部時鐘信號；
[0070]步驟S22:多個CMOS圖像傳感器單元的內(nèi)部時鐘信號獨(dú)立控制各自后方的數(shù)字信號處理芯片同步工作。
[0071]以上所述的僅為本發(fā)明的實(shí)施例，所述實(shí)施例并非用以限制本發(fā)明的專利保護(hù)范圍，因此凡是運(yùn)用本發(fā)明的說明書及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應(yīng)包含在本發(fā)明的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種超大分辨率CMOS圖像傳感器，所述CMOS圖像傳感器為N通道CMOS圖像傳感器，其由N個獨(dú)立CMOS圖像傳感器單元拼接在一起并集成在一個芯片上，所述的N個獨(dú)立的CMOS圖像傳感器單元是互相鏡像的，每一個具有各自的鎖相環(huán)和獨(dú)立的后端數(shù)據(jù)傳輸接口，N個獨(dú)立的鎖相環(huán)完全相同；其中，N為大于等于2的正整數(shù)； 每一個所述鎖相環(huán)的輸入輸出接口包括:一個標(biāo)準(zhǔn)時鐘輸入端口、一個供所處CMOS圖像傳感器單元內(nèi)部使用的內(nèi)部時鐘信號輸出端口，以及多個輸出頻率接口 ； 其特征在于: 所述N個CMOS圖像傳感器單元中的一個被配置成主CMOS圖像傳感器單元:所述主鎖相環(huán)標(biāo)準(zhǔn)時鐘輸入端口接收所述芯片外的晶體振蕩器提供的標(biāo)準(zhǔn)時鐘，所述主鎖相環(huán)的內(nèi)部時鐘信號輸出端口提供其內(nèi)部時鐘信號，所述主鎖相環(huán)輸出頻率接口輸出所述標(biāo)準(zhǔn)時鐘； 所述N個CMOS圖像傳感器單元中的剩余N-1個被配置成從CMOS圖像傳感器單元:所述從鎖相環(huán)的標(biāo)準(zhǔn)時鐘輸入端口空接，所述從鎖相環(huán)的內(nèi)部時鐘信號輸出端口提供各自的內(nèi)部時鐘信號，所述從鎖相環(huán)輸出頻率接口其中之一用于接收所述標(biāo)準(zhǔn)時鐘；以及剩余的所述從鎖相環(huán)輸出頻率接口用于所述標(biāo)準(zhǔn)時鐘的輸出或空接； 其中，所述從鎖相環(huán)輸出頻率接口接收的所述標(biāo)準(zhǔn)時鐘來自于所述主鎖相環(huán)輸出頻率接口輸出的標(biāo)準(zhǔn)時鐘或其它從鎖相環(huán)輸出頻率接口輸出的標(biāo)準(zhǔn)時鐘，以實(shí)現(xiàn)所述的N個CMOS圖像傳感器單元的獨(dú)立內(nèi)部時鐘信號控制各自后方的數(shù)字信號處理芯片同步工作。
2.根據(jù)權(quán)利要求1所述的超大分辨率CMOS圖像傳感器，其特征在于，所述N為偶數(shù)。
3.根據(jù)權(quán)利要求2超大分辨率CMOS圖像傳感器，其特征在于，所述N為4。
4.根據(jù)權(quán)利要求3超大分辨率CMOS圖像傳感器，其特征在于，所述四個CMOS圖像傳感器單元是互相鏡像的；其中，所述四個CMOS圖像傳感器單元中的一個被配置成主CMOS圖像傳感器單元:所述主鎖相環(huán)標(biāo)準(zhǔn)時鐘輸入端口接收所述芯片外的晶體振蕩器提供的標(biāo)準(zhǔn)時鐘，所述主鎖相環(huán)的內(nèi)部時鐘信號輸出端口提供其內(nèi)部時鐘信號，所述主鎖相環(huán)輸出頻率接口輸出所述標(biāo)準(zhǔn)時鐘； 所述四個CMOS圖像傳感器單元中的剩余三個被配置成從CMOS圖像傳感器單元:所述從鎖相環(huán)的標(biāo)準(zhǔn)時鐘輸入端口空接，所述從鎖相環(huán)的內(nèi)部時鐘信號第二輸出端口提供各自的內(nèi)部時鐘信號，所述主CMOS圖像傳感器單元至少具有兩個輸入輸出頻率接口，一個輸入輸出頻率接口輸出標(biāo)準(zhǔn)時鐘給橫向側(cè)面所述從鎖相環(huán)；所述另一個輸入輸出頻率接口輸出標(biāo)準(zhǔn)時鐘給縱向側(cè)面的所述從鎖相環(huán)；以及剩余的一個所述從鎖相環(huán)輸出頻率接口從上述兩個從鎖相環(huán)的任意一個的輸出頻率接口接收標(biāo)準(zhǔn)時鐘輸入。
5.根據(jù)權(quán)利要求1超大分辨率CMOS圖像傳感器，其特征在于，所述晶體振蕩器提供的標(biāo)準(zhǔn)時鐘信號為16MHz，每個鎖相環(huán)產(chǎn)生的內(nèi)部時鐘信號為256MHz。
6.一種采用權(quán)利要求1-5任意一個所述超大分辨率CMOS圖像傳感器的時鐘同步方法，其特征在于:包括時鐘同步步驟SI和數(shù)據(jù)同步傳遞步驟S2 ; 所述時鐘同步步驟SI包括: 步驟Sll:來自所述芯片外晶體振蕩器的標(biāo)準(zhǔn)時鐘提供給所述主鎖相環(huán)標(biāo)準(zhǔn)時鐘輸入立而口，所述主鎖相環(huán)輸出頻率接口輸出所述標(biāo)準(zhǔn)時鐘； 步驟S12:至少I個所述從鎖相環(huán)輸出頻率接口接收的所述標(biāo)準(zhǔn)時鐘； 步驟S13:剩余所述從鎖相環(huán)輸出頻率接口接收所述主鎖相環(huán)輸出頻率接口輸出的標(biāo)準(zhǔn)時鐘或其它所述從鎖相環(huán)輸出頻率接口輸出的標(biāo)準(zhǔn)時鐘； 所述數(shù)據(jù)同步傳遞步驟S2包括: 步驟S21:所述主鎖相環(huán)和的所述從鎖相環(huán)內(nèi)部時鐘信號輸出端口在所述標(biāo)準(zhǔn)時鐘的控制下，產(chǎn)生各自的同步內(nèi)部時鐘信號； 步驟S22:所述的多個CMOS圖像傳感器單元的內(nèi)部時鐘信號獨(dú)立控制各自后方的數(shù)字信號處理芯片同步工作。
7.根據(jù)權(quán)利要求1超大分辨率CMOS圖像傳感器，其特征在于，所述晶體振蕩器提供的標(biāo)準(zhǔn)時鐘信號為16MHz，每個鎖相環(huán)產(chǎn)生的內(nèi)部時鐘信號為256MHz。
【文檔編號】H04N5/232GK104486564SQ201410849333
【公開日】2015年4月1日 申請日期:2014年12月26日 優(yōu)先權(quán)日:2014年12月26日
【發(fā)明者】李琛, 張遠(yuǎn), 方澤姣 申請人:上海集成電路研發(fā)中心有限公司, 成都微光集電科技有限公司