一種天文用ccd相機(jī)的數(shù)據(jù)傳輸電路的制作方法
【專利摘要】本實用新型涉及一種天文用CCD相機(jī)的數(shù)據(jù)傳輸電路。本實用新型包括外部輸入CCD模擬信號端、CCD信號處理電路、電阻網(wǎng)絡(luò)、緩沖電路、FPGA器件、數(shù)據(jù)總線；所述外部輸入CCD模擬信號端與CCD信號處理電路的輸入端連接，CCD信號處理電路的輸出端通過電阻網(wǎng)絡(luò)分別與緩沖電路和FPGA器件相連，緩沖電路分別與CCD信號處理電路、FPGA器件和數(shù)據(jù)總線相連，F(xiàn)PGA器件和數(shù)據(jù)總線連接。本實用新型提供了兩個可選擇性控制的數(shù)據(jù)傳輸通道，使CCD圖像數(shù)據(jù)可以直接輸出，也可以經(jīng)過FPGA后輸出，尤其適用于要求進(jìn)行圖像數(shù)據(jù)實時處理的天文用CCD成像系統(tǒng)。
【專利說明】—種天文用CCD相機(jī)的數(shù)據(jù)傳輸電路
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種天文用CCD相機(jī)的數(shù)據(jù)傳輸電路，尤其是涉及一種能用于天文觀測的CCD相機(jī)數(shù)據(jù)通路可二選一的傳輸電路。
【背景技術(shù)】
[0002]CO) (Charge Coupled Device),即電荷f禹合元件,是一種能夠?qū)⒐鈱W(xué)影像轉(zhuǎn)化為電信號，用耦合方式傳輸電荷量的半導(dǎo)體圖像傳感器器件，從上世紀(jì)70年代以來，作為光學(xué)圖像的電子傳感器，被廣泛應(yīng)用于各類光電成像系統(tǒng)中。在公安、國防、醫(yī)療影像和天文觀測等各個部門，都有各種不同種類和不同級別的CCD器件。由于CCD是光電成像器件，要使其正常工作，需要一個優(yōu)良的外圍電路與系統(tǒng)來支持它的電氣運行。在科學(xué)研究應(yīng)用中，特別是在夜間天文觀測用的CCD相機(jī)系統(tǒng)中，對成像性能的要求十分苛刻。因此，其數(shù)據(jù)傳輸電路的好壞，直接影響整個CCD成像系統(tǒng)的性能，它是整個相機(jī)電路中十分重要的一部分。不同相機(jī)的數(shù)據(jù)傳輸電路不盡相同，即使對于相同的CCD器件，隨著現(xiàn)代半導(dǎo)體產(chǎn)品的更新和電子技術(shù)的發(fā)展，其數(shù)據(jù)傳輸電路在實現(xiàn)的技術(shù)方案上也會不斷有一些新的發(fā)展和革新。

【發(fā)明內(nèi)容】

[0003]本實用新型要解決的問題是:提供了一種天文用CCD相機(jī)的數(shù)據(jù)傳輸電路，使CCD圖像數(shù)據(jù)可以直接輸出，也可以經(jīng)過FPGA后輸出，尤其適用于要求進(jìn)行圖像數(shù)據(jù)實時處理的天文用C⑶成像系統(tǒng)。
[0004]本實用新型技術(shù)方案是:一種天文用CCD相機(jī)的數(shù)據(jù)傳輸電路，包括外部輸入CCD模擬信號端1、(XD信號處理電路2、電阻網(wǎng)絡(luò)3、緩沖電路4、FPGA器件5、數(shù)據(jù)總線6 ;所述外部輸入C⑶模擬信號端I與CXD信號處理電路2的輸入端連接，CXD信號處理電路2的輸出端通過電阻網(wǎng)絡(luò)3分別與緩沖電路4和FPGA器件5相連，緩沖電路4分別與CCD信號處理電路2、FPGA器件5和數(shù)據(jù)總線6相連，F(xiàn)PGA器件5和數(shù)據(jù)總線6連接。
[0005]所述CCD信號處理電路2為Analog Devices器件公司生產(chǎn)的AD9845B，CCD信號處理電路的數(shù)字信號輸出為12位，AD9845B的12位數(shù)字輸出信號通過三個排阻分別與緩沖器和FPGA的輸入引腳相連。
[0006]所述電阻網(wǎng)絡(luò)3包括三個RN0805封裝、33歐姆的排阻，三個排阻的輸入與CXD信號處理電路2的數(shù)字信號輸出連接，三個排阻的輸出分別與緩沖電路4中的數(shù)據(jù)緩沖器、FPGA器件5連接。
[0007]所述緩沖電路4包括緩沖器U3、U4，緩沖器U3、U4為兩片74AC541SC，緩沖器U4的第6引腳通過電阻R7與地相連，對應(yīng)的第14腳浮空，其中緩沖器U3、U4的12個I/O端口用于CXD圖像數(shù)據(jù)的緩沖，3個I/O端口完成CXD信號處理器AD9845B初始化數(shù)據(jù)的緩沖。
[0008]所述FPGA器件5為ALTERA公司生產(chǎn)的EP3C16Q240C8N，F(xiàn)PGA器件5通過數(shù)據(jù)緩沖器74AC541SC的3個I/O端口和CCD信號處理器AD9845B的三線串行數(shù)字接口 SL、SCK和SDATA相連接。
[0009]本實用新型的工作過程是:FPGA6首先輸出AD9845B初始化要求的3線SPI信號，這3個信號通過緩沖器U4對AD9845B進(jìn)行工作寄存器的設(shè)置，將其置于標(biāo)準(zhǔn)的CXD工作模式。然后，6通過數(shù)據(jù)總線6跟上位機(jī)通訊，并根據(jù)上位機(jī)的指令，選擇數(shù)據(jù)傳輸通道。當(dāng)選擇數(shù)據(jù)經(jīng)過FPGA6再傳給數(shù)據(jù)總線6時，F(xiàn)PGA6輸出一個高電平信號，將D2CL置成高電平，致使緩沖器U3的控制信號Gl、G2和U4的控制信號Gl變成高電平，這將關(guān)閉緩沖器U3兩組共8位傳輸通道和U4的第一組的4位傳輸通道，即關(guān)閉數(shù)據(jù)直接傳送至數(shù)據(jù)總線6的通道，從而使AD9845B的12位數(shù)字輸出信號通過排阻傳至FPGA的FIFO中。同理，當(dāng)選擇數(shù)據(jù)不經(jīng)過FPGA時，F(xiàn)PGA輸出一個低電平信號，將D2CL置成低電平，致使緩沖器U3的控制信號Gl、G2和U4的控制信號Gl變成低電平，這將打開緩沖器U3兩組共8位傳輸通道和U4的第一組的4位傳輸通道，從而使數(shù)據(jù)直接傳送至數(shù)據(jù)總線6。
[0010]本實用新型的有益效果是:此傳輸電路提供了兩個可選擇性控制的數(shù)據(jù)傳輸通道，使CCD圖像數(shù)據(jù)可以直接輸出，也可以經(jīng)過FPGA后輸出，尤其適用于要求進(jìn)行圖像數(shù)據(jù)實時處理的天文用CXD成像系統(tǒng)。
【專利附圖】

【附圖說明】
[0011]圖1是本實用新型數(shù)據(jù)傳輸電路框圖；
[0012]圖2是本實用新型CXD信號處理器及其周邊電路圖。
[0013]圖1中各標(biāo)號為:1_外部輸入CXD模擬信號端，2-C⑶信號處理電路，3-電阻網(wǎng)絡(luò)，4-緩沖電路，5-FPGA器件，6-數(shù)據(jù)總線。
【具體實施方式】
[0014]下面結(jié)合附圖和具體實施例，對本實用新型作進(jìn)一步說明。
[0015]實施例1:如圖1-2所示，一種天文用CXD相機(jī)的數(shù)據(jù)傳輸電路，包括外部輸入CXD模擬信號端1、(XD信號處理電路2、電阻網(wǎng)絡(luò)3、緩沖電路4、FPGA器件5、數(shù)據(jù)總線6 ;所述外部輸入C⑶模擬信號端I與CXD信號處理電路2的輸入端連接，CXD信號處理電路2的輸出端通過電阻網(wǎng)絡(luò)3分別與緩沖電路4和FPGA器件5相連，緩沖電路4分別與CCD信號處理電路2、FPGA器件5和數(shù)據(jù)總線6相連，F(xiàn)PGA器件5和數(shù)據(jù)總線6連接。
[0016]實施例2:如圖1-2所示，一種天文用CXD相機(jī)的數(shù)據(jù)傳輸電路，包括外部輸入CXD模擬信號端1、(XD信號處理電路2、電阻網(wǎng)絡(luò)3、緩沖電路4、FPGA器件5、數(shù)據(jù)總線6 ;所述外部輸入C⑶模擬信號端I與CXD信號處理電路2的輸入端連接，CXD信號處理電路2的輸出端通過電阻網(wǎng)絡(luò)3分別與緩沖電路4和FPGA器件5相連，緩沖電路4分別與CCD信號處理電路2、FPGA器件5和數(shù)據(jù)總線6相連，F(xiàn)PGA器件5和數(shù)據(jù)總線6連接。
[0017]所述CCD信號處理電路2為Analog Devices器件公司生產(chǎn)的AD9845B。
[0018]所述電阻網(wǎng)絡(luò)3包括三個RN0805封裝、33歐姆的排阻，三個排阻的輸入與CXD信號處理電路2的數(shù)字信號輸出連接，三個排阻的輸出分別與緩沖電路4中的數(shù)據(jù)緩沖器、FPGA器件5連接。
[0019]所述緩沖電路4包括緩沖器U3、U4，緩沖器U3、U4為兩片74AC541SC，緩沖器U4的第6引腳通過電阻R7與地相連，對應(yīng)的第14腳浮空。[0020]所述FPGA器件5為ALTERA公司生產(chǎn)的EP3C16Q240C8N，F(xiàn)PGA器件5通過數(shù)據(jù)緩沖器74AC541SC的3個I/O端口和CCD信號處理器AD9845B的三線串行數(shù)字接口 SL、SCK和SDATA相連接。
[0021]上面結(jié)合附圖對本實用新型的具體實施例作了詳細(xì)說明，但是本實用新型并不限于上述實施例，在本領(lǐng)域普通技術(shù)人員所具備的知識范圍內(nèi)，還可以在不脫離本實用新型宗旨的前提下作出各種變化。
【權(quán)利要求】
1.一種天文用CCD相機(jī)的數(shù)據(jù)傳輸電路,其特征在于:包括外部輸入CCD模擬信號端(1)、00)信號處理電路(2)、電阻網(wǎng)絡(luò)(3)、緩沖電路(4)4?64器件(5)、數(shù)據(jù)總線(6);所述外部輸入C⑶模擬信號端(I)與CXD信號處理電路(2)的輸入端連接，CXD信號處理電路(2)的輸出端通過電阻網(wǎng)絡(luò)(3)分別與緩沖電路(4)和FPGA器件(5)相連，緩沖電路(4)分別與CXD信號處理電路(2 )、FPGA器件(5 )和數(shù)據(jù)總線(6 )相連，F(xiàn)PGA器件(5 )和數(shù)據(jù)總線(6)連接。
2.根據(jù)權(quán)利要求1所述的天文用CCD相機(jī)的數(shù)據(jù)傳輸電路，其特征在于:所述CCD信號處理電路(2)為Analog Devices器件公司生產(chǎn)的AD9845B。
3.根據(jù)權(quán)利要求1所述的天文用CCD相機(jī)的數(shù)據(jù)傳輸電路，其特征在于:所述電阻網(wǎng)絡(luò)(3)包括三個RN0805封裝、33歐姆的排阻，三個排阻的輸入與CXD信號處理電路(2)的數(shù)字信號輸出連接，三個排阻的輸出分別與緩沖電路(4)中的數(shù)據(jù)緩沖器、FPGA器件(5)連接。
4.根據(jù)權(quán)利要求1所述的天文用CCD相機(jī)的數(shù)據(jù)傳輸電路，其特征在于:所述緩沖電路(4)包括緩沖器U3、U4，緩沖器U3、U4為兩片74AC541SC，緩沖器U4的第6引腳通過電阻R7與地相連，對應(yīng)的第14腳浮空。
5.根據(jù)權(quán)利要求1所述的天文用CCD相機(jī)的數(shù)據(jù)傳輸電路，其特征在于:所述FPGA器件(5)為ALTERA公司生產(chǎn)的EP3C16Q240C8N，F(xiàn)PGA器件(5)通過數(shù)據(jù)緩沖器74AC541SC的3個I/O端口和CXD信號處理器AD9845B的三線串行數(shù)字接口 SL、SCK和SDATA相連接。
【文檔編號】H04N5/372GK203747908SQ201420018052
【公開日】2014年7月30日 申請日期:2014年1月13日 優(yōu)先權(quán)日:2014年1月13日
【發(fā)明者】李彬華, 李達(dá)倫, 晏佳 申請人:昆明理工大學(xué)