Dvi視頻信號傳輸裝置制造方法
【專利摘要】本實用新型公開了一種DVI視頻信號傳輸裝置，包括：外殼和設(shè)置在外殼內(nèi)的電路板，電路板上設(shè)置有依次連接的均衡模塊、解碼模塊和編碼模塊，均衡模塊與設(shè)置在外殼上的輸入端口連接，輸入端口用于與第一DVI傳輸鏈路連接，編碼模塊與設(shè)置在外殼上的輸出端口連接，輸出端口用于與第二DVI傳輸鏈路連接。本實用新型可對鏈路中傳輸?shù)腄VI視頻信號進(jìn)行數(shù)據(jù)恢復(fù)，保證傳輸?shù)浇K端顯示設(shè)備上的信號質(zhì)量，應(yīng)用于長距離傳輸。
【專利說明】DVI視頻信號傳輸裝置
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及視頻傳輸技術(shù)，尤其涉及一種DVI視頻信號傳輸裝置。
【背景技術(shù)】
[0002]數(shù)字視頻接口(Digital Visual Interface,簡稱DVI)是由數(shù)字顯示工作組(DDffG)推出的一項視頻傳輸與顯示的標(biāo)準(zhǔn)，隨著液晶顯示器成為主流顯示設(shè)備，DVI被廣泛應(yīng)用。按照DDWG制定的DVI標(biāo)準(zhǔn)，其有效傳輸距離為5米。而在實際的工業(yè)應(yīng)用中，經(jīng)常會遇到超過5米的長距離DVI視頻信號傳輸?shù)那闆r。
[0003]現(xiàn)有技術(shù)中,對于遠(yuǎn)距離DVI視頻信號傳輸,一種方法是米用DVI電纜傳輸,再通過信號增強(qiáng)器進(jìn)行信號增強(qiáng)，由于電纜產(chǎn)品的質(zhì)量對視頻信號具有重要影響，因此DVI視頻信號在經(jīng)過長距離傳輸后，尤其是經(jīng)過低質(zhì)量電纜傳輸后，信號已嚴(yán)重變形，即使通過信號增強(qiáng)器進(jìn)行增強(qiáng)處理，也不能恢復(fù)出質(zhì)量較好的信號，從而導(dǎo)致傳輸終端的顯示器信號失真。為降低低成本電纜傳輸?shù)腄VI視頻信號在終端顯示器中的信號失真，有必要提供一種經(jīng)濟(jì)實用的DVI視頻信號傳輸方法。
實用新型內(nèi)容
[0004]本實用新型提供一種DVI視頻信號傳輸裝置，用以對鏈路中傳輸?shù)腄VI視頻信號進(jìn)行數(shù)據(jù)恢復(fù)，保證傳輸?shù)浇K端顯示設(shè)備上的信號質(zhì)量。
[0005]本實用新型提供一種DVI視頻信號傳輸裝置，包括:外殼和設(shè)置在外殼內(nèi)的電路板，所述電路板上設(shè)置有依次連接的均衡模塊、解碼模塊和編碼模塊，所述均衡模塊與設(shè)置在外殼上的輸入端口連接，所述輸入端口用于與第一 DVI傳輸鏈路連接,所述編碼模塊與設(shè)置在外殼上的輸出端口連接，所述輸出端口用于與第二 DVI傳輸鏈路連接，
[0006]在一實施例中,所述均衡模塊，用于對獲取的第一 DVI傳輸鏈路中傳輸?shù)腄VI視頻信號執(zhí)行均衡處理，獲取低抖動的最小化傳輸差分信號；
[0007]所述解碼模塊，用于對所述最小化傳輸差分信號執(zhí)行串并轉(zhuǎn)換解碼處理，獲取低偏移的并行RGB信號；
[0008]所述編碼模塊，用于對所述低偏移的并行RGB信號進(jìn)行并串轉(zhuǎn)換編碼處理，獲取第二 DVI傳輸鏈路中傳輸?shù)腄VI視頻信號。
[0009]在一實施例中，所述均衡模塊還與設(shè)置在外殼上的均衡選擇開關(guān)連接，所述均衡選擇開關(guān)用于根據(jù)所述第一 DVI傳輸鏈路中電纜的長度，選擇均衡等級；
[0010]所述均衡模塊，具體用于根據(jù)選擇的均衡等級對所述DVI視頻信號執(zhí)行均衡處理，獲取低抖動的最小化傳輸差分信號。
[0011 ] 在一實施例中，所述均衡模塊包括:
[0012]第一鎖相環(huán)單元，用于對獲取的第一 DVI傳輸鏈路中傳輸?shù)腄VI視頻信號中的時鐘信號進(jìn)行鎖相處理，獲取低抖動的第一采樣時鐘信號；
[0013]均衡單元，用于對獲取的第一 DVI傳輸鏈路中傳輸?shù)腄VI視頻信號中的數(shù)據(jù)信號進(jìn)行高頻補(bǔ)償處理；
[0014]數(shù)據(jù)恢復(fù)單元，用于以所述第一采樣時鐘信號為參考時鐘，對高頻補(bǔ)償處理后的數(shù)據(jù)信號進(jìn)行數(shù)據(jù)恢復(fù)，獲取低抖動的最小化傳輸差分信號。
[0015]在一實施例中，所述解碼模塊包括:
[0016]第二鎖相環(huán)單元，用于對所述最小化傳輸差分信號中的時鐘信號進(jìn)行鎖相處理，獲取第二采樣時鐘信號；
[0017]解碼單元，用于以所述第二采樣時鐘為參考時鐘，分別對所述最小化傳輸差分信號中每個通道的數(shù)據(jù)信號進(jìn)行串并轉(zhuǎn)換解碼處理，獲取各個通道的并行RGB信號；
[0018]同步單元，用于對所述并行RGB信號進(jìn)行通道同步處理，獲取低偏移的并行RGB信號。
[0019]在一實施例中，所述電路板上還設(shè)置有分別于解碼模塊和編碼模塊連接的配置模塊，用于對解碼模塊和編碼模塊分別進(jìn)行參數(shù)配置。
[0020]本實用新型通過電路板上的均衡模塊可降低信號的抖動，通過解碼模塊可降低信號在不同信道之間的偏移，通過編碼模塊可將信號恢復(fù)成信道中傳輸?shù)腄VI視頻信號，從而實現(xiàn)了低質(zhì)量電纜長距離傳輸后DVI視頻信號的恢復(fù)，使得終端可獲取低抖動、低偏移的視頻信號，從而保證終端顯示設(shè)備上圖像的質(zhì)量；而且DVI視頻信號傳輸裝置具有現(xiàn)場施工簡單、整體方案價格較低、單個設(shè)備可支持30米以上的傳輸距離，且可通過級聯(lián)使用來增加信號傳輸距離，而且還可支持單鏈路和雙鏈路兩種工作模式。
【專利附圖】

【附圖說明】
[0021]圖1為本實用新型提供的DVI視頻信號傳輸裝置實施例的結(jié)構(gòu)示意圖；
[0022]圖2為圖1中電路板的結(jié)構(gòu)示意圖；
[0023]圖3為圖2中均衡模塊的結(jié)構(gòu)示意圖；
[0024]圖4為圖2中解碼模塊的結(jié)構(gòu)示意圖；
[0025]圖5為圖2中編碼模塊的結(jié)構(gòu)示意圖；
[0026]圖6為本實用新型DVI視頻信號傳輸裝置應(yīng)用于DVI視頻傳輸系統(tǒng)的結(jié)構(gòu)不意圖；
[0027]圖7為本實用新型DVI視頻信號傳輸裝置級聯(lián)應(yīng)用結(jié)構(gòu)示意圖；
[0028]圖8為本實用新型提供的DVI視頻信號傳輸方法實施例的流程圖；
[0029]圖9為圖8中對DVI視頻信號均衡處理的詳細(xì)流程圖；
[0030]圖10為圖8中對DVI視頻信號解碼處理的詳細(xì)流程圖。
【具體實施方式】
[0031]為使本實用新型實施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖，對本實用新型實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例是本實用新型一部分實施例，而不是全部的實施例。
[0032]圖1為本實用新型提供的DVI視頻信號傳輸裝置實施例的結(jié)構(gòu)示意圖，如圖1所示，本實施例的裝置，包括:外殼I和設(shè)置在外殼I內(nèi)的電路板2，所述電路板2上設(shè)置有依次連接的均衡模塊21、解碼模塊22和編碼模塊23，所述均衡模塊21與設(shè)置在外殼I上的輸入端口 4連接，所述輸入端口 4用于與第一 DVI傳輸鏈路連接，所述編碼模塊23與設(shè)置在外殼I上的輸出端口 5連接，所述輸出端口 5用于與第二 DVI傳輸鏈路連接，所述均衡模塊21,用于對獲取的第一DVI傳輸鏈路中傳輸?shù)腄VI視頻信號執(zhí)行均衡處理,獲取低抖動的最小化傳輸差分信號(Transition Minimized Differential Signaling,簡稱 TMDS);所述解碼模塊22，用于對所述最小化傳輸差分信號執(zhí)行串并轉(zhuǎn)換解碼處理，獲取低偏移的并行RGB信號；所述編碼模塊23，用于對所述低偏移的并行RGB信號進(jìn)行并串轉(zhuǎn)換編碼處理，獲取第二 DVI傳輸鏈路中傳輸?shù)腄VI視頻信號。
[0033]信號在長距離傳輸過程中會發(fā)生衰減，而且信道中的噪聲也會造成時鐘信號或數(shù)據(jù)信號相對于標(biāo)準(zhǔn)參考信號的相位發(fā)生變化，即信號傳輸中會產(chǎn)生抖動和偏移等信號失真，這些信號失真現(xiàn)象在低質(zhì)量的電纜中尤其嚴(yán)重，而低抖動和低偏移的信號傳輸有助于降低傳輸?shù)恼`碼率，提高高速串行通信的通信質(zhì)量。本實施例提供的DVI視頻信號傳輸裝置可以對經(jīng)過長距離傳輸?shù)腄VI視頻信號進(jìn)行恢復(fù)重生，減小信號變形，使得DVI視頻信號可以長距離傳輸?shù)男盘栆廊痪哂休^高的信號質(zhì)量，從而保證傳輸?shù)浇K端顯示設(shè)備上的信號質(zhì)量。
[0034]具體來說，輸入端口 4可與長距離DVI視頻信號傳輸電纜，即第一 DVI傳輸鏈路的輸出端連接，其可接收經(jīng)過長距離傳輸?shù)腄VI視頻信號，與輸入端口 4連接的均衡模塊21可對接收的DVI視頻信號進(jìn)行均衡處理，獲取低抖動的TMDS信號，之后，由與均衡模塊21連接的解碼模塊22對該TMDS信號進(jìn)行解碼處理，并進(jìn)行信道間同步，獲取信道間低偏移的RGB信號，為使解碼處理后RGB信號的繼續(xù)在信道中傳輸，還需由與解碼模塊22連接的編碼模塊23對RGB信號進(jìn)行編碼，重新生成用于信道中傳輸?shù)腄VI視頻信號，最后該DVI視頻信號通過與編碼模塊23連接的輸出端口 5傳送到第二 DVI傳輸鏈路中，從而完成DVI視頻信號的信號恢復(fù)重生。
[0035]本實施例通過電路板2上的均衡模塊21可降低信號的抖動，通過解碼模塊22可降低信號在不同信道之間的偏移，通過編碼模塊23可將信號恢復(fù)成信道中傳輸?shù)腄VI視頻信號，從而實現(xiàn)了低質(zhì)量電纜長距離傳輸后DVI視頻信號的恢復(fù)，使得終端可獲取低抖動、低偏移的視頻信號，從而保證終端顯示設(shè)備上圖像的質(zhì)量。
[0036]在圖1所示的實施例中，所述均衡模塊21還與設(shè)置在外殼I上的均衡選擇開關(guān)3連接，所述均衡選擇開關(guān)3用于根據(jù)所述第一 DVI傳輸鏈路中電纜的長度，選擇均衡等級；所述均衡模塊21，具體根據(jù)均衡選擇開關(guān)3選擇的均衡等級對所述DVI視頻信號執(zhí)行均衡處理，獲取低抖動的最小化傳輸差分信號。均衡選擇開關(guān)3可根據(jù)不同的DVI視頻信號傳輸電纜的長度，對均衡等級進(jìn)行選擇，使得在不同電纜長度傳輸時都能夠保證終端顯示設(shè)備上圖像的質(zhì)量。
[0037]在圖1所示實施例中，外殼I上還配置有輸入電源端口 6和輸出電源端口 7，二者均與電路板2連接，輸入電源端口 6可直接接入市電，為DVI視頻信號傳輸裝置提供電源，輸出電源端口 7可對外直接輸出市電，可對級聯(lián)的DVI視頻信號傳輸裝置或顯示設(shè)備供電。
[0038]由于電路板2上各個模塊中的元器件在工作中將產(chǎn)生大量的熱，溫度升高將不利于元器件的功能的正常發(fā)揮，為使元器件保持正常工作，在圖1所示的實施例中，在外殼I上還配置有風(fēng)扇8，用于對電路板2進(jìn)行散熱降溫。外殼I上還配置有窗口 9，窗口 9可保持外殼內(nèi)電路板上內(nèi)外空氣流通，從而風(fēng)扇8和窗口 9為所述DVI視頻信號傳輸裝置提供良好的散熱。
[0039]DVI接口可分為單鏈路DVI和雙鏈路DVI，單鏈路DVI可支持帶寬高達(dá)165MHz，雙鏈路DVI可支持帶寬高達(dá)330MHz，以下以雙鏈路DVI為例進(jìn)行說明，當(dāng)采用單鏈路DVI時可關(guān)閉圖中的副鏈路部分，如關(guān)閉副鏈路的均衡模塊和編碼模塊。
[0040]圖2為圖1中電路板的結(jié)構(gòu)示意圖，圖3為圖2中均衡模塊的結(jié)構(gòu)示意圖，圖4為圖2中解碼模塊的結(jié)構(gòu)示意圖，圖5為圖2中編碼模塊的結(jié)構(gòu)示意圖，如圖2?5所示，長距離DVI電纜中傳輸?shù)腄VI視頻信號輸入到輸入端口 4，其中既包含高速模擬信號TMDS差分信號對(D0+/D0-，D1+/D1-，D2+/D2-，D3+/D3-，D4+/D4-，D5+/D5-，C+/C-)，也包含低速數(shù)字信號(+5V、熱插拔檢測HPD、DDC_CLK、DDC_DAT)。由于DVI標(biāo)準(zhǔn)定義了兩個鏈路:主鏈路和副鏈路，兩個鏈路共用一個時鐘通道C+/C-，兩個鏈路各包含3個數(shù)據(jù)通道，主鏈路包含D0+/D0-，D1+/D1-，D2+/D2-，副鏈路包含 D3+/D3-，D4+/D4-，D5+/D5-。主鏈路 3 路數(shù)據(jù)通道和時鐘通道輸入主鏈路的均衡模塊，副鏈路3路數(shù)據(jù)通道和主鏈路均衡模塊輸出的時鐘通道輸入副鏈路的均衡模塊，均衡模塊可有效地重新打開TMDS信號的眼圖窗口，彌補(bǔ)信號在通過電纜長距離傳輸時帶來的信號幅度下降和信號劣化。經(jīng)均衡模塊調(diào)理后獲取的低抖動的TMDS信號輸入到解碼模塊22，將TMDS信號進(jìn)行信號解碼，轉(zhuǎn)換為并行RGB信號，同時對各個數(shù)據(jù)通道進(jìn)行通道同步處理，消除通道間的偏移，并行RGB信號分為兩組:偶像素信號組(RE[7:0]、GE[7:0]和 BE[7:0])和奇像素信號組(R0[7:0]、G0[7:0]和 B0[7:0])。兩組信號只輸出一組共用的同步信號:垂直同步信號Vsync、水平同步信號Hsync、時鐘信號CLK以及使能信號DE。并行RGB信號分別輸入主鏈路的編碼模塊和副鏈路的編碼模塊，主鏈路和副鏈路的編碼模塊分別將并行RGB信號轉(zhuǎn)換為TMDS信號。兩路編碼模塊共用一組同步信號和時鐘信號，偶像素信號組輸入主鏈路的編碼模塊，奇像素信號組輸入副鏈路的編碼模塊，經(jīng)過編碼模塊編碼后，可重新得到符合DVI標(biāo)準(zhǔn)的低偏移、低抖動的TMDS信號，提高了信號的容錯性，最后TMDS信號經(jīng)過輸出端口輸出。
[0041]圖2中的I2C驅(qū)動模塊26對顯示數(shù)據(jù)通道(Display Data Channel，簡稱DDC)信號(DDC_CLK和DDC_DAT)進(jìn)行重新驅(qū)動，以提供其傳輸距離。均衡選擇開關(guān)3可根據(jù)不同的DVI鏈路中的電纜長度，對均衡等級進(jìn)行選擇，由于等級不合適，會導(dǎo)致傳輸性能的下降。解碼模塊22、編碼模塊23均需要進(jìn)行參數(shù)配置才能對傳輸性能進(jìn)行最優(yōu)化配置，參數(shù)配置操作需要由配置模塊24來完成，因此，電路板2上還設(shè)置有分別與解碼模塊22和編碼模塊23連接的配置模塊24，用于對解碼模塊22和編碼模塊23分別進(jìn)行參數(shù)配置以優(yōu)化傳輸性能，該配置模塊24可有微控制器等完成，配置模塊24還與狀態(tài)指示器25相連，狀態(tài)指示器25可提供信道的狀態(tài)指示，同時也可提供電源狀態(tài)的指示。
[0042]均衡模塊21可以包括:第一鎖相環(huán)單元213、均衡單元211、數(shù)據(jù)恢復(fù)單元212等單兀模塊，其中第一鎖相環(huán)單兀213,用于對獲取的第一 DVI傳輸鏈路中傳輸?shù)腄VI視頻信號中的時鐘信號進(jìn)行鎖相處理，獲取低抖動的第一采樣時鐘信號；均衡單元211，用于對獲取的第一 DVI傳輸鏈路中傳輸?shù)腄VI視頻信號中的數(shù)據(jù)信號進(jìn)行高頻補(bǔ)償處理；數(shù)據(jù)恢復(fù)單元212，用于以所述第一采樣時鐘信號為參考時鐘，對高頻補(bǔ)償處理后的數(shù)據(jù)信號進(jìn)行數(shù)據(jù)恢復(fù)，獲取低抖動的最小化傳輸差分信號。如圖3所示，均衡模塊還可以包括終端電阻網(wǎng)絡(luò)、輸入緩沖單元以及用于驅(qū)動輸出的輸出驅(qū)動單元，均衡單元211可對輸入的每一對TMDS信號進(jìn)行補(bǔ)償，提高其高頻成分，其頻率響應(yīng)與DVI電纜的頻率響應(yīng)相反。第一鎖相環(huán)單元213可在時鐘差分線對中恢復(fù)出一路低抖動的采樣時鐘,供數(shù)據(jù)恢復(fù)單元212作為參考時鐘。數(shù)據(jù)恢復(fù)單元212獨(dú)立作用于每一個TMDS數(shù)據(jù)通道進(jìn)行數(shù)據(jù)恢復(fù)，降低通道的傳輸抖動。均衡模塊21可同時降低時鐘和數(shù)據(jù)的信號抖動，并通過輸出驅(qū)動為后續(xù)電路提供一個低抖動的TMDS信號。
[0043]解碼模塊22可以包括:第二鎖相環(huán)單元223、解碼單元221和同步單元222等單元模塊，其中第二鎖相環(huán)單元223，用于對所述最小化傳輸差分信號中的時鐘信號進(jìn)行鎖相處理，獲取第二采樣時鐘信號；解碼單元221，用于以所述第二采樣時鐘為參考時鐘，分別對所述最小化傳輸差分信號中每個通道的數(shù)據(jù)信號進(jìn)行串并轉(zhuǎn)換解碼處理，獲取各個通道的并行RGB信號；同步單元222，用于對所述并行RGB信號進(jìn)行通道同步處理，獲取低偏移的并行RGB信號。如圖4所示，TMDS信號中的時鐘通道和數(shù)據(jù)通道都送入到輸入采樣單元，實現(xiàn)對TMDS信號的米樣,第二鎖相環(huán)單兀223可在時鐘通道中恢復(fù)出一路低抖動的米樣時鐘，可作為解碼單元223的參考時鐘，輸出得到的通道數(shù)據(jù)送入后續(xù)的同步單元222，同步單元222可完成通道去偏移、通道同步、像素對齊功能，從而可以提高信號的容錯性，提高對質(zhì)量較差電纜和較惡劣環(huán)境的容忍度，均衡模塊21輸出的低抖動的TMDS信號經(jīng)過解碼模塊22進(jìn)行解碼同步處理后變?yōu)椴⑿蠷GB信號，該并行RGB信號具有較低的偏移。
[0044]經(jīng)編碼模塊22輸出的低偏移的并行RGB信號為了恢復(fù)為標(biāo)準(zhǔn)的DVI信號，必須經(jīng)過編碼模塊23的編碼和串行化才能生成標(biāo)準(zhǔn)的DVI信號。如圖5所示，并行RGB信號經(jīng)過數(shù)據(jù)捕獲單元后可得到紅(RED)、綠(GREEN)和藍(lán)(BLUE)三路顏色數(shù)據(jù)，分別送入編碼單元進(jìn)行編碼，編碼采用符合DVI標(biāo)準(zhǔn)的8B/10B編碼，時鐘信號輸入第三鎖相環(huán)單元，生成編碼單元的參考時鐘信號，編碼后的信號經(jīng)輸出驅(qū)動單元可對外輸出標(biāo)準(zhǔn)的DVI視頻信號。
[0045]圖6為本實用新型DVI視頻信號傳輸裝置應(yīng)用于DVI視頻傳輸系統(tǒng)的結(jié)構(gòu)不意圖，圖7為本實用新型DVI視頻信號傳輸裝置級聯(lián)應(yīng)用結(jié)構(gòu)示意圖，如圖6和圖7所示，第一DVI傳輸鏈路101是一段長距離傳輸?shù)碾娎|，其一端連接DVI視頻信號源200，另一端連接本實用新型提供的DVI視頻信號傳輸裝置100，第一 DVI傳輸鏈路101兩端的接口均為DVI接口。第二 DVI傳輸鏈路102是一段10米以下的電纜，其一端接本實用新型提供的DVI視頻信號傳輸裝置100，另一端接DVI顯示設(shè)備300。DVI視頻信號從DVI視頻信號源200發(fā)出后通過第一 DVI傳輸鏈路101傳送到DVI視頻信號傳輸裝置100中進(jìn)行信號處理獲取低抖動、低偏移的DVI視頻信號，在將其通過第二 DVI傳輸鏈路102傳送給DVI顯示設(shè)備300，以將視頻圖像顯示出來，圖中電源連線103，可直接接入市電以對DVI視頻信號傳輸裝置進(jìn)行供電。
[0046]如果不使用本實用新型提供的DVI視頻信號傳輸裝置100，DVI視頻信號源與DVI顯示設(shè)備之間的距離僅5米，使用本實用新型提供的DVI視頻信號傳輸裝置100后，可將傳輸距離延長至30米以上，而且該距離僅計算了第一 DVI傳輸鏈路101的長度，如果加上第二 DVI傳輸鏈路102的長度，距離將達(dá)到40米以上。為方便使用，本實用新型提供的DVI視頻信號傳輸裝置100中還集成了交流轉(zhuǎn)換直流的電源模塊(未示出)，外部供電輸入可直接使用交流220V，同時，可對外輸出220V市電，方便多個設(shè)備級聯(lián)使用。因此，本實用新型提供的DVI視頻信號傳輸裝置100具有現(xiàn)場施工簡單、整體方案價格較低、單個設(shè)備可支持30米以上的傳輸距離，且可通過級聯(lián)使用來增加信號傳輸距離，而且還可支持單鏈路和雙鏈路兩種工作模式。[0047]本實用新型可對單/雙鏈路DVI視頻信號進(jìn)行信號傳輸，最高帶寬可達(dá)330MHz，數(shù)據(jù)率可達(dá)到9.9Gbps?？芍С?920*1080@120Ηζ的3D顯示模式的DVI視頻信號，通過單個設(shè)備可使信號傳輸距離由標(biāo)準(zhǔn)的5米，擴(kuò)展到30米以上，如果進(jìn)行級聯(lián)還可以進(jìn)一步延長其傳輸距離，從而具有電路簡單，可靠性高，成本低，使用方便等優(yōu)點(diǎn)。
[0048]圖8為本實用新型提供的DVI視頻信號傳輸方法實施例的流程圖，如圖8所示，本實施例方法中的操作步驟可由上述實施例的DVI視頻信號傳輸裝置執(zhí)行，其對應(yīng)的操作步驟包括:
[0049]步驟801、獲取第一 DVI傳輸鏈路中傳輸?shù)腄VI視頻信號；
[0050]步驟802、對所述DVI視頻信號執(zhí)行均衡處理，獲取低抖動的最小化傳輸差分信號;
[0051]步驟803、對所述最小化傳輸差分信號執(zhí)行串并轉(zhuǎn)換解碼處理，獲取低偏移的并行RGB信號；
[0052]步驟804、對所述低偏移的并行RGB信號進(jìn)行并串轉(zhuǎn)換編碼處理，獲取第二 DVI傳輸鏈路中傳輸?shù)腄VI視頻信號。
[0053]本實施例中，步驟802可由上述裝置實施例中的均衡模塊21對DVI視頻信號執(zhí)行均衡處理，獲取低抖動的最小化傳輸差分信號，步驟803可由解碼模塊22對所述最小化傳輸差分信號執(zhí)行串并轉(zhuǎn)換解碼處理，獲取低偏移的并行RGB信號，步驟804可由編碼模塊23對所述低偏移的并行RGB信號進(jìn)行并串轉(zhuǎn)換編碼處理，獲取第二DVI傳輸鏈路中傳輸?shù)腄VI視頻信號。通過上述步驟處理后的DVI視頻信號具有低抖動、低偏移的優(yōu)異性能，因此有利于保證傳輸?shù)浇K端顯示器上的信號質(zhì)量，本實施例中的方法其工作原理及達(dá)到的技術(shù)效果與上述裝置實施例類似，不再詳細(xì)贅述。
[0054]圖9為圖8中對DVI視頻信號均衡處理的詳細(xì)流程圖，在上述圖8所示實施例中，步驟802可具體包括:
[0055]步驟8021、對獲取的第一 DVI傳輸鏈路中傳輸?shù)腄VI視頻信號中的時鐘信號進(jìn)行鎖相處理，獲取低抖動的第一米樣時鐘信號；
[0056]步驟8022、對獲取的第一 DVI傳輸鏈路中傳輸?shù)腄VI視頻信號中的數(shù)據(jù)信號進(jìn)行高頻補(bǔ)償處理；
[0057]步驟8023、以所述第一采樣時鐘信號為參考時鐘，對高頻補(bǔ)償處理后的數(shù)據(jù)信號進(jìn)行數(shù)據(jù)恢復(fù)，獲取低抖動的最小化傳輸差分信號。
[0058]在上述步驟中，對數(shù)據(jù)信號進(jìn)行高頻補(bǔ)償處理可在時鐘信號的鎖相處理之前、之后或同時進(jìn)行，即步驟8021和步驟8022執(zhí)行的先后順序本實用新型不具體限定，通過上述步驟可以獲取傳輸中低抖動的時鐘信號及數(shù)據(jù)信號。
[0059]圖10為圖8中對DVI視頻信號解碼處理的詳細(xì)流程圖，在上述圖8所示實施例中，步驟803可具體包括:
[0060]步驟8031、對所述最小化傳輸差分信號中的時鐘信號進(jìn)行鎖相處理，獲取第二采樣時鐘信號；
[0061]步驟8032、以所述第二采樣時鐘為參考時鐘，分別對所述最小化傳輸差分信號中每個通道的數(shù)據(jù)信號進(jìn)行串并轉(zhuǎn)換解碼處理，獲取各個通道的并行RGB信號；
[0062]步驟8033、對所述并行RGB信號進(jìn)行通道同步處理，獲取低偏移的并行RGB信號。[0063]上述步驟中，解碼模塊22首先對均衡模塊21均衡調(diào)理后的TMDS信號中的時鐘信號進(jìn)行鎖相處理以獲取參考時鐘，接著以該參考時鐘為基準(zhǔn)，對TMDS信號中的數(shù)據(jù)信號進(jìn)行解碼處理獲取RGB信號，由于各個數(shù)據(jù)通道中的RGB信號存在信道偏移，故解碼模塊22最后還對解碼處理后的RGB信號進(jìn)行同步處理，獲取低偏移的并行RGB信號。
[0064]在上述實施例中，為使通過不同傳輸長度電纜的DVI視頻信號都能夠得到有效的均衡處理，均衡模塊21在對所述DVI視頻信號執(zhí)行均衡處理之前，本實施例的方法還包括:根據(jù)所述第一 DVI傳輸鏈路中電纜的長度，選擇均衡等級，從而使均衡模塊21根據(jù)選擇的均衡等級對所述DVI視頻信號執(zhí)行均衡處理，獲取低抖動的最小化傳輸差分信號。
[0065]在上述實施例中，為使解碼模塊22和編碼模塊23工作在性能最優(yōu)狀態(tài)，在對所述最小化傳輸差分信號執(zhí)行串并轉(zhuǎn)換解碼處理之前，還包括:對解碼模塊22和編碼模塊23分別進(jìn)行參數(shù)配置以優(yōu)化傳輸性能；從而使解碼模塊22根據(jù)參數(shù)配置對所述最小化傳輸差分信號執(zhí)行串并轉(zhuǎn)換解碼處理，獲取低偏移的并行RGB信號；編碼模塊23根據(jù)參數(shù)配置對所述低偏移的并行RGB信號進(jìn)行并串轉(zhuǎn)換編碼處理，獲取第二 DVI傳輸鏈路中傳輸?shù)腄VI視頻信號。
[0066]最后應(yīng)說明的是:以上實施例僅用以說明本實用新型的技術(shù)方案而非對其進(jìn)行限制，盡管參照較佳實施例對本實用新型進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對本實用新型的技術(shù)方案進(jìn)行修改或者等同替換，而這些修改或者等同替換亦不能使修改后的技術(shù)方案脫離本實用新型技術(shù)方案的精神和范圍。
【權(quán)利要求】
1.一種DVI視頻信號傳輸裝置，其特征在于，包括:外殼和設(shè)置在外殼內(nèi)的電路板，所述電路板上設(shè)置有依次連接的均衡模塊、解碼模塊和編碼模塊，所述均衡模塊與設(shè)置在外殼上的輸入端口連接，所述輸入端口用于與第一 DVI傳輸鏈路連接，所述編碼模塊與設(shè)置在外殼上的輸出端口連接，所述輸出端口用于與第二 DVI傳輸鏈路連接， 所述均衡模塊，用于對獲取的第一 DVI傳輸鏈路中傳輸?shù)腄VI視頻信號執(zhí)行均衡處理，獲取低抖動的最小化傳輸差分信號； 所述解碼模塊，用于對所述最小化傳輸差分信號執(zhí)行串并轉(zhuǎn)換解碼處理，獲取低偏移的并行RGB信號； 所述編碼模塊，用于對所述低偏移的并行RGB信號進(jìn)行并串轉(zhuǎn)換編碼處理，獲取第二DVI傳輸鏈路中傳輸?shù)腄VI視頻信號。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述均衡模塊還與設(shè)置在外殼上的均衡選擇開關(guān)連接，所述均衡選擇開關(guān)用于根據(jù)所述第一 DVI傳輸鏈路中電纜的長度，選擇均衡等級； 所述均衡模塊，具體用于根據(jù)選擇的均衡等級對所述DVI視頻信號執(zhí)行均衡處理，獲取低抖動的最小化傳輸差分信號。
3.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述均衡模塊包括: 第一鎖相環(huán)單元，用于對獲取的第一 DVI傳輸鏈路中傳輸?shù)腄VI視頻信號中的時鐘信號進(jìn)行鎖相處理，獲取低抖動的第一采樣時鐘信號； 均衡單元，用于對獲取的第一 DVI傳輸鏈路中傳輸?shù)腄VI視頻信號中的數(shù)據(jù)信號進(jìn)行高頻補(bǔ)償處理； 數(shù)據(jù)恢復(fù)單元，用于以所述第一采樣時鐘信號為參考時鐘，對高頻補(bǔ)償處理后的數(shù)據(jù)信號進(jìn)行數(shù)據(jù)恢復(fù)，獲取低抖動的最小化傳輸差分信號。
4.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述解碼模塊包括: 第二鎖相環(huán)單元，用于對所述最小化傳輸差分信號中的時鐘信號進(jìn)行鎖相處理，獲取第二采樣時鐘信號； 解碼單元，用于以所述第二采樣時鐘為參考時鐘，分別對所述最小化傳輸差分信號中每個通道的數(shù)據(jù)信號進(jìn)行串并轉(zhuǎn)換解碼處理，獲取各個通道的并行RGB信號； 同步單元，用于對所述并行RGB信號進(jìn)行通道同步處理，獲取低偏移的并行RGB信號。
5.根據(jù)權(quán)利要求1?4中任一項所述的裝置，其特征在于，所述電路板上還設(shè)置有分別與解碼模塊和編碼模塊連接的配置模塊，用于對解碼模塊和編碼模塊分別進(jìn)行參數(shù)配置。
【文檔編號】H04N7/01GK203761494SQ201420174247
【公開日】2014年8月6日 申請日期:2014年4月11日 優(yōu)先權(quán)日:2014年4月11日
【發(fā)明者】李佩斌, 李蒙, 趙譽(yù)婷 申請人:公安部第一研究所, 北京中盾安民分析技術(shù)有限公司