一種用于行車記錄儀雙路同錄的電路的制作方法
【專利摘要】本實用新型涉及行車記錄儀領(lǐng)域，尤其涉及一種用于行車記錄儀雙路同錄的電路，包括：主芯片電路、內(nèi)部圖像傳感器信號輸入電路、外部圖像傳感器信號輸入電路、基準頻率電路、數(shù)字系統(tǒng)處理器電路、控制電路和濾波電路，所述主芯片電路包括S3DP芯片，本實用新型通過具體的電路設(shè)計實現(xiàn)了行車記錄儀的1080P雙路同錄功能，該電路不僅可以同時錄制兩路圖像信號，還提高了圖像信號的分辨率，實現(xiàn)1080P的高清圖像數(shù)據(jù)傳輸。
【專利說明】—種用于行車記錄儀雙路同錄的電路

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及行車記錄儀領(lǐng)域，尤其涉及一種用于行車記錄儀雙路同錄的電路。

【背景技術(shù)】
[0002]隨著汽車的普及，人們對汽車配件的要求也是越來越高，行車記錄儀也因其強大的功能越來越多的安裝在汽車上，安裝本產(chǎn)品后，能夠記錄汽車行駛?cè)^程的視頻圖像和聲音，行車記錄儀能夠設(shè)置沖擊力的敏感度，當外界的沖擊力大于所設(shè)置值，導致該沖擊力的現(xiàn)場數(shù)據(jù)被記錄下來，可為交通事故提供證據(jù)；喜歡自駕游的朋友，還可以用它來記錄征服艱難險阻的過程，開車時邊走邊錄像，同時把時間、速度及所在的位置都記錄在錄像里，現(xiàn)有的行車記錄儀一般只配置有一個全高清攝像頭，或者兩路720x576的分辨率的攝像頭，很難突破兩路1080p@30fps同時錄制及線長為6米時傳輸1080p@30fps的高速數(shù)據(jù)信號的瓶頸，這樣使用者就能同時記錄汽車在行駛過程中車頭及車尾的狀況實用新型內(nèi)容
[0003]本實用新型的目的在于提出一種用于行車記錄儀雙路同錄的電路，實現(xiàn)了行車記錄儀的1080P雙路同錄。
[0004]為達此目的，本實用新型采用以下技術(shù)方案:
[0005]一種用于行車記錄儀雙路同錄的電路，包括:主芯片電路、內(nèi)部圖像傳感器信號輸入電路、外部圖像傳感器信號輸入電路、基準頻率電路、數(shù)字系統(tǒng)處理器電路、控制電路和濾波電路，所述內(nèi)部圖像傳感器信號輸入電路、外部圖像傳感器信號輸入電路、基準頻率電路、數(shù)字系統(tǒng)處理器電路、控制電路和濾波電路分別與主芯片電路連接，所述主芯片電路包括S3DP芯片，所述內(nèi)部圖像傳感器信號輸入電路和所述外部圖像傳感器信號輸入電路用于接收行車記錄儀雙路視頻信號，并將所述雙路視頻信號傳送至S3DP芯片，所述基準頻率電路產(chǎn)生兩個基準頻率并通過S3DP芯片傳送至內(nèi)部圖像傳感器和外部圖像傳感器，所述S3DP芯片的輸出端和所述數(shù)字系統(tǒng)處理器電路連接，所述控制電路用于控制S3DP芯片，所述濾波電路用于給S3DP芯片的電源系統(tǒng)濾波。
[0006]其中，所述主芯片電路還包括:R204電阻、R205電阻、R206電阻、R207電阻、R208電阻、R209 電阻、R210 電阻、R211 電阻、R212 電阻、S3D_REST 接口、CLK_SI 接口、IDC_CLK接口、IDC_DATA接口，S3DP芯片的管腳18連接R204電阻的一端，R204電阻的另一端連接CLK_SI接口，S3DP芯片的管腳19與al9節(jié)點、R207電阻的一端、R208電阻的一端連接在一起，R207電阻的另一端連接D3.3V電源，R208電阻的另一端接地，S3DP芯片的管腳21與R209電阻的一端、R211電阻的一端連接在一起，R209電阻的另一端與R210電阻的一端一起連接D3.3V電源，R211電阻的另一端連接IDC_CLK接口，S3DP芯片的管腳22與R210電阻的另一端、R212電阻的一端連接在一起，R212電阻的另一端連接IDC_DATA接口，S3DP芯片的管腳32與S3D_REST接口連接，S3DP芯片的管腳33與R205電阻的一端、R206電阻的一端連接在一起，R205電阻的另一端連接D3.3V電源，R206電阻的另一端接地，S3DP芯片的管腳I?管腳16依次與al節(jié)點?al6節(jié)點——對應(yīng)連接，S3DP芯片的管腳17連接al節(jié)點，S3DP芯片的管腳20連接a20節(jié)點，S3DP芯片的管腳23?管腳28依次與a23節(jié)點?a28節(jié)點——對應(yīng)連接，S3DP芯片的管腳31連接al節(jié)點，S3DP芯片的管腳34?管腳45依次與a34節(jié)點?a45節(jié)點——對應(yīng)連接，S3DP芯片的管腳46連接a37節(jié)點，S3DP芯片的管腳47?管腳50依次與a47節(jié)點?a50節(jié)點——對應(yīng)連接，S3DP芯片的管腳51連接a27節(jié)點，S3DP芯片的管腳52?管腳67依次與a52節(jié)點?a67節(jié)點——對應(yīng)連接，S3DP芯片的管腳68連接a2節(jié)點，S3DP芯片的管腳69接地，S3DP芯片的其他管腳懸空。
[0007]其中，所述內(nèi)部圖像傳感器信號輸入電路包括:內(nèi)部圖像傳感器信號輸入端子排、R183電阻、R180電阻、DCLKR接口、SNHSYNCR接口和SNVSYNCR接口，所述內(nèi)部圖像傳感器信號輸入端子排包括:DINR0端子、DINRl端子、DINR2端子、DINR3端子、DINR4端子、DINR5端子、DINR6端子、DINR7端子、DINR8端子和DINR9端子，其中，DINRO端子與a56節(jié)點連接，DINRl端子與a58節(jié)點連接，DINR2端子與a59節(jié)點連接，DINR3端子與a60節(jié)點連接，DINR4端子與a62節(jié)點連接，DINR5端子與a63節(jié)點連接，DINR6端子與a65節(jié)點連接，DINR7端子與a67節(jié)點連接，DINR8端子與a55節(jié)點連接，DINR9端子與a57節(jié)點連接，DCLKR接口與a61節(jié)點連接，SNHSYNCR接口與R183電阻的一端連接，R183電阻的另一端與a64節(jié)點連接，SNVSYNCR接口與R180電阻的一端連接，R180電阻的另一端與a66節(jié)點連接。
[0008]其中，所述外部圖像傳感器信號輸入電路包括:外部圖像傳感器信號輸入端子排、R187 電阻、R189 電阻、R191 電阻、R192 電阻、DCLKL 接口、SNHSYNCL 接口和 SNVSYNCL 接口，所述外部圖像傳感器信號輸入端子排包括=DINLO端子、DINLl端子、DINL2端子、DINL3端子、DINL4端子、DINL5端子、DINL6端子、DINL7端子、DINL8端子和DINL9端子，其中，DINLO端子與al5節(jié)點連接，DINLl端子與al2節(jié)點連接，DINL2端子與all節(jié)點連接，DINL3端子與alO節(jié)點連接，DINL4端子與a8節(jié)點連接，DINL5端子與a7節(jié)點連接，DINL6端子與a5節(jié)點連接，DINL7端子與a3節(jié)點連接，DINL8端子與al4節(jié)點連接，DINL9端子與al3節(jié)點連接，DCLKL接口與a9節(jié)點連接，SNHSYNCL接口與R191電阻的一端、R192電阻的一端連接在一起，R191電阻的另一端與a20節(jié)點連接，R192電阻的另一端與a6節(jié)點連接，SNVSYNCL接口與R187電阻的一端、R189電阻的一端連接在一起，R187電阻的另一端與a4節(jié)點連接，R189電阻的另一端與al9節(jié)點連接。
[0009]其中，所述基準頻率電路包括:基準頻率產(chǎn)生單元U25、R109電阻、RllO電阻、R184電阻、R247電阻、C18電容、C19電容、CLK_SI1接口、CLK_SI2接口和DOVDD接口，其中，基準頻率產(chǎn)生單元U25的管腳I與C19電容的一端、D3.3V電源連接在一起，C19電容的另一端接地，基準頻率產(chǎn)生單元U25的管腳2與R109電阻的一端連接，基準頻率產(chǎn)生單元U25的管腳3與RllO電阻的一端連接，R109電阻的另一端與RllO電阻的另一端、R184電阻的一端及R247電阻的一端連接在一起，R184電阻的另一端連接a52節(jié)點，R247電阻的另一端連接CLK_SI2接口，基準頻率產(chǎn)生單元U25的管腳4接地，基準頻率產(chǎn)生單元U25的管腳5連接D3.3V電源，基準頻率產(chǎn)生單元U25的管腳6懸空，基準頻率產(chǎn)生單元U25的管腳7連接CLK_SI1接口，基準頻率產(chǎn)生單元U25的管腳8與DOVDD接口、C18電容的一端連接在一起，C18電容的另一端接地。
[0010]其中，所述數(shù)字系統(tǒng)處理器電路包括R185電阻、R186電阻、R188電阻、R190電阻、R193電阻、R194電阻、R195電阻、R196電阻、R197電阻、R198電阻、R199電阻、R200電阻、R201 電阻、R202 電阻、R203 電阻，VD_0UT_0 接口、VD_0UT_1 接口、VD_0UT_2 接口、VD_0UT_3接口、VD_0UT_4 接口、VD_0UT_5 接口、VD_0UT_6 接口、VD_0UT_7 接口、VD_0UT_8 接口、VD_0UT_9 接口、VD_0UT_10 接口、VD_0UT_11 接口、VD_HSYNC 接口、VD_VSYNC 接口和 VD_CLK 接口，其中，VD_0UT_11接口與R185電阻的一端連接，R185電阻的另一端與a50節(jié)點連接，VD_0UT_10接口與R186電阻的一端連接，R186電阻的另一端與a49節(jié)點連接，VD_0UT_9接口與R188電阻的一端連接，R188電阻的另一端與a48節(jié)點連接，VD_0UT_8接口與R190電阻的一端連接，R190電阻的另一端與a47節(jié)點連接，VD_0UT_7接口與R193電阻的一端連接，R193電阻的另一端與a45節(jié)點連接，VD_0UT_6接口與R194電阻的一端連接，R194電阻的另一端與a44節(jié)點連接，VD_0UT_5接口與R195電阻的一端連接，R195電阻的另一端與a43節(jié)點連接，VD_0UT_4接口與R196電阻的一端連接，R196電阻的另一端與a42節(jié)點連接，VD_0UT_3接口與R197電阻的一端連接，R197電阻的另一端與a41節(jié)點連接，VD_0UT_2接口與R198電阻的一端連接，R198電阻的另一端與a40節(jié)點連接，VD_0UT_1接口與R199電阻的一端連接，R199電阻的另一端與a39節(jié)點連接，VD_0UT_0接口與R200電阻的一端連接，R200電阻的另一端與a38節(jié)點連接，VD_HSYNC接口與R201電阻的一端連接，R201電阻的另一端與a36節(jié)點連接，VD_VSYNC接口與R202電阻的一端連接，R202電阻的另一端與a35節(jié)點連接，VD_CLK接口與R203電阻的一端連接，R203電阻的另一端與a34節(jié)點連接。
[0011]其中，所述控制電路包括:控制單元U13、C165電容、C166電容、R213電阻、R214電阻、R215電阻、R216電阻、R217電阻、R218電阻、R303電阻、R304電阻、SDAR接口、SDAL接口、SPI_MIS0R 接口、SPI_MIS0L 接口、SPI_EN_S3D 接口和 SPI_MIS0H 接口，其中，控制單元U13的管腳I與R216電阻的一端、R217電阻的一端、SDAR接口連接在一起，控制單元U13的管腳2與R303電阻的一端、R304電阻的一端、控制單元U13的管腳5連接在一起，控制單元U13的管腳4與R215電阻的一端、R218電阻的一端、SDAL接口連接在一起，R215電阻的另一端與R216電阻的另一端、C166電容的一端、DOVDD接口連接在一起，C166電容的另一端接地，R303電阻的另一端連接DOVDD接口，R304電阻的另一端連接D3.3V電源，控制單元U13的管腳3與R218電阻的另一端、R214電阻的一端、a23節(jié)點連接在一起，控制單元U13的管腳6與R217電阻的另一端、R213電阻的一端、a28節(jié)點連接在一起，R214電阻的另一端與R213電阻的另一端、C165電容的一端、D3.3V電源連接在一起，C165電容的另一端接地，SPI_MIS0R接口連接a25節(jié)點，SPI_MIS0L接口連接a53節(jié)點，SPI_EN_S3D接口連接a26節(jié)點，SPI_MIS0H接口連接a24節(jié)點。
[0012]其中，所述濾波電路包括:C167電容、C168電容、C169電容、C170電容、C171電容、C172電容、C173電容、C174電容、C175電容、C176電容、C177電容、C178電容、C179電容、C180電容、C181電容、C182電容、C183電容、C184電容、C185電容、C186電容、C187電容、C188電容及S3D_1V8接口，其中，C167電容的一端與C168電容的一端、C169電容的一端、C170電容的一端、C171電容的一端、C172電容的一端及al節(jié)點連接在一起，C167電容的另一端與C168電容的另一端、C169電容的另一端、C170電容的另一端、C171電容的另一端、C172電容的另一端一起接地，C173電容的一端與C174電容的一端、C175電容的一端、C176電容的一端、a2節(jié)點及S3D_1V8接口連接，C173電容的另一端與C174電容的另一端、C175電容的另一端、C176電容的另一端一起接地，C177電容的一端與C178電容的一端、C179電容的一端、C180電容的一端、a27節(jié)點連接，C177電容的另一端與C178電容的另一端、C179電容的另一端、C180電容的另一端一起接地，C181電容的一端與C182電容的一端、a54節(jié)點連接在一起，C181電容的另一端與C182電容的另一端一起接地，C183電容的一端與C184電容的一端、al6節(jié)點連接在一起，C183電容的另一端與C184電容的另一端一起接地，C185電容的一端與C186電容的一端、C187電容的一端、C188電容的一端、a37節(jié)點連接，C185電容的另一端與C186電容的另一端、C187電容的另一端、C188電容的另一端一起接地。
[0013]本實用新型的有益效果為:一種用于行車記錄儀雙路同錄的電路，包括:主芯片電路、內(nèi)部圖像傳感器信號輸入電路、外部圖像傳感器信號輸入電路、基準頻率電路、數(shù)字系統(tǒng)處理器電路、控制電路和濾波電路，所述主芯片電路包括S3DP芯片，本實用新型通過具體的電路設(shè)計實現(xiàn)了行車記錄儀的1080P雙路同錄功能，該電路不僅可以同時錄制兩路圖像信號，還提高了圖像信號的分辨率，實現(xiàn)1080P的高清圖像數(shù)據(jù)傳輸。

【專利附圖】

【附圖說明】
[0014]圖1是本實用新型【具體實施方式】提供的用于行車記錄儀雙路同錄的電路示意圖。
[0015]圖2是本實用新型【具體實施方式】提供的主芯片電路的電路圖。
[0016]圖3是本實用新型【具體實施方式】提供的內(nèi)部圖像傳感器信號輸入電路的電路圖。
[0017]圖4是本實用新型【具體實施方式】提供的外部圖像傳感器信號輸入電路的電路圖。
[0018]圖5是本實用新型【具體實施方式】提供的基準頻率電路的電路圖。
[0019]圖6是本實用新型【具體實施方式】提供的數(shù)字系統(tǒng)處理器電路的電路圖。
[0020]圖7是本實用新型【具體實施方式】提供的控制電路的電路圖。
[0021]圖8是本實用新型【具體實施方式】提供的濾波電路的電路圖。

【具體實施方式】
[0022]下面結(jié)合圖1-圖8并通過【具體實施方式】來進一步說明本實用新型的技術(shù)方案。
[0023]實施例一
[0024]圖1是本實用新型【具體實施方式】提供的用于行車記錄儀雙路同錄的電路示意圖。
[0025]一種用于行車記錄儀雙路同錄的電路，包括:主芯片電路、內(nèi)部圖像傳感器信號輸入電路、外部圖像傳感器信號輸入電路、基準頻率電路、數(shù)字系統(tǒng)處理器電路、控制電路和濾波電路，所述內(nèi)部圖像傳感器信號輸入電路、外部圖像傳感器信號輸入電路、基準頻率電路、數(shù)字系統(tǒng)處理器電路、控制電路和濾波電路分別與主芯片電路連接，所述主芯片電路包括S3DP芯片，所述內(nèi)部圖像傳感器信號輸入電路和所述外部圖像傳感器信號輸入電路用于接收行車記錄儀雙路視頻信號，并將所述雙路視頻信號傳送至S3DP芯片，所述基準頻率電路產(chǎn)生兩個基準頻率并通過S3DP芯片傳送至內(nèi)部圖像傳感器和外部圖像傳感器，所述S3DP芯片的輸出端和所述數(shù)字系統(tǒng)處理器電路連接，所述控制電路用于控制S3DP芯片，所述濾波電路用于給S3DP芯片的電源系統(tǒng)濾波。
[0026]在本實施例中，所述主芯片電路還包括:R204電阻、R205電阻、R206電阻、R207電阻、R208 電阻、R209 電阻、R210 電阻、R211 電阻、R212 電阻、S3D_REST 接口、CLK_SI 接口、IDC_CLK接口、IDC_DATA接口，S3DP芯片的管腳18連接R204電阻的一端，R204電阻的另一端連接CLK_SI接口，S3DP芯片的管腳19與al9節(jié)點、R207電阻的一端、R208電阻的一端連接在一起，R207電阻的另一端連接D3.3V電源，R208電阻的另一端接地，S3DP芯片的管腳21與R209電阻的一端、R211電阻的一端連接在一起，R209電阻的另一端與R210電阻的一端一起連接D3.3V電源，R211電阻的另一端連接IDC_CLK接口，S3DP芯片的管腳22與R210電阻的另一端、R212電阻的一端連接在一起，R212電阻的另一端連接IDC_DATA接口，S3DP芯片的管腳32與S3D_REST接口連接，S3DP芯片的管腳33與R205電阻的一端、R206電阻的一端連接在一起，R205電阻的另一端連接D3.3V電源，R206電阻的另一端接地，S3DP芯片的管腳I?管腳16依次與al節(jié)點?al6節(jié)點——對應(yīng)連接，S3DP芯片的管腳17連接al節(jié)點，S3DP芯片的管腳20連接a20節(jié)點，S3DP芯片的管腳23?管腳28依次與a23節(jié)點?a28節(jié)點——對應(yīng)連接，S3DP芯片的管腳31連接al節(jié)點，S3DP芯片的管腳34?管腳45依次與a34節(jié)點?a45節(jié)點——對應(yīng)連接，S3DP芯片的管腳46連接a37節(jié)點，S3DP芯片的管腳47?管腳50依次與a47節(jié)點?a50節(jié)點——對應(yīng)連接，S3DP芯片的管腳51連接a27節(jié)點，S3DP芯片的管腳52?管腳67依次與a52節(jié)點?a67節(jié)點——對應(yīng)連接，S3DP芯片的管腳68連接a2節(jié)點，S3DP芯片的管腳69接地，S3DP芯片的其他管腳懸空。
[0027]在本實施例中，所述內(nèi)部圖像傳感器信號輸入電路包括:內(nèi)部圖像傳感器信號輸入端子排、R183電阻、R180電阻、DCLKR接口、SNHSYNCR接口和SNVSYNCR接口，所述內(nèi)部圖像傳感器信號輸入端子排包括=DINRO端子、DINRl端子、DINR2端子、DINR3端子、DINR4端子、DINR5端子、DINR6端子、DINR7端子、DINR8端子和DINR9端子，其中，DINRO端子與a56節(jié)點連接，DINRl端子與a58節(jié)點連接，DINR2端子與a59節(jié)點連接，DINR3端子與a60節(jié)點連接，DINR4端子與a62節(jié)點連接，DINR5端子與a63節(jié)點連接，DINR6端子與a65節(jié)點連接，DINR7端子與a67節(jié)點連接，DINR8端子與a55節(jié)點連接，DINR9端子與a57節(jié)點連接，DCLKR接口與a61節(jié)點連接，SNHSYNCR接口與R183電阻的一端連接，R183電阻的另一端與a64節(jié)點連接，SNVSYNCR接口與R180電阻的一端連接，R180電阻的另一端與a66節(jié)點連接。
[0028]在本實施例中，所述外部圖像傳感器信號輸入電路包括:外部圖像傳感器信號輸入端子排、R187電阻、R189電阻、R191電阻、R192電阻、DCLKL接口、SNHSYNCL接口和SNVSYNCL接口，所述外部圖像傳感器信號輸入端子排包括=DINLO端子、DINLl端子、DINL2端子、DINL3端子、DINL4端子、DINL5端子、DINL6端子、DINL7端子、DINL8端子和DINL9端子，其中，DINLO端子與al5節(jié)點連接，DINLl端子與al2節(jié)點連接，DINL2端子與all節(jié)點連接，DINL3端子與alO節(jié)點連接，DINL4端子與a8節(jié)點連接，DINL5端子與a7節(jié)點連接，DINL6端子與a5節(jié)點連接，DINL7端子與a3節(jié)點連接，DINL8端子與al4節(jié)點連接，DINL9端子與al3節(jié)點連接，DCLKL接口與a9節(jié)點連接，SNHSYNCL接口與R191電阻的一端、R192電阻的一端連接在一起，R191電阻的另一端與a20節(jié)點連接，R192電阻的另一端與a6節(jié)點連接，SNVSYNCL接口與R187電阻的一端、R189電阻的一端連接在一起，R187電阻的另一端與a4節(jié)點連接，R189電阻的另一端與al9節(jié)點連接。
[0029]在本實施例中，所述基準頻率電路包括:基準頻率產(chǎn)生單元U25、R109電阻、RllO電阻、R184電阻、R247電阻、C18電容、C19電容、CLK_SI1接口、CLK_SI2接口和DOVDD接口，其中，基準頻率產(chǎn)生單元U25的管腳I與C19電容的一端、D3.3V電源連接在一起，C19電容的另一端接地，基準頻率產(chǎn)生單元U25的管腳2與R109電阻的一端連接，基準頻率產(chǎn)生單元U25的管腳3與RllO電阻的一端連接，R109電阻的另一端與RllO電阻的另一端、R184電阻的一端及R247電阻的一端連接在一起，R184電阻的另一端連接a52節(jié)點，R247電阻的另一端連接CLK_SI2接口，基準頻率產(chǎn)生單元U25的管腳4接地，基準頻率產(chǎn)生單元U25的管腳5連接D3.3V電源，基準頻率產(chǎn)生單元U25的管腳6懸空，基準頻率產(chǎn)生單元U25的管腳7連接CLK_SI1接口，基準頻率產(chǎn)生單元U25的管腳8與DOVDD接口、C18電容的一端連接在一起，C18電容的另一端接地。
[0030]在本實施例中，所述數(shù)字系統(tǒng)處理器電路包括R185電阻、R186電阻、R188電阻、R190電阻、R193電阻、R194電阻、R195電阻、R196電阻、R197電阻、R198電阻、R199電阻、R200 電阻、R201 電阻、R202 電阻、R203 電阻，VD_0UT_0 接口、VD_0UT_1 接口、VD_0UT_2 接口、VD_0UT_3 接口、VD_0UT_4 接口、VD_0UT_5 接口、VD_0UT_6 接口、VD_0UT_7 接口、VD_0UT_8接口、VD_0UT_9 接口、VD_0UT_10 接口、VD_0UT_11 接口、VD_HSYNC 接口、VD_VSYNC 接口和VD_CLK接口，其中，VD_0UT_11接口與R185電阻的一端連接，R185電阻的另一端與a50節(jié)點連接，VD_0UT_10接口與R186電阻的一端連接，R186電阻的另一端與a49節(jié)點連接，VD_0UT_9接口與R188電阻的一端連接，R188電阻的另一端與a48節(jié)點連接，VD_0UT_8接口與R190電阻的一端連接，R190電阻的另一端與a47節(jié)點連接，VD_0UT_7接口與R193電阻的一端連接，R193電阻的另一端與a45節(jié)點連接，VD_0UT_6接口與R194電阻的一端連接，R194電阻的另一端與a44節(jié)點連接，VD_0UT_5接口與R195電阻的一端連接，R195電阻的另一端與a43節(jié)點連接，VD_0UT_4接口與R196電阻的一端連接，R196電阻的另一端與a42節(jié)點連接，VD_0UT_3接口與R197電阻的一端連接，R197電阻的另一端與a41節(jié)點連接，VD_0UT_2接口與R198電阻的一端連接，R198電阻的另一端與a40節(jié)點連接，VD_0UT_1接口與R199電阻的一端連接，R199電阻的另一端與a39節(jié)點連接，VD_0UT_0接口與R200電阻的一端連接，R200電阻的另一端與a38節(jié)點連接，VD_HSYNC接口與R201電阻的一端連接，R201電阻的另一端與a36節(jié)點連接，VD_VSYNC接口與R202電阻的一端連接，R202電阻的另一端與a35節(jié)點連接，VD_CLK接口與R203電阻的一端連接，R203電阻的另一端與a34節(jié)點連接。
[0031]在本實施例中，所述控制電路包括:控制單元U13、C165電容、C166電容、R213電阻、R214電阻、R215電阻、R216電阻、R217電阻、R218電阻、R303電阻、R304電阻、SDAR接口、SDAL 接口、SPI_MIS0R 接口、SPI_MIS0L 接口、SPI_EN_S3D 接口和 SPI_MIS0H 接口，其中，控制單元U13的管腳I與R216電阻的一端、R217電阻的一端、SDAR接口連接在一起，控制單元U13的管腳2與R303電阻的一端、R304電阻的一端、控制單元U13的管腳5連接在一起，控制單元U13的管腳4與R215電阻的一端、R218電阻的一端、SDAL接口連接在一起，R215電阻的另一端與R216電阻的另一端、C166電容的一端、DOVDD接口連接在一起，C166電容的另一端接地，R303電阻的另一端連接DOVDD接口，R304電阻的另一端連接D3.3V電源，控制單元U13的管腳3與R218電阻的另一端、R214電阻的一端、a23節(jié)點連接在一起，控制單元U13的管腳6與R217電阻的另一端、R213電阻的一端、a28節(jié)點連接在一起，R214電阻的另一端與R213電阻的另一端、C165電容的一端、D3.3V電源連接在一起，C165電容的另一端接地，SPI_MIS0R接口連接a25節(jié)點，SPI_MIS0L接口連接a53節(jié)點，SPI_EN_S3D接口連接a26節(jié)點，SPI_MIS0H接口連接a24節(jié)點。
[0032]在本實施例中，所述濾波電路包括:C167電容、C168電容、C169電容、C170電容、C171電容、C172電容、C173電容、C174電容、C175電容、C176電容、C177電容、C178電容、C179電容、C180電容、C181電容、C182電容、C183電容、C184電容、C185電容、C186電容、C187電容、C188電容及S3D_1V8接口，其中，C167電容的一端與C168電容的一端、C169電容的一端、C170電容的一端、C171電容的一端、C172電容的一端及al節(jié)點連接在一起，C167電容的另一端與C168電容的另一端、C169電容的另一端、C170電容的另一端、C171電容的另一端、C172電容的另一端一起接地，C173電容的一端與C174電容的一端、C175電容的一端、C176電容的一端、a2節(jié)點及S3D_1V8接口連接，C173電容的另一端與C174電容的另一端、C175電容的另一端、C176電容的另一端一起接地，C177電容的一端與C178電容的一端、C179電容的一端、C180電容的一端、a27節(jié)點連接，C177電容的另一端與C178電容的另一端、C179電容的另一端、C180電容的另一端一起接地，C181電容的一端與C182電容的一端、a54節(jié)點連接在一起，C181電容的另一端與C182電容的另一端一起接地，C183電容的一端與C184電容的一端、al6節(jié)點連接在一起，C183電容的另一端與C184電容的另一端一起接地，C185電容的一端與C186電容的一端、C187電容的一端、C188電容的一端、a37節(jié)點連接，C185電容的另一端與C186電容的另一端、C187電容的另一端、C188電容的另一端一起接地。
[0033]以上所述僅為本實用新型的【具體實施方式】，這些描述只是為了解釋本實用新型的原理，而不能以任何結(jié)構(gòu)解釋為對本實用新型保護范圍的限制?；诖颂幍慕忉專绢I(lǐng)域的技術(shù)人員不需要付出創(chuàng)造性的勞動即可聯(lián)想到本實用新型的其它具體實施方法，這些結(jié)構(gòu)都將落入本實用新型的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種用于行車記錄儀雙路同錄的電路，其特征在于，包括:主芯片電路、內(nèi)部圖像傳感器信號輸入電路、外部圖像傳感器信號輸入電路、基準頻率電路、數(shù)字系統(tǒng)處理器電路、控制電路和濾波電路，所述內(nèi)部圖像傳感器信號輸入電路、外部圖像傳感器信號輸入電路、基準頻率電路、數(shù)字系統(tǒng)處理器電路、控制電路和濾波電路分別與主芯片電路連接，所述主芯片電路包括S3DP芯片，所述內(nèi)部圖像傳感器信號輸入電路和所述外部圖像傳感器信號輸入電路用于接收行車記錄儀雙路視頻信號，并將所述雙路視頻信號傳送至S3DP芯片，所述基準頻率電路產(chǎn)生兩個基準頻率并通過S3DP芯片傳送至內(nèi)部圖像傳感器和外部圖像傳感器，所述S3DP芯片的輸出端和所述數(shù)字系統(tǒng)處理器電路連接，所述控制電路用于控制S3DP芯片，所述濾波電路用于給S3DP芯片的電源系統(tǒng)濾波。
2.根據(jù)權(quán)利要求1所述的一種用于行車記錄儀雙路同錄的電路，其特征在于，所述主芯片電路還包括:R204電阻、R205電阻、R206電阻、R207電阻、R208電阻、R209電阻、R210電阻、R211 電阻、R212 電阻、S3D_REST 接 口、CLK_SI 接 口、IDC_CLK 接 口、IDC_DATA 接 口，S3DP芯片的管腳18連接R204電阻的一端，R204電阻的另一端連接CLK_SI接口，S3DP芯片的管腳19與al9節(jié)點、R207電阻的一端、R208電阻的一端連接在一起，R207電阻的另一端連接D3.3V電源，R208電阻的另一端接地，S3DP芯片的管腳21與R209電阻的一端、R211電阻的一端連接在一起，R209電阻的另一端與R210電阻的一端一起連接D3.3V電源，R211電阻的另一端連接IDC_CLK接口，S3DP芯片的管腳22與R210電阻的另一端、R212電阻的一端連接在一起，R212電阻的另一端連接IDC_DATA接口，S3DP芯片的管腳32與S3D_REST接口連接，S3DP芯片的管腳33與R205電阻的一端、R206電阻的一端連接在一起，R205電阻的另一端連接D3.3V電源，R206電阻的另一端接地，S3DP芯片的管腳I?管腳16依次與al節(jié)點?al6節(jié)點——對應(yīng)連接，S3DP芯片的管腳17連接al節(jié)點，S3DP芯片的管腳20連接a20節(jié)點，S3DP芯片的管腳23?管腳28依次與a23節(jié)點?a28節(jié)點——對應(yīng)連接，S3DP芯片的管腳31連接al節(jié)點，S3DP芯片的管腳34?管腳45依次與a34節(jié)點?a45節(jié)點——對應(yīng)連接，S3DP芯片的管腳46連接a37節(jié)點，S3DP芯片的管腳47?管腳50依次與a47節(jié)點?a50節(jié)點——對應(yīng)連接，S3DP芯片的管腳51連接a27節(jié)點，S3DP芯片的管腳52?管腳67依次與a52節(jié)點?a67節(jié)點——對應(yīng)連接，S3DP芯片的管腳68連接a2節(jié)點，S3DP芯片的管腳69接地，S3DP芯片的其他管腳懸空。
3.根據(jù)權(quán)利要求2所述的一種用于行車記錄儀雙路同錄的電路，其特征在于，所述內(nèi)部圖像傳感器信號輸入電路包括:內(nèi)部圖像傳感器信號輸入端子排、R183電阻、R180電阻、DCLKR接口、SNHSYNCR接口和SNVSYNCR接口，所述內(nèi)部圖像傳感器信號輸入端子排包括:DINRO端子、DINRl端子、DINR2端子、DINR3端子、DINR4端子、DINR5端子、DINR6端子、DINR7端子、DINR8端子和DINR9端子，其中，DINRO端子與a56節(jié)點連接，DINRl端子與a58節(jié)點連接，DINR2端子與a59節(jié)點連接，DINR3端子與a60節(jié)點連接，DINR4端子與a62節(jié)點連接，DINR5端子與a63節(jié)點連接，DINR6端子與a65節(jié)點連接，DINR7端子與a67節(jié)點連接，DINR8端子與a55節(jié)點連接，DINR9端子與a57節(jié)點連接，DCLKR接口與a61節(jié)點連接，SNHSYNCR接口與R183電阻的一端連接，R183電阻的另一端與a64節(jié)點連接，SNVSYNCR接口與R180電阻的一端連接，R180電阻的另一端與a66節(jié)點連接。
4.根據(jù)權(quán)利要求2所述的一種用于行車記錄儀雙路同錄的電路，其特征在于，所述外部圖像傳感器信號輸入電路包括:外部圖像傳感器信號輸入端子排、R187電阻、R189電阻、R191電阻、R192電阻、DCLKL接口、SNHSYNCL接口和SNVSYNCL接口，所述外部圖像傳感器信號輸入端子排包括:DINLO端子、DINLl端子、DINL2端子、DINL3端子、DINL4端子、DINL5端子、DINL6端子、DINL7端子、DINL8端子和DINL9端子，其中，DINLO端子與al5節(jié)點連接，DINLl端子與al2節(jié)點連接，DINL2端子與all節(jié)點連接，DINL3端子與alO節(jié)點連接，DINL4端子與a8節(jié)點連接，DINL5端子與a7節(jié)點連接，DINL6端子與a5節(jié)點連接，DINL7端子與a3節(jié)點連接，DINL8端子與al4節(jié)點連接，DINL9端子與al3節(jié)點連接，DCLKL接口與a9節(jié)點連接，SNHSYNCL接口與R191電阻的一端、R192電阻的一端連接在一起，R191電阻的另一端與a20節(jié)點連接，R192電阻的另一端與a6節(jié)點連接，SNVSYNCL接口與R187電阻的一端、R189電阻的一端連接在一起，R187電阻的另一端與a4節(jié)點連接，R189電阻的另一端與al9節(jié)點連接。
5.根據(jù)權(quán)利要求2所述的一種用于行車記錄儀雙路同錄的電路，其特征在于，所述基準頻率電路包括:基準頻率產(chǎn)生單元U25、R109電阻、RllO電阻、R184電阻、R247電阻、C18電容、C19電容、CLK_SI1接口、CLK_SI2接口和DOVDD接口，其中，基準頻率產(chǎn)生單元U25的管腳I與C19電容的一端、D3.3V電源連接在一起，C19電容的另一端接地，基準頻率產(chǎn)生單元U25的管腳2與R109電阻的一端連接，基準頻率產(chǎn)生單元U25的管腳3與RllO電阻的一端連接，R109電阻的另一端與RllO電阻的另一端、R184電阻的一端及R247電阻的一端連接在一起，R184電阻的另一端連接a52節(jié)點，R247電阻的另一端連接CLK_SI2接口，基準頻率產(chǎn)生單元U25的管腳4接地，基準頻率產(chǎn)生單元U25的管腳5連接D3.3V電源，基準頻率產(chǎn)生單元U25的管腳6懸空，基準頻率產(chǎn)生單元U25的管腳7連接CLK_SI1接口，基準頻率產(chǎn)生單元U25的管腳8與DOVDD接口、C18電容的一端連接在一起，C18電容的另一端接地。
6.根據(jù)權(quán)利要求2所述的一種用于行車記錄儀雙路同錄的電路，其特征在于，所述數(shù)字系統(tǒng)處理器電路包括R185電阻、R186電阻、R188電阻、R190電阻、R193電阻、R194電阻、R195電阻、R196電阻、R197電阻、R198電阻、R199電阻、R200電阻、R201電阻、R202電阻、R203 電阻，VD_0UT_0 接 口、VD_0UT_1 接 口、VD_0UT_2 接 口、VD_0UT_3 接 口、VD_0UT_4 接 口、VD_0UT_5 接 口、VD_0UT_6 接 口、VD_0UT_7 接 口、VD_0UT_8 接 口、VD_0UT_9 接 口、VD_0UT_10接 口、VD_0UT_11 接口、VD_HSYNC 接 口、VD_VSYNC 接口和 VD_CLK 接口，其中，VD_0UT_11 接 口與R185電阻的一端連接，R185電阻的另一端與a50節(jié)點連接，VD_0UT_10接口與R186電阻的一端連接，R186電阻的另一端與a49節(jié)點連接，VD_0UT_9接口與R188電阻的一端連接，R188電阻的另一端與a48節(jié)點連接，VD_0UT_8接口與R190電阻的一端連接，R190電阻的另一端與a47節(jié)點連接，VD_0UT_7接口與R193電阻的一端連接，R193電阻的另一端與a45節(jié)點連接，VD_0UT_6接口與R194電阻的一端連接，R194電阻的另一端與a44節(jié)點連接，VD_0UT_5接口與R195電阻的一端連接，R195電阻的另一端與a43節(jié)點連接，VD_0UT_4接口與R196電阻的一端連接，R196電阻的另一端與a42節(jié)點連接，VD_0UT_3接口與R197電阻的一端連接，R197電阻的另一端與a41節(jié)點連接，VD_0UT_2接口與R198電阻的一端連接，R198電阻的另一端與a40節(jié)點連接，VD_0UT_1接口與R199電阻的一端連接，R199電阻的另一端與a39節(jié)點連接，VD_0UT_0接口與R200電阻的一端連接，R200電阻的另一端與a38節(jié)點連接，VD_HSYNC接口與R201電阻的一端連接，R201電阻的另一端與a36節(jié)點連接，VD_VSYNC接口與R202電阻的一端連接，R202電阻的另一端與a35節(jié)點連接，VD_CLK接口與R203電阻的一端連接，R203電阻的另一端與a34節(jié)點連接。
7.根據(jù)權(quán)利要求2所述的一種用于行車記錄儀雙路同錄的電路，其特征在于，所述控制電路包括:控制單元U13、C165電容、C166電容、R213電阻、R214電阻、R215電阻、R216電阻、R217 電阻、R218 電阻、R303 電阻、R304 電阻、SDAR 接口、SDAL 接口、SPI_MISOR 接口、SPI_MISOL接口、SPI_EN_S3D接口和SPI_MISOH接口，其中，控制單元U13的管腳I與R216電阻的一端、R217電阻的一端、SDAR接口連接在一起，控制單元U13的管腳2與R303電阻的一端、R304電阻的一端、控制單元U13的管腳5連接在一起，控制單元U13的管腳4與R215電阻的一端、R218電阻的一端、SDAL接口連接在一起，R215電阻的另一端與R216電阻的另一端、C166電容的一端、DOVDD接口連接在一起，C166電容的另一端接地，R303電阻的另一端連接DOVDD接口，R304電阻的另一端連接D3.3V電源，控制單元U13的管腳3與R218電阻的另一端、R214電阻的一端、a23節(jié)點連接在一起，控制單元U13的管腳6與R217電阻的另一端、R213電阻的一端、a28節(jié)點連接在一起，R214電阻的另一端與R213電阻的另一端、C165電容的一端、D3.3V電源連接在一起，C165電容的另一端接地，SPI_MIS0R接口連接a25節(jié)點，SPI_MIS0L接口連接a53節(jié)點，SPI_EN_S3D接口連接a26節(jié)點，SPI_MIS0H接口連接a24節(jié)點。
8.根據(jù)權(quán)利要求2所述的一種用于行車記錄儀雙路同錄的電路，其特征在于，所述濾波電路包括:C167電容、C168電容、C169電容、C170電容、C171電容、C172電容、C173電容、C174電容、C175電容、C176電容、C177電容、C178電容、C179電容、C180電容、C181電容、C182電容、C183電容、C184電容、C185電容、C186電容、C187電容、C188電容及S3D_1V8接口，其中，C167電容的一端與C168電容的一端、C169電容的一端、C170電容的一端、C171電容的一端、C172電容的一端及al節(jié)點連接在一起，C167電容的另一端與C168電容的另一端、C169電容的另一端、C170電容的另一端、C171電容的另一端、C172電容的另一端一起接地，C173電容的一端與C174電容的一端、C175電容的一端、C176電容的一端、a2節(jié)點及S3D_1V8接口連接，C173電容的另一端與C174電容的另一端、C175電容的另一端、C176電容的另一端一起接地，C177電容的一端與C178電容的一端、C179電容的一端、C180電容的一端、a27節(jié)點連接，C177電容的另一端與C178電容的另一端、C179電容的另一端、C180電容的另一端一起接地，C181電容的一端與C182電容的一端、a54節(jié)點連接在一起，C181電容的另一端與C182電容的另一端一起接地，C183電容的一端與C184電容的一端、al6節(jié)點連接在一起，C183電容的另一端與C184電容的另一端一起接地，C185電容的一端與C186電容的一端、C187電容的一端、C188電容的一端、a37節(jié)點連接，C185電容的另一端與C186電容的另一端、C187電容的另一端、C188電容的另一端一起接地。
【文檔編號】H04N5/357GK203933815SQ201420227517
【公開日】2014年11月5日 申請日期:2014年5月6日 優(yōu)先權(quán)日:2014年5月6日
【發(fā)明者】戴作元 申請人:深圳市易想達科技有限公司