一種基于lte fdd技術的機載cpe射頻系統(tǒng)的制作方法
【專利摘要】本實用新型公開了一種基于LTE FDD技術的機載CPE射頻系統(tǒng)，包括處理器、FPGA邏輯電路模塊、CLOCK電路模塊、數模/模數轉換電路模塊、本振電路模塊、收發(fā)信電路模塊，處理器分別與FPGA邏輯電路模塊和上位PC機連接，F(xiàn)PGA邏輯電路模塊與數模/模數轉換電路模塊連接，CLOCK電路模塊分別與處理器、數模/模數轉換電路模塊、本振電路模塊和FPGA邏輯電路模塊相連，收發(fā)信電路模塊分別與本振電路模塊、數模/模數轉換電路模塊相連。本實用新型能夠有效的完成從基帶載波數據到射頻信號的調制，以及從射頻信號到基帶載波數據的解調，為飛機上上網的速率快和視頻的質量高提供了的保障。
【專利說明】—種基于LTE FDD技術的機載CPE射頻系統(tǒng)

【技術領域】
[0001]本實用新型涉及通信【技術領域】，尤其是涉及一種基于LTE FDD技術的機載CPE射頻電路模塊系統(tǒng)。

【背景技術】
[0002]多年以來，航班起飛前關閉手機和無線設備、系好安全帶，是航空安全提示永恒不變的話題。一方面是為了防止無線信號干擾飛機起飛降落，另一方面也是因為高空航線無法覆蓋這一尷尬事實。航行期間的飛機一直是民用移動通信難以到達的“盲區(qū)”。隨著科技的迅猛發(fā)展，智能手機和移動通信網絡在中國日漸普及，國內乘客，尤其是長途商務旅客，對于空中無線網絡的需求正日益提升。能夠在航行期間，實現(xiàn)隨時與外界的通信，日益成為繁忙的商務人士迫切渴望的需求。隨著技術的發(fā)展，這一需求逐漸成為可能。
[0003]目前，在民用航空上實現(xiàn)移動通信，較為可行的解決思路有兩種:采用衛(wèi)星鏈路與地面通信網絡連接，或利用地面專用基站向空中覆蓋。衛(wèi)星通信方式比較成熟，保密性強，干擾小，容量大，覆蓋范圍廣，運行穩(wěn)定。對航企來說，在飛機上部署衛(wèi)星通信設施實現(xiàn)語音和數據的航線覆蓋，是個新增的非航業(yè)務盈利方向，然而由于衛(wèi)星通信系統(tǒng)的改裝成本非常高，能否有效收回成本還是個未知數。同時，衛(wèi)星通信的帶寬嚴重受限，費用高昂，難以為乘客提供規(guī)模服務，這是衛(wèi)星通信難以在民用航空推廣航線覆蓋的障礙。如果采用基站對空覆蓋的方式，用戶可以獲得充分的可達上百兆的通信帶寬，費用也可以為廣大用戶所接受，同時可以解決多制式(GSM、CDMA、TD-SCDMA、WCDMA等)同時在飛機上使用的問題。因此，這種基于地面基站的通信方式雖然在一定程度上受地域限制，但其成本總體上較衛(wèi)星方式低，已經越來越成為航線覆蓋的首選。
[0004]本實用新型涉及的機載CPE(Customer Premise Equipment)是為邦遠航聯(lián)合多家供應商為民航總局開發(fā)的一款用于飛機上的LTE FDD型UE設備，主要用于為空中旅客提供上網和VOD服務。在整個航空通信系統(tǒng)里實現(xiàn)對內乘客語音、2G/3G以及W1-Fi數據業(yè)務的接入，對外實現(xiàn)與航線沿線專用LTE基站eNodeB鏈群的數據交換。本實用新型涉及到其中的射頻設備，其作用主要是基于LTE相關的協(xié)議要求完成底層從基帶載波數據到射頻信號的調制，以及從射頻信號到基帶載波數據的解調，實現(xiàn)與上層基帶單元的通信。
實用新型內容
[0005]為實現(xiàn)以上目的，本實用新型的技術方案是:
[0006]一種基于LTEFDD技術的機載CPE射頻系統(tǒng)，包括處理器、FPGA邏輯電路模塊、CLOCK電路模塊、數模/模數轉換電路模塊、本振電路模塊和收發(fā)信電路模塊，處理器分別與FPGA邏輯電路模塊、上位PC機連接，F(xiàn)PGA邏輯電路模塊與數模/模數轉換電路模塊連接，CLOCK電路模塊分別與處理器模塊、數模/模數轉換電路模塊、本振電路模塊和FPGA邏輯電路模塊相連，收發(fā)信電路模塊分別與本振電路模塊、數模/模數轉換電路模塊相連。
[0007]所述處理器，用于支持系統(tǒng)控制和信息交互，包括配置FPGA邏輯電路模塊和時鐘電路模塊，以及接受上位PC機的監(jiān)控；
[0008]所述FPGA邏輯電路模塊，用于根據上層協(xié)議完成IQ數據和C&M數據的成幀或解調，同時實現(xiàn)跟收發(fā)鏈路信號的交互；
[0009]所述時鐘電路模塊，用于向處理器、FPGA邏輯電路模塊、數模/模數轉換電路模塊、本振電路模塊提供時鐘；
[0010]所述數模/模數轉換電路模塊用于完成數字信號與模擬信號之間的轉換；
[0011]所述本振電路模塊用于提供中頻信號與射頻信號之間的轉換橋梁；
[0012]所述收發(fā)信電路模塊用于完成中射頻信號的轉換及收發(fā)。
[0013]而且，所述處理器，包括CPU芯片、與CPU芯片連接的存儲單元、接口電路。
[0014]CPU芯片是處理器電路模塊的核心，可以用POWER PC實現(xiàn)，采用Vxworks操作系統(tǒng)，用于完成各業(yè)務芯片的配置和監(jiān)控，產生和交互控制、管理信息。并通過本地數據總線和地址總線實現(xiàn)對外部存儲器(FLASH和SDRAM)的訪問，完成系統(tǒng)自啟動、程序加載的功倉泛。
[0015]存儲單元包括FLASH和SDRAM芯片，用于接受CPU的操作，存儲數據。存儲的數據包括系統(tǒng)程序、FPGA代碼、IQ數據源以及其他日志信息。
[0016]所述接口電路包括以太網接口和RS-232接口，用于與外部計算機交互信息。
[0017]而且，所述CLOCK電路模塊包括兩個部分，一部分通過外部晶振提供50M時鐘，用于CPU芯片和FPGA的工作時鐘；另一部分主要由專用的時鐘芯片實現(xiàn)，產生122.88M的同步時鐘給FPGA。
[0018]本實用新型具有通用性強，架構實現(xiàn)簡單，資源少、成本低的優(yōu)點，能夠有效的實現(xiàn)基帶和射頻信號的轉換，奠定整個機載設備正常提供服務的基礎。而且通過做反復性的溫循測試，驗證該射頻電路模塊性能。

【專利附圖】

【附圖說明】
[0019]圖1為本實用新型的結構框圖。
[0020]

【具體實施方式】
[0021]下面結合附圖及實施例對本實用新型作進一步說明。
[0022]請參閱如圖一所示，本實用新型基于LTE基帶電路模塊射頻裝置由下列部分組成:處理器、FPGA邏輯電路模塊、時鐘電路模塊、數模/模數轉換電路模塊、本振電路模塊、收發(fā)信電路模塊。如圖一所示，處理器電路模塊、邏輯電路模塊依次電性連接，通過跟上層基帶設備的接口來傳輸上下行數據和C&M數據。其中:
[0023]所述處理器以CPU MPC852T為核心，完成各業(yè)務芯片的配置和監(jiān)控，并可以通過FPGA以控制字的方式和上級基站交互控制、管理信息。同時，控制部分提供調試串口、調試網口、LED燈指示、單板復位等供單板調試和故障定位。
[0024]所述邏輯電路模塊以FPGA為核心，其GTX單元通過SMA 口接收基帶電路模塊的下行數據，經過IR接口協(xié)議，提取IQ數據和CM數據，將IQ數據經過DUC算法，進行后續(xù)CFR和DH)處理；通過ADC采樣得到兩路數字中頻信號，經過DDC變?yōu)榛鶐盘?，送到IR協(xié)議組幀；下行鏈路提取的CM數據經過SCC 口送到CPU，返回的CM數據也通過SCC 口送到FPGA內部，最終送到IR協(xié)議解析電路模塊中和IQ數據一起組幀成RRU上行數據；PPC852通過三總線(CBUS、DBUS和ABUS)和FPGA進行通信，以寄存器文件的方式監(jiān)控FPGA內部電路模塊各個電路模塊的狀態(tài)信息和配置各個電路模塊的參數；FPGA的配置由CPU通過串行的方式下載以及在線程序的更新；CPU通過FPGA擴展1 口的方式完成本板上SPI器件的控制，包括CLK、ADC、DAC、L0、VGA等芯片，同時實現(xiàn)對板卡上不同I2C器件的訪問。
[0025]所述模數/數模轉換電路模塊以ADC和DAC為核心，位于收發(fā)信電路模塊和FPGA之間。其中模數轉換部分主要實現(xiàn)數字上行鏈路功能，即ADC將模擬中頻信號進行采樣，形成數字信號，輸出至FPGA處理；而數模轉換部分是將從FPGA從基帶獲取的IQ信號通過DAC的數字上變頻后轉換成特定頻點的模擬中頻信號至發(fā)射鏈路處理。
[0026]所述收發(fā)信電路模塊中下行鏈路的主要功能是將數模轉換輸出的信號進行濾波、上變頻、射頻放大后輸出給功放單元；同時提供一定范圍的增益調節(jié)功能，以實現(xiàn)靜態(tài)功率等級控制、補償功放和射頻器件的增益不確定性及溫度變化導致的增益變化；而上行鏈路的功能是將經過低噪放處理后的射頻信號放大并濾波，再通過下變頻、濾波、放大處理后進行模數轉換，同時提供增益調節(jié)功能，補償低噪放單元和射頻器件增益不確定性及溫度變化導致的增益變化。
[0027]所述時鐘電路模塊分別為各個電路模塊提供工作時鐘。它包含兩部分，一部分提供各電路模塊工作的隨路時鐘，主要由專業(yè)時鐘芯實現(xiàn)；另一部分提供50M系統(tǒng)時鐘給處理器芯片，由外部晶振產生。第一部分有兩種工作方式，一種是以從基帶信號恢復的122.88M時鐘作為參考時鐘，產生時鐘供邏輯單元和光接口單元工作；另一種方式是通過SMB接口從外部引入1M的參考信號提供參考時鐘。
[0028]通過配置基帶電路模塊的IQ數據源文件，本發(fā)明的射頻電路模塊可適用于多種制式包括TDD-LTE和FDD-LTE以及多種帶寬包括5M、10M、20M的使用情況。
[0029]本文中所描述的具體實施例僅僅是對本發(fā)明精神作舉例說明。本實用新型所屬【技術領域】的技術人員可以對所描述的具體實施例做各種各樣的修改或補充或采用類似的方式替代，但并不會偏離本實用新型的精神或者超越所附權利要求書所定義的范圍。
【權利要求】
1.一種基于LTE FDD技術的機載CPE射頻系統(tǒng)，其特征在于:包括處理器、FPGA邏輯電路模塊、CLOCK電路模塊、數模/模數轉換電路模塊、本振電路模塊和收發(fā)信電路模塊， 處理器分別與FPGA邏輯電路模塊、上位PC機連接，F(xiàn)PGA邏輯電路模塊與數模/模數轉換電路模塊連接，CLOCK電路模塊分別與處理器、數模/模數轉換電路模塊、本振電路模塊和FPGA邏輯電路模塊相連，收發(fā)信電路模塊分別與本振電路模塊、數模/模數轉換電路模塊相連。
2.根據權利要求1所述的一種基于LTEFDD技術的機載CPE射頻系統(tǒng)，其特征在于:所述處理器包括CPU芯片、與CPU芯片連接的存儲單元、接口電路。
3.根據權利要求2所述的一種基于LTEFDD技術的機載CPE射頻系統(tǒng)，其特征在于:所述接口電路包括以太網接口和RS-232接口，通過接口電路與PC機交互信息。
【文檔編號】H04B1/40GK204103915SQ201420420279
【公開日】2015年1月14日 申請日期:2014年7月29日 優(yōu)先權日:2014年7月29日
【發(fā)明者】羅青青, 周世軍, 楊浩, 游為華 申請人:武漢郵電科學研究院