簡易數(shù)字信號傳輸性能分析儀的制作方法
【專利摘要】本實(shí)用新型公開了一種簡易數(shù)字信號傳輸性能分析儀，包括數(shù)字信號發(fā)生模塊、偽隨機(jī)信號發(fā)生模塊，所述數(shù)字信號發(fā)生模塊經(jīng)低通濾波模塊連接加法器模塊的一個信號輸入端，所述偽隨機(jī)信號發(fā)生模塊經(jīng)衰減網(wǎng)絡(luò)模塊連接加法器模塊的另一個信號輸入端，該加法器模塊的信號輸出端經(jīng)噪聲處理模塊連接數(shù)字信號分析模塊一個信號輸入端，數(shù)字信號發(fā)生模塊還與所述數(shù)字信號分析模塊的另一個信號輸入端相連，所述數(shù)字信號分析模塊的輸出端與眼圖顯示模塊連接。其顯著效果是：外圍電路簡單，穩(wěn)定可靠，通過設(shè)置衰減網(wǎng)絡(luò)保證信號相位的準(zhǔn)確，通過設(shè)置噪聲處理模塊提高了信號的抗干擾性，保證了傳輸性能檢測的準(zhǔn)確性。
【專利說明】簡易數(shù)字信號傳輸性能分析儀

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及到數(shù)字信號傳輸【技術(shù)領(lǐng)域】，具體地說，是一種簡易數(shù)字信號傳輸性能分析儀。

【背景技術(shù)】
[0002]由于數(shù)字信號在傳輸?shù)倪^程中會受到傳輸線路阻抗和噪聲等因素的影響，使信號發(fā)生傳播衰落、碼間干擾、鄰近波道干擾等現(xiàn)象，現(xiàn)有數(shù)字信號傳輸性能分析儀大多只適用于特定場合，隨著數(shù)字傳輸技術(shù)的廣泛應(yīng)用，需要更多的各種各樣的通信測試儀器完成系統(tǒng)參數(shù)的參量與調(diào)試。數(shù)字傳輸性能分析儀作為一種數(shù)字通信系統(tǒng)設(shè)計與檢測的設(shè)備，在數(shù)字傳輸系統(tǒng)的工程施工與日常維護(hù)中發(fā)揮著重要的作用，是數(shù)字通信中最基本、最重要的測試儀器，通過其對傳輸設(shè)備進(jìn)行檢測，從而使得工作人員可以更迅速、更方便的找出問題根源。
[0003]現(xiàn)有技術(shù)中，常見的簡易數(shù)字信號傳輸性能分析儀采用的電路結(jié)構(gòu)通常如中國專利CN 202872801U公開的一樣，采用數(shù)字信號發(fā)生器模塊產(chǎn)生數(shù)字信號序列作為數(shù)字信號源，通過低通濾波器和偽隨機(jī)信號發(fā)生器模塊來模擬傳輸信道，然后數(shù)字信號分析模塊處理信號后輸出兩路信號，最后通過眼圖顯示模塊觀察兩路信號的眼圖。但其存在的缺陷是:偽隨機(jī)信號的相位不夠準(zhǔn)確，數(shù)據(jù)分析前的信號噪聲較大，信號的抗干擾性較差，影響數(shù)字傳輸性能檢測的準(zhǔn)確性。
實(shí)用新型內(nèi)容
[0004]針對現(xiàn)有技術(shù)的不足，本實(shí)用新型的目的是提供一種簡易數(shù)字信號傳輸性能分析儀，該分析儀結(jié)構(gòu)簡單，性能穩(wěn)定，通過衰減網(wǎng)絡(luò)模擬信道的衰減，通過噪聲處理模塊將信號進(jìn)行去除噪聲處理，分析結(jié)果清晰明了準(zhǔn)確。
[0005]為達(dá)到上述目的，本實(shí)用新型表述一種簡易數(shù)字信號傳輸性能分析儀，包括數(shù)字信號發(fā)生模塊、偽隨機(jī)信號發(fā)生模塊、低通濾波模塊、加法器模塊、數(shù)字信號分析模塊以及眼圖顯示模塊，所述數(shù)字信號發(fā)生模塊用于產(chǎn)生數(shù)字信號序列；所述低通濾波器模塊和偽隨機(jī)信號發(fā)生模塊分別用于模擬信道的幅頻特性和噪聲；所述加法器模塊用于數(shù)字信號和噪聲的疊加；所述數(shù)字信號分析模塊用于對接收信號的處理并輸出兩路信號；所述眼圖顯示模塊用于觀察從數(shù)字信號分析模塊中輸出的兩路信號的眼圖，以衡量數(shù)字信號傳輸系統(tǒng)的性能優(yōu)劣，其關(guān)鍵在于:所述數(shù)字信號發(fā)生模塊經(jīng)低通濾波模塊連接加法器模塊的一個信號輸入端，所述偽隨機(jī)信號發(fā)生模塊經(jīng)衰減網(wǎng)絡(luò)模塊連接加法器模塊的另一個信號輸入端，該加法器模塊的信號輸出端經(jīng)噪聲處理模塊連接所述數(shù)字信號分析模塊一個信號輸入端，所述數(shù)字信號發(fā)生模塊還與所述數(shù)字信號分析模塊的另一個信號輸入端相連，所述數(shù)字信號分析模塊的輸出端與所述眼圖顯示模塊連接；
[0006]所述衰減網(wǎng)絡(luò)模塊采用T型電阻衰減網(wǎng)絡(luò)，包括電阻R1，該電阻Rl的一端與所述偽隨機(jī)信號發(fā)生模塊的信號輸出端相連，該電阻Rl的另一端串電阻R2后連接所述加法器模塊的一個信號輸入端；
[0007]所述噪聲處理模塊采用MAX913芯片，該芯片的第一引腳接5V正直流電源，第三引腳經(jīng)電阻Rl與所述加法器模塊的信號輸出端相連，第四引腳接5V負(fù)直流電源，第五引腳與第六引腳串聯(lián)后接地，第七引腳經(jīng)電阻R3連接所述數(shù)字信號分析模塊的信號輸入端，第七引腳還串電阻R4后與第二引腳相連，電阻R4與第二引腳的公共連接端還串接電阻R2后接地，第七引腳還與穩(wěn)壓二極管Dl的陽極相連，穩(wěn)壓二極管Dl的陰極與穩(wěn)壓二極管D2的陰極相連，穩(wěn)壓二極管D2的陽極接地。
[0008]在實(shí)際運(yùn)用時，數(shù)字信號發(fā)生模塊產(chǎn)生的數(shù)字信號序列經(jīng)過低通濾波模塊后送入加法器模塊的一個輸入端，偽隨機(jī)信號發(fā)生模塊產(chǎn)生一個偽隨機(jī)信號序列作為模擬噪聲信號，并經(jīng)過衰減網(wǎng)絡(luò)模塊進(jìn)行模擬信道衰減處理送入加法器模塊的另一個輸入端，加法器模塊輸出的疊加信號經(jīng)過噪聲處理模塊去噪處理后送入數(shù)字信號分析模塊，數(shù)字信號分析模塊分別對去噪后的信號與數(shù)字信號發(fā)生模塊發(fā)出的時鐘信號進(jìn)行頻率提取并輸出兩路信號，一路是從模擬傳輸信道中提取出來的同步時鐘信號，一路是輸出數(shù)據(jù)序列，然后通過眼圖顯示模塊分析碼間串?dāng)_和噪聲對數(shù)字信號傳輸系統(tǒng)性能的影響，從而衡量該系統(tǒng)的性能優(yōu)劣。本分析儀外圍電路簡單，穩(wěn)定可靠，通過設(shè)置衰減網(wǎng)絡(luò)保證信號相位的準(zhǔn)確，通過設(shè)置噪聲處理模塊提高了信號的抗干擾性，保證了傳輸性能檢測的準(zhǔn)確性。
[0009]在所述數(shù)字信號發(fā)生模塊的控制信號輸入端連接有單片機(jī)，該單片機(jī)的信號輸出端還連接有顯示屏。
[0010]通過設(shè)置上述結(jié)構(gòu)，能夠方便的對數(shù)字信號發(fā)生模塊的數(shù)據(jù)率、信號編碼信息進(jìn)行控制和采集，并通過顯示屏顯示。
[0011]所述數(shù)字信號發(fā)生模塊與偽隨機(jī)信號發(fā)生模塊均采用FPGA芯片。
[0012]利用FPGA設(shè)計產(chǎn)生數(shù)字信號序列發(fā)生器方法比較簡便，很容易實(shí)現(xiàn)位數(shù)較長的數(shù)字信號序列，還可實(shí)現(xiàn)功能仿真和模擬仿真。
[0013]所述數(shù)字信號發(fā)生模塊輸出的數(shù)字信號序列的數(shù)據(jù)率為10?100Kbps，且按1Kbps可調(diào)；所述偽隨機(jī)信號發(fā)生器模塊輸出的偽隨機(jī)信號序列的數(shù)據(jù)率為10Mbps，峰峰值為100mV。
[0014]所述低通濾波模塊采用三個有源濾波電路組成，三個有源濾波電路的截止頻率分別為10kHz、200kHz和500KHz，帶外衰減為60dB/十倍頻。
[0015]低通濾波模塊采用有源濾波電路組成，可以使輸出電壓在高頻段以更快的速率下降，濾波效果得到改善。
[0016]所述加法器模塊包括兩塊0P27芯片與一塊AD827芯片，其中一塊0P27芯片與AD827芯片構(gòu)成前級電路，分別作為原始信號和噪聲信號的跟隨器，另一塊0P27芯片構(gòu)成后級電路，采用同相輸入的方式對原始信號和噪聲信號進(jìn)行疊加。
[0017]為了方便、直觀的觀察碼間串?dāng)_和噪聲對系統(tǒng)性能的影響，從而得出數(shù)字信號的傳輸性能，所述眼圖顯示模塊采用示波器。
[0018]本實(shí)用新型的顯著效果是:外圍電路簡單，穩(wěn)定可靠，通過設(shè)置衰減網(wǎng)絡(luò)模塊保證信號相位的準(zhǔn)確，通過設(shè)置噪聲處理模塊提高了信號的抗干擾性，保證了傳輸性能檢測的準(zhǔn)確性。

【專利附圖】

【附圖說明】
[0019]圖1是本實(shí)用新型的電路原理框圖；
[0020]圖2是圖1中衰減網(wǎng)絡(luò)的電路原理圖；
[0021 ]圖3是噪聲處理模塊的電路原理圖；
[0022]圖4是截止頻率為10KHz的有源濾波電路原理圖；
[0023]圖5是截止頻率為200KHZ的有源濾波電路原理圖；
[0024]圖6是截止頻率為500KHZ的有源濾波電路原理圖；
[0025]圖7是加法器的電路原理圖。

【具體實(shí)施方式】
[0026]下面結(jié)合附圖對本實(shí)用新型的【具體實(shí)施方式】以及工作原理作進(jìn)一步詳細(xì)說明。
[0027]如圖1所示，一種簡易數(shù)字信號傳輸性能分析儀，包括數(shù)字信號發(fā)生器、偽隨機(jī)信號發(fā)生器、低通濾波器、加法器、數(shù)字信號分析電路以及眼圖顯示模塊，所述數(shù)字信號發(fā)生器的一個信號輸出端依次經(jīng)低通濾波器與電容連接加法器的一個信號輸入端，所述偽隨機(jī)信號發(fā)生器經(jīng)衰減網(wǎng)絡(luò)連接加法器的另一個信號輸入端，該加法器的信號輸出端經(jīng)噪聲處理模塊連接所述數(shù)字信號分析電路一個信號輸入端，所述數(shù)字信號發(fā)生器還與所述數(shù)字信號分析電路的另一個信號輸入端相連，所述數(shù)字信號分析電路的輸出端與所述眼圖顯示模塊連接；在所述數(shù)字信號發(fā)生器的控制信號輸入端連接有STC89C51單片機(jī)，該單片機(jī)的信號輸出端還連接有IXD顯示屏。
[0028]所述單片機(jī)控制數(shù)字信號發(fā)生器生成信號的數(shù)據(jù)率以及編碼類型；所述數(shù)字信號發(fā)生器用于產(chǎn)生作為數(shù)字信號源的數(shù)字信號序列；所述低通濾波器模塊和偽隨機(jī)信號發(fā)生模塊分別用于模擬信道的幅頻特性和噪聲；所述加法器模塊用于數(shù)字信號和噪聲的疊加；所述噪聲處理模塊用于去除噪聲干擾；所述數(shù)字信號分析電路用于對去噪后信號與時鐘信號進(jìn)行頻率提取，并輸出兩路信號；所述眼圖顯示模塊用于觀察從數(shù)字信號分析模塊中輸出的兩路信號的眼圖，以衡量數(shù)字信號傳輸系統(tǒng)的性能優(yōu)劣。其中，數(shù)字信號分析電路采用FPGA芯片進(jìn)行頻率提取。
[0029]本例中，所述數(shù)字信號發(fā)生器采用FPGA芯片產(chǎn)生的m序列數(shù)字信號作為數(shù)字信號源，所述偽隨機(jī)信號發(fā)生器采用FPGA芯片產(chǎn)生的m序列偽隨機(jī)數(shù)字信號作為噪聲信號，所述數(shù)字信號發(fā)生器輸出的數(shù)字信號序列的數(shù)據(jù)率為10?100Kbps，且按1Kbps可調(diào)；所述偽隨機(jī)信號發(fā)生器輸出的偽隨機(jī)信號序列的數(shù)據(jù)率為1Mbps,峰峰值為100mV。
[0030]m序列常用一個帶有反饋網(wǎng)絡(luò)的線性移位寄存器產(chǎn)生，由數(shù)字知識知，η級線性移位寄存器共有2η種狀態(tài)，由反饋網(wǎng)絡(luò)控制移位寄存器將除全“O”狀態(tài)外的2η-1種狀態(tài)作為線性移位寄存器的循環(huán)狀態(tài)。
[0031]構(gòu)造m序列發(fā)生器的關(guān)鍵是確定其η級移位寄存器的反饋網(wǎng)絡(luò)，反饋網(wǎng)絡(luò)與各級寄存器的關(guān)系可用一個η級多項(xiàng)式來表示f (X) = l+ClX+CZ^+HdCn-lXM+CnXn，式中，Ci(i=1,2,…，n-l)表示移位寄存器與反饋網(wǎng)絡(luò)的連接,Ci = I時表示有連接,反之為無連接，f (x)稱為M序列的生成多項(xiàng)式。
[0032]數(shù)字信號源表示為f I (x) = 1+X2+X3+X4+X8,則n = 8，m序列長度為255 ;偽隨機(jī)信號表示為 f2 (x) = 1+X+X4+X5+X12，則 η = 12，m 序列長度為 4095。
[0033]如圖2所示，所述衰減網(wǎng)絡(luò)采用T型電阻衰減網(wǎng)絡(luò)，包括電阻R1，該電阻Rl的一端與所述偽隨機(jī)信號發(fā)生器的信號輸出端相連，該電阻Rl的另一端串電阻R2后連接所述加法器的一個信號輸入端。
[0034]如圖3所示，所述噪聲處理模塊采用MAX913芯片，該芯片的第一引腳接5V正直流電源，第三引腳經(jīng)電阻Rl與所述加法器模塊的信號輸出端相連，第四引腳接5V負(fù)直流電源，第五引腳與第六引腳串聯(lián)后接地，第七引腳經(jīng)電阻R3連接所述數(shù)字信號分析模塊的信號輸入端，第七引腳還串電阻R4后與第二引腳相連，電阻R4與第二引腳的公共連接端還串接電阻R2后接地，第七引腳還與穩(wěn)壓二極管Dl的陽極相連，穩(wěn)壓二極管Dl的陰極與穩(wěn)壓二極管D2的陰極相連，穩(wěn)壓二極管D2的陽極接地。
[0035]如圖4-圖6所示，所述低通濾波器由一塊0P27芯片與一塊AD827芯片搭建的三個有源濾波電路組成，圖中Ul為0P27芯片，U2A與U2B為一塊AD827芯片中的兩個運(yùn)算放大器；三個有源濾波電路的截止頻率分別為100kHz、200kHz和500KHz，帶外衰減為60dB/
十倍頻。
[0036]如圖7所示，所述加法器包括兩塊0P27芯片與一塊AD827芯片，其中一塊0P27芯片與一塊AD827芯片構(gòu)成前級電路，分別作為原始信號和噪聲信號的跟隨器，另一塊0P27芯片構(gòu)成后級電路，采用同相輸入的方式對原始信號和噪聲信號進(jìn)行疊加。
[0037]本實(shí)施例中，所述眼圖顯示模塊采用示波器。
[0038]本方案工作原理為:
[0039]數(shù)字信號發(fā)生器產(chǎn)生的數(shù)字信號序列進(jìn)行曼切斯特編碼，然后經(jīng)過低通濾波器后送入加法器模塊的一個輸入端，偽隨機(jī)信號發(fā)生器產(chǎn)生一個偽隨機(jī)信號序列作為模擬噪聲信號，并經(jīng)過衰減網(wǎng)絡(luò)進(jìn)行處理后送入加法器的另一個輸入端，加法器對輸入的兩路信號進(jìn)行疊加處理，并經(jīng)過噪聲處理模塊去噪處理后送入數(shù)字信號分析電路，數(shù)字信號分析電路分別對去噪后的信號與數(shù)字信號發(fā)生器發(fā)出的時鐘信號進(jìn)行頻率提取并輸出兩路信號，一路是從模擬傳輸信道中提取出來的同步時鐘信號，一路是輸出數(shù)據(jù)序列，然后通過示波器觀察數(shù)字信號分析器輸出的兩路信號；
[0040]在無碼間串?dāng)_和噪聲的理想情況下，波形無失真，每個碼元將重疊在一起，最終在示波器上看到的是際線又細(xì)又清晰的“眼睛”，“眼”開啟得最大。當(dāng)有碼間串?dāng)_時，波形失真，碼元不完全重合，眼圖的際線就會不清晰，引起“眼”部分閉合。若再加上噪聲的影響，則使眼圖的線條變得模糊，“眼”開啟得小了，因此，“眼”張開的大小表示了失真的程度，反映了碼間串?dāng)_的強(qiáng)弱。由此，根據(jù)眼圖上“眼”張開的大小能直觀地表明碼間串?dāng)_和噪聲的影響，從而評價一個數(shù)字信號傳輸系統(tǒng)性能的優(yōu)劣。
【權(quán)利要求】
1.一種簡易數(shù)字信號傳輸性能分析儀，包括數(shù)字信號發(fā)生模塊、偽隨機(jī)信號發(fā)生模塊、低通濾波模塊、加法器模塊、數(shù)字信號分析模塊以及眼圖顯示模塊，所述數(shù)字信號發(fā)生模塊用于產(chǎn)生數(shù)字信號序列；所述低通濾波器模塊和偽隨機(jī)信號發(fā)生模塊分別用于模擬信道的幅頻特性和噪聲；所述加法器模塊用于數(shù)字信號和噪聲的疊加；所述數(shù)字信號分析模塊用于對接收信號的處理并輸出兩路信號；所述眼圖顯示模塊用于觀察從數(shù)字信號分析模塊中輸出的兩路信號的眼圖，以衡量數(shù)字信號傳輸系統(tǒng)的性能優(yōu)劣，其特征在于:所述數(shù)字信號發(fā)生模塊的一個信號輸出端經(jīng)低通濾波模塊連接加法器模塊的一個信號輸入端，所述偽隨機(jī)信號發(fā)生模塊經(jīng)衰減網(wǎng)絡(luò)模塊連接加法器模塊的另一個信號輸入端，該加法器模塊的信號輸出端經(jīng)噪聲處理模塊連接所述數(shù)字信號分析模塊一個信號輸入端，所述數(shù)字信號發(fā)生模塊還與所述數(shù)字信號分析模塊的另一個信號輸入端相連，所述數(shù)字信號分析模塊的輸出端與所述眼圖顯示模塊連接； 所述衰減網(wǎng)絡(luò)模塊采用T型電阻衰減網(wǎng)絡(luò)，包括電阻R1，該電阻Rl的一端與所述偽隨機(jī)信號發(fā)生模塊的信號輸出端相連，該電阻Rl的另一端串電阻R2后連接所述加法器模塊的一個信號輸入端； 所述噪聲處理模塊采用MAX913芯片，該芯片的第一引腳接5V正直流電源，第三引腳經(jīng)電阻Rl與所述加法器模塊的信號輸出端相連，第四引腳接5V負(fù)直流電源，第五引腳與第六引腳串聯(lián)后接地，第七引腳經(jīng)電阻R3連接所述數(shù)字信號分析模塊的信號輸入端，第七引腳還串電阻R4后與第二引腳相連，電阻R4與第二引腳的公共連接端還串接電阻R2后接地，第七引腳還與穩(wěn)壓二極管Dl的陽極相連，穩(wěn)壓二極管Dl的陰極與穩(wěn)壓二極管D2的陰極相連，穩(wěn)壓二極管D2的陽極接地。
2.根據(jù)權(quán)利要求1所述的簡易數(shù)字信號傳輸性能分析儀，其特征在于:在所述數(shù)字信號發(fā)生模塊的控制信號輸入端連接有單片機(jī)，該單片機(jī)的信號輸出端還連接有顯示屏。
3.根據(jù)權(quán)利要求1所述的簡易數(shù)字信號傳輸性能分析儀，其特征在于:所述數(shù)字信號發(fā)生模塊與偽隨機(jī)信號發(fā)生模塊均采用FPGA芯片。
4.根據(jù)權(quán)利要求3所述的簡易數(shù)字信號傳輸性能分析儀，其特征在于:所述數(shù)字信號發(fā)生模塊輸出的數(shù)字信號序列的數(shù)據(jù)率為10?100Kbps，且按1Kbps可調(diào)；所述偽隨機(jī)信號發(fā)生模塊輸出的偽隨機(jī)信號序列的數(shù)據(jù)率為10Mbps，峰峰值為100mV。
5.根據(jù)權(quán)利要求1所述的簡易數(shù)字信號傳輸性能分析儀，其特征在于:所述低通濾波模塊采用三個有源濾波電路組成，三個有源濾波電路的截止頻率分別為10kHz、200kHz和500KHz，帶外衰減為60dB/十倍頻。
6.根據(jù)權(quán)利要求1所述的簡易數(shù)字信號傳輸性能分析儀，其特征在于:所述加法器模塊包括兩塊0P27芯片與一塊AD827芯片，其中一塊0P27芯片與AD827芯片構(gòu)成前級電路，分別作為原始信號和噪聲信號的跟隨器，另一塊0P27芯片構(gòu)成后級電路，采用同相輸入的方式對原始信號和噪聲信號進(jìn)行疊加。
7.根據(jù)權(quán)利要求1所述的簡易數(shù)字信號傳輸性能分析儀，其特征在于:所述眼圖顯示模塊采用示波器。
【文檔編號】H04B17/00GK204103930SQ201420590053
【公開日】2015年1月14日 申請日期:2014年10月13日 優(yōu)先權(quán)日:2014年10月13日
【發(fā)明者】曾孝平, 文亞, 王志明, 李娟 , 陳禮, 劉學(xué) 申請人:重慶大學(xué)