本發(fā)明涉及通信技術(shù)領(lǐng)域，特別涉及一種基帶單元的測(cè)試方法及裝置。

背景技術(shù)：

分布式基站已成為無(wú)線通信系統(tǒng)的主流結(jié)構(gòu)，它由射頻拉遠(yuǎn)單元(Radio Remote Unit，以下簡(jiǎn)稱RRU)和基帶單元(Base Band Unit，以下簡(jiǎn)稱BBU)組成，分別完成基站的射頻處理功能和基帶處理功能。在分布式基站系統(tǒng)中的射頻拉遠(yuǎn)單元和基帶單元可以相對(duì)獨(dú)立的安裝及放置，它們之間通過(guò)專用的標(biāo)準(zhǔn)化接口相連。分布式基站以3GPP協(xié)議標(biāo)準(zhǔn)為基礎(chǔ)開(kāi)發(fā)，能夠針對(duì)無(wú)線網(wǎng)絡(luò)運(yùn)營(yíng)商的不同需求、不同環(huán)境提供無(wú)線網(wǎng)絡(luò)的接入方案，滿足各種使用情況下網(wǎng)絡(luò)覆蓋的需求。

隨著分布式基站的廣泛使用，對(duì)分布式基站的測(cè)試方法仍然主要是在射頻拉遠(yuǎn)單元側(cè)的外部接口Uu口和基帶單元側(cè)的外部接口Iub口進(jìn)行處理。Uu口測(cè)試主要是通過(guò)模擬UE或信號(hào)分析儀，從Uu口灌入上行基帶數(shù)據(jù)，但總會(huì)在空口帶入干擾或在射頻處理時(shí)射頻拉遠(yuǎn)單元引入誤差；Iub口測(cè)試主要是通過(guò)模擬RNC和商用儀表發(fā)送NBAP信令進(jìn)行測(cè)試。但是現(xiàn)有技術(shù)中并沒(méi)有通過(guò)射頻拉遠(yuǎn)單元與基帶單元之間的接口對(duì)基帶單元進(jìn)行測(cè)試的方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種基帶單元的測(cè)試方法及裝置，排除可能由射頻轉(zhuǎn)換引入的干擾和與問(wèn)題，在保證基帶數(shù)據(jù)準(zhǔn)確性的同時(shí)直接完成對(duì)基帶單元的測(cè)試。

為了達(dá)到上述目的，本發(fā)明實(shí)施例提供一種基帶單元的測(cè)試方法，包括：

接收外部基帶數(shù)據(jù)處理設(shè)備發(fā)送的針對(duì)待測(cè)基帶單元的上行基帶數(shù)據(jù)，并將所述上行基帶數(shù)據(jù)轉(zhuǎn)發(fā)至所述待測(cè)基帶單元；

采集所述待測(cè)基帶單元發(fā)送的針對(duì)該待測(cè)基帶單元的下行基帶數(shù)據(jù)，并將所述下行基帶數(shù)據(jù)轉(zhuǎn)發(fā)至所述外部基帶數(shù)據(jù)處理設(shè)備；

根據(jù)所述上行基帶數(shù)據(jù)和所述下行基帶數(shù)據(jù)分別獲取數(shù)字發(fā)射載波功率和接收寬帶功率，并將所述數(shù)字發(fā)射載波功率和接收寬帶功率上報(bào)至所述待測(cè)基帶單元，完成測(cè)試。

其中，所述接收外部基帶數(shù)據(jù)處理設(shè)備發(fā)送的針對(duì)待測(cè)基帶單元的上行基帶數(shù)據(jù)，并將所述上行基帶數(shù)據(jù)轉(zhuǎn)發(fā)至所述待測(cè)基帶單元，具體包括：

通過(guò)低電壓差分信號(hào)LVDS接口接收外部基帶數(shù)據(jù)處理設(shè)備發(fā)送的針對(duì)待測(cè)基帶單元的上行基帶數(shù)據(jù)；

將所述上行基帶數(shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)通路的上行碼片級(jí)基帶數(shù)據(jù)，并通過(guò)通用公共無(wú)線電CPRI接口將所述上行碼片級(jí)基帶數(shù)據(jù)發(fā)送至所述待測(cè)基帶單元。

其中，所述采集所述待測(cè)基帶單元發(fā)送的針對(duì)該待測(cè)基帶單元的下行基帶數(shù)據(jù)，并將所述下行基帶數(shù)據(jù)轉(zhuǎn)發(fā)至所述外部基帶數(shù)據(jù)處理設(shè)備，具體包括：

通過(guò)CPRI接口采集所述待測(cè)基帶單元發(fā)送的針對(duì)該待測(cè)基帶單元的下行基帶數(shù)據(jù)；

將所述下行基帶數(shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)通路的下行碼片級(jí)基帶數(shù)據(jù)，并通過(guò)LVDS接口將所述下行碼片級(jí)基帶數(shù)據(jù)發(fā)送至所述外部基帶數(shù)據(jù)處理設(shè)備。

其中，所述根據(jù)所述上行基帶數(shù)據(jù)和所述下行基帶數(shù)據(jù)分別獲取數(shù)字發(fā)射載波功率和接收寬帶功率，具體包括：

通過(guò)現(xiàn)場(chǎng)可編程門陣列FPGA對(duì)所述上行基帶數(shù)據(jù)進(jìn)行測(cè)量，獲取數(shù)字發(fā)射載波功率；

通過(guò)FPGA對(duì)所述下行基帶數(shù)據(jù)進(jìn)行測(cè)量，獲取接收寬度功率。

其中，所述測(cè)試方法還包括：

與所述待測(cè)基帶單元的高層信令交互，使得所述待測(cè)基帶單元識(shí)別射頻拉遠(yuǎn)單元。

其中，與所述待測(cè)基帶單元之間通過(guò)拉遠(yuǎn)光纖連接。

本發(fā)明實(shí)施例還提供一種基帶單元的測(cè)試裝置，其特征在于，包括：

接收轉(zhuǎn)發(fā)模塊，用于接收外部基帶數(shù)據(jù)處理設(shè)備發(fā)送的針對(duì)待測(cè)基帶單元的上行基帶數(shù)據(jù)，并將所述上行基帶數(shù)據(jù)轉(zhuǎn)發(fā)至所述待測(cè)基帶單元；

采集轉(zhuǎn)發(fā)模塊，用于采集所述待測(cè)基帶單元發(fā)送的針對(duì)該待測(cè)基帶單元的下行基帶數(shù)據(jù)，并將所述下行基帶數(shù)據(jù)轉(zhuǎn)發(fā)至所述外部基帶數(shù)據(jù)處理設(shè)備；

上報(bào)模塊，用于根據(jù)所述上行基帶數(shù)據(jù)和所述下行基帶數(shù)據(jù)分別獲取數(shù)字發(fā)射載波功率和接收寬帶功率，并將所述數(shù)字發(fā)射載波功率和接收寬帶功率上報(bào)至所述待測(cè)基帶單元，完成測(cè)試。

其中，所述接收轉(zhuǎn)發(fā)模塊包括：

接收模塊，用于通過(guò)低電壓差分信號(hào)LVDS接口接收外部基帶數(shù)據(jù)處理設(shè)備發(fā)送的針對(duì)待測(cè)基帶單元的上行基帶數(shù)據(jù)；

第一發(fā)送模塊，用于將所述上行基帶數(shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)通路的上行碼片級(jí)基帶數(shù)據(jù)，并通過(guò)通用公共無(wú)線電CPRI接口將所述上行碼片級(jí)基帶數(shù)據(jù)發(fā)送至所述待測(cè)基帶單元。

其中，所述采集轉(zhuǎn)發(fā)模塊包括：

采集模塊，用于通過(guò)CPRI接口采集所述待測(cè)基帶單元發(fā)送的針對(duì)該待測(cè)基帶單元的下行基帶數(shù)據(jù)；

第二發(fā)送模塊，用于將所述下行基帶數(shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)通路的下行碼片級(jí)基帶數(shù)據(jù)，并通過(guò)LVDS接口將所述下行碼片級(jí)基帶數(shù)據(jù)發(fā)送至所述外部基帶數(shù)據(jù)處理設(shè)備。

其中，所述上報(bào)模塊包括：

第一獲取模塊，用于通過(guò)現(xiàn)場(chǎng)可編程門陣列FPGA對(duì)所述上行基帶數(shù)據(jù)進(jìn)行測(cè)量，獲取數(shù)字發(fā)射載波功率；

第二獲取模塊，用于通過(guò)FPGA對(duì)所述下行基帶數(shù)據(jù)進(jìn)行測(cè)量，獲取接收寬度功率。

其中，所述測(cè)試裝置還包括：

信令交互模塊，用于與所述待測(cè)基帶單元的高層信令交互，使得所述待測(cè)基帶單元識(shí)別射頻拉遠(yuǎn)單元。

其中，所述測(cè)試裝置與所述待測(cè)基帶單元之間通過(guò)拉遠(yuǎn)光纖連接。

本發(fā)明的上述技術(shù)方案至少具有如下有益效果：

本發(fā)明實(shí)施例的基帶單元的測(cè)試方法及裝置中，通過(guò)對(duì)上行基帶數(shù)據(jù)和下行基帶數(shù)據(jù)的轉(zhuǎn)發(fā)，使得對(duì)基帶單元的測(cè)試可以跳過(guò)射頻處理直接接收基帶數(shù) 據(jù)，排除可能由射頻轉(zhuǎn)換引入的干擾與問(wèn)題，在保證基帶數(shù)據(jù)的準(zhǔn)確性的同時(shí)直接對(duì)基帶單元進(jìn)行測(cè)試；并能夠?qū)ι舷滦谢鶐?shù)據(jù)進(jìn)行測(cè)量，實(shí)現(xiàn)數(shù)字發(fā)射載波功率和接收寬帶功率的測(cè)量上報(bào)。

附圖說(shuō)明

圖1表示本發(fā)明實(shí)施例提供的基帶單元的測(cè)試裝置的組成結(jié)構(gòu)示意圖；

圖2表示本發(fā)明實(shí)施例提供的基帶單元的測(cè)試裝置與待測(cè)基帶單元及外部基帶數(shù)據(jù)處理裝置的連接關(guān)系圖；

圖3表示應(yīng)用本發(fā)明實(shí)施例的基帶單元的測(cè)試裝置時(shí)實(shí)驗(yàn)室環(huán)境下的大規(guī)模組網(wǎng)測(cè)試的連接關(guān)系圖；

圖4表示本發(fā)明實(shí)施例提供的基帶單元的測(cè)試方法的步驟流程圖；

圖5表示本發(fā)明實(shí)施例提供的基帶單元的測(cè)試裝置的硬件系統(tǒng)組成圖；

圖6表示本發(fā)明實(shí)施例提供的基帶單元的測(cè)試裝置的軟件系統(tǒng)組成圖；

圖7表示本發(fā)明實(shí)施例提供的基帶單元的測(cè)試裝置的數(shù)據(jù)物理通道原理圖。

具體實(shí)施方式

為使本發(fā)明要解決的技術(shù)問(wèn)題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具體實(shí)施例進(jìn)行詳細(xì)描述。

本發(fā)明針對(duì)現(xiàn)有技術(shù)中對(duì)基帶單元進(jìn)行測(cè)試的方法會(huì)在射頻處理時(shí)引入誤差，影響測(cè)量的精度的問(wèn)題，提供一種基帶單元的測(cè)試方法及裝置，通過(guò)對(duì)上行基帶數(shù)據(jù)和下行基帶數(shù)據(jù)的轉(zhuǎn)發(fā)，使得對(duì)基帶單元的測(cè)試可以跳過(guò)射頻處理直接接收基帶數(shù)據(jù)，排除可能由射頻轉(zhuǎn)換引入的干擾與問(wèn)題，在保證基帶數(shù)據(jù)的準(zhǔn)確性的同時(shí)直接對(duì)基帶單元進(jìn)行測(cè)試；并能夠?qū)ι舷滦谢鶐?shù)據(jù)進(jìn)行測(cè)量，實(shí)現(xiàn)數(shù)字發(fā)射載波功率和接收寬帶功率的測(cè)量上報(bào)。

需要說(shuō)明的是，本發(fā)明實(shí)施例提供的基帶單元的測(cè)試方法是由一模擬設(shè)備執(zhí)行，即與本發(fā)明實(shí)施例提供的基帶單元的測(cè)試方法對(duì)應(yīng)的測(cè)試裝置是一模擬設(shè)備，進(jìn)一步的，該模擬設(shè)備為一模擬射頻拉遠(yuǎn)單元(Sim RRU)。采用本發(fā)明實(shí)施例提供的模擬射頻拉遠(yuǎn)單元對(duì)待測(cè)基帶單元進(jìn)行測(cè)試，可以方便快捷地進(jìn)行實(shí)驗(yàn)室大規(guī)模組網(wǎng)測(cè)試，相對(duì)于真實(shí)射頻拉遠(yuǎn)單元的體積大和笨重，采用本 發(fā)明實(shí)施例進(jìn)行組網(wǎng)測(cè)試更加靈活方便；且相對(duì)于真實(shí)射頻拉遠(yuǎn)單元的成本，尤其是其中射頻器件價(jià)格昂貴，采用本發(fā)明實(shí)施例提供的測(cè)量方法，可以大量節(jié)省成本。

為了更清楚的描述本發(fā)明實(shí)施例提供的測(cè)試方法及裝置，本發(fā)明的具體實(shí)施例中先對(duì)本發(fā)明實(shí)施例提供的基帶單元的測(cè)試裝置進(jìn)行具體描述，如圖1所示，本發(fā)明實(shí)施例提供一種基帶單元的測(cè)試裝置，包括：

接收轉(zhuǎn)發(fā)模塊10，用于接收外部基帶數(shù)據(jù)處理設(shè)備發(fā)送的針對(duì)待測(cè)基帶單元的上行基帶數(shù)據(jù)，并將所述上行基帶數(shù)據(jù)轉(zhuǎn)發(fā)至所述待測(cè)基帶單元；

采集轉(zhuǎn)發(fā)模塊20，用于采集所述待測(cè)基帶單元發(fā)送的針對(duì)該待測(cè)基帶單元的下行基帶數(shù)據(jù)，并將所述下行基帶數(shù)據(jù)轉(zhuǎn)發(fā)至所述外部基帶數(shù)據(jù)處理設(shè)備；

上報(bào)模塊30，用于根據(jù)所述上行基帶數(shù)據(jù)和所述下行基帶數(shù)據(jù)分別獲取數(shù)字發(fā)射載波功率和接收寬帶功率，并將所述數(shù)字發(fā)射載波功率和接收寬帶功率上報(bào)至所述待測(cè)基帶單元，完成測(cè)試。

如圖2所示為本發(fā)明實(shí)施例提供的測(cè)試裝置與外部基帶數(shù)據(jù)處理設(shè)備和待測(cè)基帶單元的連接關(guān)系圖。如圖2所示，本發(fā)明提供的測(cè)試裝置起到連接所述外部基帶數(shù)據(jù)處理設(shè)備和待測(cè)基帶單元的關(guān)系，該測(cè)試裝置接收來(lái)自外部基帶數(shù)據(jù)處理設(shè)備的上行基帶數(shù)據(jù)，通過(guò)待測(cè)基帶單元與該測(cè)試裝置的連接接口將上行基帶數(shù)據(jù)發(fā)送至待測(cè)基帶單元，排出可能由射頻轉(zhuǎn)換引入的干擾與問(wèn)題，在保證基帶數(shù)據(jù)的準(zhǔn)確性的同時(shí)直接對(duì)待測(cè)基帶單元設(shè)備進(jìn)行測(cè)試。本發(fā)明實(shí)施例提供的測(cè)試裝置為一模擬裝置，則本測(cè)試裝置可以在實(shí)驗(yàn)室環(huán)境完成對(duì)待測(cè)基帶單元的接收和發(fā)射性能、基帶資源管理以及基帶算法等方面的測(cè)試，相較于現(xiàn)有的測(cè)試方面，本發(fā)明提供的測(cè)試方面具有極大的便利性。

具體的，本發(fā)明的上述實(shí)施例中，所述測(cè)試裝置還包括：

信令交互模塊，用于與所述待測(cè)基帶單元的高層信令交互，使得所述待測(cè)基帶單元識(shí)別射頻拉遠(yuǎn)單元。

如上所述，本發(fā)明實(shí)施例提供的測(cè)試裝置實(shí)質(zhì)上為一模擬射頻拉遠(yuǎn)單元，但是為了保證待測(cè)基帶單元和外部基帶數(shù)據(jù)處理設(shè)備與該模擬射頻拉遠(yuǎn)單元之間的正常信息交互，測(cè)試裝置還包括一信令交互模塊，該信令交互模塊用于與待測(cè)基帶單元的高層信令進(jìn)行交互，使得待測(cè)基帶單元將模擬射頻拉遠(yuǎn)單元識(shí) 別為真實(shí)的射頻拉遠(yuǎn)單元。即對(duì)于待測(cè)基帶單元來(lái)說(shuō)，模擬射頻拉遠(yuǎn)單元和真實(shí)射頻拉遠(yuǎn)單元并無(wú)區(qū)別，該信令交互模塊使得待測(cè)基帶單元和模擬射頻拉遠(yuǎn)單元之間的信息交互與現(xiàn)有機(jī)制完全一致，更進(jìn)一步的保證了對(duì)基帶單元測(cè)試的準(zhǔn)確性。

進(jìn)一步的，本發(fā)明的上述實(shí)施例中，所述測(cè)試裝置與所述待測(cè)基帶單元之間通過(guò)拉遠(yuǎn)光纖連接。進(jìn)一步的，測(cè)試裝置采用標(biāo)準(zhǔn)的CPRI接口(通用公共無(wú)線電接口)通過(guò)拉遠(yuǎn)光纖與待測(cè)基帶單元連接，并且可以和不同制式的基帶單元進(jìn)行對(duì)接測(cè)試；另外，通過(guò)配置模擬射頻拉遠(yuǎn)單元的相關(guān)參數(shù)，可以模擬不同型號(hào)的射頻拉遠(yuǎn)單元，具有適用范圍廣，成本低等優(yōu)勢(shì)。

具體的，本發(fā)明的上述實(shí)施例中，所述接收轉(zhuǎn)發(fā)模塊10包括：

接收模塊，用于通過(guò)低電壓差分信號(hào)LVDS接口接收外部基帶數(shù)據(jù)處理設(shè)備發(fā)送的針對(duì)待測(cè)基帶單元的上行基帶數(shù)據(jù)；

第一發(fā)送模塊，用于將所述上行基帶數(shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)通路的上行碼片級(jí)基帶數(shù)據(jù)，并通過(guò)通用公共無(wú)線電CPRI接口將所述上行碼片級(jí)基帶數(shù)據(jù)發(fā)送至所述待測(cè)基帶單元。

簡(jiǎn)言之，模擬射頻拉遠(yuǎn)單元與外部基帶數(shù)據(jù)處理設(shè)備之間通過(guò)LVDS接口傳輸數(shù)據(jù)，而模擬射頻拉遠(yuǎn)單元與待測(cè)基帶單元之間通過(guò)CPRI接口傳輸數(shù)據(jù)；即模擬射頻拉遠(yuǎn)單元通過(guò)LVDS接口接收模擬UE等外部基帶數(shù)據(jù)處理設(shè)備的基帶I/Q數(shù)據(jù)(相對(duì)于待測(cè)基帶單元而言，該基帶I/Q數(shù)據(jù)為上行基帶數(shù)據(jù))，并通過(guò)CPRI接口發(fā)送到待測(cè)基帶單元。需要說(shuō)明的是，第一發(fā)送模塊中還包括一轉(zhuǎn)換功能，即將上行基帶數(shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)通路的上行碼片級(jí)基帶數(shù)據(jù)；從而將轉(zhuǎn)換后的上行碼片級(jí)基帶數(shù)據(jù)傳輸至待測(cè)基帶單元，實(shí)現(xiàn)上行基帶測(cè)試。

同時(shí)，本發(fā)明的上述實(shí)施例中，所述采集轉(zhuǎn)發(fā)模塊20包括：

采集模塊，用于通過(guò)CPRI接口采集所述待測(cè)基帶單元發(fā)送的針對(duì)該待測(cè)基帶單元的下行基帶數(shù)據(jù)；

第二發(fā)送模塊，用于將所述下行基帶數(shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)通路的下行碼片級(jí)基帶數(shù)據(jù)，并通過(guò)LVDS接口將所述下行碼片級(jí)基帶數(shù)據(jù)發(fā)送至所述外部基帶數(shù)據(jù)處理設(shè)備。

如上所述，模擬射頻拉遠(yuǎn)單元與待測(cè)基帶單元之間通過(guò)CPRI接口傳輸數(shù)據(jù) 而模擬射頻拉遠(yuǎn)單元與外部基帶數(shù)據(jù)處理設(shè)備之間通過(guò)LVDS接口傳輸數(shù)據(jù)；即模擬射頻拉遠(yuǎn)單元通過(guò)CPRI接口采集待測(cè)基帶單元下發(fā)的基帶I/Q數(shù)據(jù)(相對(duì)于待測(cè)基帶單元而言為下行基帶數(shù)據(jù))，并通過(guò)LVDS接口為外部基帶數(shù)據(jù)處理設(shè)備提供對(duì)應(yīng)的基帶I/Q數(shù)據(jù)，供外部基帶數(shù)據(jù)處理設(shè)備進(jìn)行基帶數(shù)據(jù)分析，實(shí)現(xiàn)對(duì)待測(cè)基帶單元的下行基帶測(cè)試。需要說(shuō)明的是，第二發(fā)送模塊中也包括一轉(zhuǎn)換功能，即將下行基帶數(shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)通路的下行碼片級(jí)基帶數(shù)據(jù)；從而將轉(zhuǎn)換后的下行碼片級(jí)基帶數(shù)據(jù)傳輸至外部基帶數(shù)據(jù)處理設(shè)備，實(shí)現(xiàn)下行基帶測(cè)試。

具體的，本發(fā)明的上述實(shí)施例中，所述上報(bào)模塊30包括：

第一獲取模塊，用于通過(guò)現(xiàn)場(chǎng)可編程門陣列FPGA對(duì)所述上行基帶數(shù)據(jù)進(jìn)行測(cè)量，獲取數(shù)字發(fā)射載波功率；

第二獲取模塊，用于通過(guò)FPGA對(duì)所述下行基帶數(shù)據(jù)進(jìn)行測(cè)量，獲取接收寬度功率。

具體的，模擬射頻拉遠(yuǎn)單元通過(guò)FPGA對(duì)上行基帶數(shù)據(jù)進(jìn)行測(cè)量，計(jì)算數(shù)字發(fā)射載波功率并上報(bào)基帶單元；模擬射頻拉遠(yuǎn)單元通過(guò)FPGA對(duì)下行基帶數(shù)據(jù)進(jìn)行測(cè)量，計(jì)算接收寬帶功率并上報(bào)基帶單元，完成測(cè)試。

需要說(shuō)明的是，由于本發(fā)明實(shí)施例提供的基帶單元的測(cè)試裝置，即模擬射頻拉遠(yuǎn)單元與待測(cè)基帶單元通過(guò)拉遠(yuǎn)光纖相接，適用于實(shí)驗(yàn)室模擬外場(chǎng)不同型號(hào)射頻拉遠(yuǎn)單元的混合組網(wǎng)測(cè)試；同時(shí)可以根據(jù)測(cè)試需求，接入任意數(shù)量的模擬射頻拉遠(yuǎn)單元，實(shí)現(xiàn)待測(cè)基帶單元的實(shí)驗(yàn)室大規(guī)模組網(wǎng)測(cè)試，如圖3所示。

模擬射頻拉遠(yuǎn)單元(本發(fā)明提供的測(cè)試裝置)通過(guò)光纖連接待測(cè)基帶單元，并且模擬射頻拉遠(yuǎn)單元支持四級(jí)級(jí)聯(lián)連接方式。例如，待測(cè)基帶單元光口數(shù)目為6，則可同時(shí)連接24個(gè)模擬射頻拉遠(yuǎn)單元，按照每個(gè)模擬射頻拉遠(yuǎn)單元支持三載扇，則可支持72個(gè)小區(qū)測(cè)試。每個(gè)模擬射頻拉遠(yuǎn)單元均可根據(jù)測(cè)試需求，通過(guò)參數(shù)配置實(shí)現(xiàn)對(duì)不同規(guī)格型號(hào)的真實(shí)射頻拉遠(yuǎn)單元模擬，從而實(shí)現(xiàn)復(fù)雜的外場(chǎng)大規(guī)模組網(wǎng)模擬測(cè)試，相對(duì)于真實(shí)射頻拉遠(yuǎn)單元，不僅大量節(jié)省成本，而且更加靈活方便。

為了更好的實(shí)現(xiàn)上述目的，如圖4所示，本發(fā)明實(shí)施例提供一種應(yīng)用上述基帶單元的測(cè)試裝置(模擬射頻拉遠(yuǎn)單元)的基帶單元的測(cè)試方法，包括：

步驟11，接收外部基帶數(shù)據(jù)處理設(shè)備發(fā)送的針對(duì)待測(cè)基帶單元的上行基帶數(shù)據(jù)，并將所述上行基帶數(shù)據(jù)轉(zhuǎn)發(fā)至所述待測(cè)基帶單元；

步驟12，采集所述待測(cè)基帶單元發(fā)送的針對(duì)該待測(cè)基帶單元的下行基帶數(shù)據(jù)，并將所述下行基帶數(shù)據(jù)轉(zhuǎn)發(fā)至所述外部基帶數(shù)據(jù)處理設(shè)備；

步驟13，根據(jù)所述上行基帶數(shù)據(jù)和所述下行基帶數(shù)據(jù)分別獲取數(shù)字發(fā)射載波功率和接收寬帶功率，并將所述數(shù)字發(fā)射載波功率和接收寬帶功率上報(bào)至所述待測(cè)基帶單元，完成測(cè)試。

本發(fā)明的上述實(shí)施例中，外部基帶數(shù)據(jù)處理設(shè)備在具體應(yīng)用中通常是指用戶設(shè)備UE或者模擬UE或者商用儀表等設(shè)備，在此不作具體限定。本發(fā)明實(shí)施例提供的基帶單元的測(cè)試方法將來(lái)自外部基帶數(shù)據(jù)處理設(shè)備的上行基帶數(shù)據(jù)，通過(guò)數(shù)據(jù)通道傳送至待測(cè)基帶單元，實(shí)現(xiàn)對(duì)待測(cè)基帶單元的上行基帶測(cè)試；且采集來(lái)自待測(cè)基帶單元的下行基帶數(shù)據(jù)并傳送至外部基帶數(shù)據(jù)處理設(shè)備，供外部基帶數(shù)據(jù)處理設(shè)備進(jìn)行基帶數(shù)據(jù)分析，實(shí)現(xiàn)對(duì)待測(cè)基帶單元的下行基帶測(cè)試。同時(shí)本發(fā)明實(shí)施例提供的基帶單元的測(cè)試方法還能夠通過(guò)對(duì)上行基帶數(shù)據(jù)和下行基帶數(shù)據(jù)的測(cè)量計(jì)算，實(shí)現(xiàn)數(shù)字發(fā)射載波功率TCP和接收寬帶功率RTWP的測(cè)量上報(bào)。

具體的，本發(fā)明的上述實(shí)施例中，步驟11具體包括：

步驟111，通過(guò)低電壓差分信號(hào)LVDS接口接收外部基帶數(shù)據(jù)處理設(shè)備發(fā)送的針對(duì)待測(cè)基帶單元的上行基帶數(shù)據(jù)；

步驟112，將所述上行基帶數(shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)通路的上行碼片級(jí)基帶數(shù)據(jù)，并通過(guò)通用公共無(wú)線電CPRI接口將所述上行碼片級(jí)基帶數(shù)據(jù)發(fā)送至所述待測(cè)基帶單元。

具體的，本發(fā)明的上述實(shí)施例中，步驟12具體包括：

步驟121，通過(guò)CPRI接口采集所述待測(cè)基帶單元發(fā)送的針對(duì)該待測(cè)基帶單元的下行基帶數(shù)據(jù)；

步驟122，將所述下行基帶數(shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)通路的下行碼片級(jí)基帶數(shù)據(jù)，并通過(guò)LVDS接口將所述下行碼片級(jí)基帶數(shù)據(jù)發(fā)送至所述外部基帶數(shù)據(jù)處理設(shè)備。

具體的，本發(fā)明的上述實(shí)施例中，步驟13具體包括：

步驟131，通過(guò)現(xiàn)場(chǎng)可編程門陣列FPGA對(duì)所述上行基帶數(shù)據(jù)進(jìn)行測(cè)量，獲 取數(shù)字發(fā)射載波功率；

步驟132，通過(guò)FPGA對(duì)所述下行基帶數(shù)據(jù)進(jìn)行測(cè)量，獲取接收寬度功率。

具體的，本發(fā)明的上述實(shí)施例中所述測(cè)試方法還包括：

與所述待測(cè)基帶單元的高層信令交互，使得所述待測(cè)基帶單元識(shí)別射頻拉遠(yuǎn)單元。

且模擬射頻拉遠(yuǎn)單元與所述待測(cè)基帶單元之間通過(guò)拉遠(yuǎn)光纖連接。

需要說(shuō)明的是，本發(fā)明實(shí)施例提供的基帶單元的測(cè)試方法的針對(duì)上述測(cè)試裝置的方法，則上述測(cè)試裝置的所有實(shí)施例均適用于該測(cè)試方法，且均能達(dá)到相同或相似的有益效果。

綜上，本發(fā)明實(shí)施例提供了對(duì)分布式基站的基帶單元的模擬外場(chǎng)大規(guī)模組網(wǎng)測(cè)試方案，提供了基帶單元的大容量用戶壓力測(cè)試方案，可以在實(shí)驗(yàn)室環(huán)境完成對(duì)基帶單元的接收與發(fā)射性能、基帶資源管理、基帶算法等方面的測(cè)試。

需要說(shuō)明的是，本發(fā)明實(shí)施例提供的基帶單元的測(cè)試裝置雖然為一模擬裝置，但是其也包括具體的硬件系統(tǒng)和軟件系統(tǒng)組成；下面分別從該測(cè)試裝置的硬件系統(tǒng)和軟件系統(tǒng)的具體組成及作用來(lái)詳細(xì)描述本發(fā)明實(shí)施例提供的測(cè)試裝置。該硬件系統(tǒng)及軟件系統(tǒng)的具體組成僅為本申請(qǐng)的較佳實(shí)施例，其他能夠達(dá)到同等或相似效果的器件同樣適用于本申請(qǐng)，屬于本申請(qǐng)的保護(hù)范圍。

如圖5所示，模擬射頻拉遠(yuǎn)單元的硬件系統(tǒng)主要由處理器CPU、IQ數(shù)據(jù)處理FPGA、光接口模塊BRIC2、IQ數(shù)據(jù)交換模塊LVDS、以太交換網(wǎng)模塊Ethernet Switch構(gòu)成。

CPU采用MPC 8360實(shí)現(xiàn)，負(fù)責(zé)系統(tǒng)各模塊的流程控制和功能協(xié)調(diào)，負(fù)責(zé)信令數(shù)據(jù)和用戶數(shù)據(jù)的轉(zhuǎn)發(fā)。CPU和光接口模塊BRIC2連接，捕獲基帶單元的光口MAC廣播，根據(jù)廣播綁定MAC和IP地址，實(shí)現(xiàn)與基帶單元的消息通信；CPU與IQ數(shù)據(jù)處理FPGA連接，控制FPGA進(jìn)行IQ數(shù)據(jù)的發(fā)送與采集；CPU與IQ數(shù)據(jù)交換模塊LVDS連接，通過(guò)LVDS鏈路接收和發(fā)送IQ數(shù)據(jù)。CPU與以太交換網(wǎng)模塊Ethernet Switch連接，實(shí)現(xiàn)和外部設(shè)備的以太網(wǎng)交換。

IQ數(shù)據(jù)處理FPGA采用一片中檔、一片低檔共2片F(xiàn)PGA來(lái)實(shí)現(xiàn)IQ數(shù)據(jù)的復(fù)用/解復(fù)用、交換、分發(fā)，時(shí)鐘的鑒相、時(shí)鐘檢測(cè)等。中檔FPGA采用EP2S30F672C5，用于實(shí)現(xiàn)IQ處理，采集來(lái)自光模塊BRIC2的IQ數(shù)據(jù)，發(fā)送到 LVDS模塊，來(lái)自LVDS鏈路的IQ數(shù)據(jù)，通過(guò)BRIC2發(fā)送到基帶單元；低檔FPGA采用EP2C8F256C8N，用于實(shí)現(xiàn)時(shí)鐘處理。

光接口模塊BRIC2采用PMC的專用芯片PM7832來(lái)實(shí)現(xiàn)，PMC7832是一個(gè)兩端口的基帶射頻接口控制器，內(nèi)部集成了速率自適應(yīng)的SERDES通路。采用CPRI協(xié)議，提供CPRI的成幀、映射、交換、合并等功能，并且能夠?qū)︽溌坊謴?fù)時(shí)鐘進(jìn)行抖動(dòng)消除

LVDS接口模塊用于連接模擬UE設(shè)備的差分信號(hào)接口，主要包括LVDS差分線收發(fā)器、驅(qū)動(dòng)器及用于數(shù)據(jù)處理的IQ_FPGA(EP2S30F672C5,ALTERA)。

以太交換網(wǎng)模塊Ethernet Switch采用88E6095，用于實(shí)現(xiàn)和外部設(shè)備的以太網(wǎng)通信。

如圖6所示，模擬射頻拉遠(yuǎn)單元的軟件系統(tǒng)由八部分構(gòu)成，包括：CPRI接口模塊CPRIM、主控管理模塊MCM、配置管理模塊CMM、測(cè)量處理模塊MPM、IQ數(shù)據(jù)模塊IQM、LVDS管理模塊LVDSM、操作支撐子系統(tǒng)OSS、板級(jí)支持包BSP。

CPRI接口模塊負(fù)責(zé)光口通信管理和IQ數(shù)據(jù)轉(zhuǎn)發(fā)。CPRI接口模塊啟動(dòng)后裝載一個(gè)光口截包任務(wù)，捕獲基帶單元廣播的MAC和IP，并綁定為自身的Mac和IP，從而實(shí)現(xiàn)與基帶單元的消息通信；CPRI接口模塊對(duì)光口的上下行IQ數(shù)據(jù)，通知FPGA轉(zhuǎn)發(fā)到對(duì)應(yīng)的光通道和LVDS鏈路。

主控管理模塊MCM負(fù)責(zé)系統(tǒng)資源分配和對(duì)其它模塊流程控制。主控模塊上電后，首先進(jìn)行資源初始化，初始化成功后，發(fā)送上電消息到其它模塊。

配置管理模塊CMM負(fù)責(zé)與基帶單元進(jìn)行消息交互。對(duì)來(lái)自基帶單元請(qǐng)求消息，模擬真實(shí)射頻拉遠(yuǎn)單元功能向基帶單元回復(fù)響應(yīng)消息；配置管理模塊與基帶單元消息會(huì)話成功后，在基帶單元上可以使用模擬射頻拉遠(yuǎn)裝置進(jìn)行小區(qū)建立、無(wú)線鏈路建立等。

測(cè)量處理模塊MPM負(fù)責(zé)對(duì)IQ數(shù)據(jù)的測(cè)量計(jì)算。對(duì)上行IQ數(shù)據(jù)進(jìn)行數(shù)字發(fā)射載波功率TCP的計(jì)算，對(duì)下行IQ數(shù)據(jù)進(jìn)行接收寬帶功率RTWP的計(jì)算，并將測(cè)量結(jié)果上報(bào)基帶單元。

IQ數(shù)據(jù)處理模塊IQM負(fù)責(zé)控制FPGA進(jìn)行上行IQ數(shù)據(jù)發(fā)射和下行IQ數(shù)據(jù)采集。收到上行IQ數(shù)據(jù)發(fā)射命令后，通知FPGA讀取LVDS的上行IQ數(shù)據(jù)并 通過(guò)CPRI接口發(fā)射到基帶單元；收到下行IQ數(shù)據(jù)采集命令后，通知FPGA采集下行IQ數(shù)據(jù)，并通過(guò)LVDS接口傳送給其它IQ數(shù)據(jù)處理或保存成IQ數(shù)據(jù)文件。

LVDS接口模塊LVDSM負(fù)責(zé)接收和發(fā)送差分信號(hào)。LVDS接口模塊將外部IQ數(shù)據(jù)源的16路差分信號(hào)解復(fù)用成48路上行IQ數(shù)據(jù)送入上行基帶IQ數(shù)據(jù)通道；LVDS接口模塊將下行基帶IQ數(shù)據(jù)通道的48路IQ數(shù)據(jù)復(fù)用成16路的LVDS信號(hào)經(jīng)差分信號(hào)線送給外部IQ數(shù)據(jù)處理設(shè)備。

操作支撐子系統(tǒng)OSS提供與操作系統(tǒng)運(yùn)行環(huán)境無(wú)關(guān)的軟件運(yùn)行支撐平臺(tái)，提供二次調(diào)度、定時(shí)器、內(nèi)存管理功能，提供系統(tǒng)監(jiān)控告警及日志功能。

板級(jí)支持包BSP是介于模擬射頻拉遠(yuǎn)單元硬件單板和操作支撐子系統(tǒng)OSS中間的一層，實(shí)現(xiàn)對(duì)OSS的支持，為高層訪問(wèn)硬件設(shè)備提供的函數(shù)包。

具體的，從數(shù)據(jù)通道的角度來(lái)說(shuō)，本發(fā)明實(shí)施例提供的基帶單元的測(cè)試裝置的數(shù)據(jù)物理通道包括上行IQ數(shù)據(jù)通道和下行IQ數(shù)據(jù)通道。如圖7所示。

主控CPU：引導(dǎo)完成模擬射頻拉遠(yuǎn)單元啟動(dòng)時(shí)的初始化過(guò)程，并負(fù)責(zé)系統(tǒng)的整體控制。對(duì)系統(tǒng)中的各物理接口的收發(fā)與協(xié)同進(jìn)行控制，接收處理由各物理接口信號(hào)解碼出的信令及交互消息，并對(duì)系統(tǒng)的運(yùn)行情況加以監(jiān)控。

時(shí)鐘模塊CLK：在時(shí)鐘模塊中，由晶振產(chǎn)生的61.44Mhz時(shí)鐘參考源信號(hào)通過(guò)FPGA鎖相環(huán)實(shí)現(xiàn)板內(nèi)時(shí)鐘同步處理，產(chǎn)生模擬射頻拉遠(yuǎn)單元所需的所有內(nèi)部時(shí)鐘信號(hào)，并完成對(duì)各模塊進(jìn)行時(shí)鐘分發(fā)。對(duì)于模擬射頻拉遠(yuǎn)裝置與基帶單元為相互獨(dú)立的異步系統(tǒng)，通過(guò)CPRI接口提取基帶單元的系統(tǒng)工作時(shí)鐘，由FPGA利用鎖相環(huán)等方法完成與基帶單元的時(shí)鐘對(duì)齊。

上行基帶IQ數(shù)據(jù)通道：FPGA接收來(lái)自LVDS鏈路的IQ數(shù)據(jù)，根據(jù)基帶單元的設(shè)置將不同載頻的IQ數(shù)據(jù)對(duì)應(yīng)到相應(yīng)的天線通道并與信令組合送向CPRI接口模塊。

下行基帶IQ數(shù)據(jù)通道：FPGA采集CPRI接口的下行IQ數(shù)據(jù)，根據(jù)基帶單元設(shè)置將不同天線通道的IQ數(shù)據(jù)對(duì)應(yīng)到相應(yīng)的LVDS鏈路，通過(guò)LVDS接口發(fā)往外部IQ數(shù)據(jù)處理設(shè)備。

CPRI接口：用于連接基帶單元的標(biāo)準(zhǔn)接口，主要由IQ_FPGA、雙通道基帶射頻接口控制芯片(PM7832/BRIC2)及光電轉(zhuǎn)換模塊組成。

光模塊接收由基帶單元經(jīng)拉遠(yuǎn)光纖送入的光信號(hào)，按照CPRI協(xié)議中的幀結(jié)構(gòu)和接口芯片BRIC2的相關(guān)時(shí)序要求從BRIC2接口提取出相應(yīng)的IQ數(shù)據(jù)信號(hào)以及專用控制信令，每一個(gè)BRIC2接口提取出12路IQ數(shù)據(jù)信號(hào)并將此12路IQ對(duì)齊送給數(shù)據(jù)交換模塊，并對(duì)提取出來(lái)的專用控制信令進(jìn)行解析模擬完成基帶單元對(duì)射頻拉遠(yuǎn)單元的遠(yuǎn)程維護(hù)與控制；

來(lái)自基帶IQ數(shù)據(jù)處理設(shè)備的基帶IQ數(shù)據(jù)經(jīng)數(shù)據(jù)交換出48路3.84Mhz的IQ數(shù)據(jù)，將48路IQ數(shù)據(jù)分成4個(gè)接口通道，每個(gè)接口通道承載12路IQ數(shù)據(jù)。按照CPRI協(xié)議中的幀結(jié)構(gòu)要求和接口芯片BRIC2的相關(guān)時(shí)序要求送給BRIC2芯片，然后通過(guò)光模塊與光纖送入基帶單元。

LVDS接口：用于連接外部IQ數(shù)據(jù)處理設(shè)備的差分信號(hào)接口，包括LVDS差分線收發(fā)器、驅(qū)動(dòng)器及用于數(shù)據(jù)處理的IQ_FPGA(EP2S30F672C5,ALTERA)。

上行方向上，LVDS接口模塊負(fù)責(zé)接收由外部IQ數(shù)據(jù)處理設(shè)備送入的16路LVDS差分信號(hào)并解串化成16組并行數(shù)據(jù)，完成時(shí)鐘標(biāo)志位判斷及鎖定后輸出16組61.44Mhz的并行復(fù)用數(shù)據(jù)，然后解復(fù)用成每組3路共48路上行IQ數(shù)據(jù)(7.68Mhz)送入上行基帶IQ數(shù)據(jù)通道。

下行方向上，將下行基帶IQ數(shù)據(jù)通道送入的48路IQ數(shù)據(jù)(3.84Mhz)復(fù)用成16組61.44Mhz的并行數(shù)據(jù)，使用IQ_FPGA(EP2S30F672C5,ALTERA)的SERDES發(fā)送器將復(fù)數(shù)據(jù)串行化為16路的LVDS信號(hào)經(jīng)差分信號(hào)線送入外部IQ數(shù)據(jù)處理設(shè)備。

以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明所述原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。