本發(fā)明涉及一種網(wǎng)絡(luò)設(shè)備和用于網(wǎng)絡(luò)設(shè)備中的報文轉(zhuǎn)發(fā)方法。

背景技術(shù)：

網(wǎng)絡(luò)設(shè)備包括轉(zhuǎn)發(fā)板和接口板，并且，為了提高轉(zhuǎn)發(fā)的可靠性，轉(zhuǎn)發(fā)板可以采用主備冗余的配備方式。

當(dāng)需要進(jìn)行轉(zhuǎn)發(fā)板的主備切換時，可以對轉(zhuǎn)發(fā)板與接口板之間的I/O總線執(zhí)行物理切換操作。即，接口板與降至備用狀態(tài)的轉(zhuǎn)發(fā)板之間的I/O總線的物理連接斷開，接口板與晉升為主用狀態(tài)的轉(zhuǎn)發(fā)板之間建立新的I/O總線的物理連接。并且，晉升為主用狀態(tài)的轉(zhuǎn)發(fā)板還需要對新建立物理連接的I/O總線進(jìn)行初始化配置。

可見，由于對I/O總線的物理切換操作，網(wǎng)絡(luò)設(shè)備會發(fā)生數(shù)據(jù)報文流的流量中斷。并且，主備切換后對I/O總線進(jìn)行的初始化配置會延長流量中斷的時間。尤其是，若I/O總線選用PCI-E(Peripheral Component Interconnect Express，高速外設(shè)部件互連標(biāo)準(zhǔn))總線，則主備切換后對I/O總線進(jìn)行的初始化配置會大幅延長流量中斷的時間。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明的實(shí)施例提供了一種網(wǎng)絡(luò)設(shè)備和用于網(wǎng)絡(luò)設(shè)備中的報文轉(zhuǎn)發(fā)方法。

在一個實(shí)施例中，一種網(wǎng)絡(luò)設(shè)備，包括：

第一轉(zhuǎn)發(fā)板；

第二轉(zhuǎn)發(fā)板；

接口板，該接口板具有邏輯裝置和網(wǎng)絡(luò)接口芯片，該邏輯裝置通過第一I/O總線連接第一轉(zhuǎn)發(fā)板、通過第二I/O總線連接第二轉(zhuǎn)發(fā)板、以及通過網(wǎng)絡(luò)接口總線連接網(wǎng)絡(luò)接口芯片；

其中，該邏輯裝置將網(wǎng)絡(luò)接口芯片從網(wǎng)絡(luò)設(shè)備的外部接收到的數(shù)據(jù)報文形成通過第一I/O總線發(fā)送至第一轉(zhuǎn)發(fā)板的第一上行數(shù)據(jù)報文流、以及通過第二I/O總線發(fā)送至第二轉(zhuǎn)發(fā)板的 第二上行數(shù)據(jù)報文流；

并且，該邏輯裝置根據(jù)第一轉(zhuǎn)發(fā)板和第二轉(zhuǎn)發(fā)板的主備狀態(tài)，將通過第一I/O總線接收的第一轉(zhuǎn)發(fā)板處理后的第一下行數(shù)據(jù)報文流和通過第二I/O總線接收的第二轉(zhuǎn)發(fā)板處理后的第二下行數(shù)據(jù)報文流通過網(wǎng)絡(luò)接口總線與網(wǎng)絡(luò)接口芯片擇一地導(dǎo)通。

可選地，第一I/O總線為第一PCI-E總線，第二I/O總線為第二PCI-E總線，第一轉(zhuǎn)發(fā)板具有連接第一PCI-E總線的第一PCI-E根復(fù)合體和驅(qū)動第一PCI-E根復(fù)合體的第一CPU，第二轉(zhuǎn)發(fā)板具有連接第二PCI-E總線的第二PCI-E根復(fù)合體和驅(qū)動第二PCI-E根復(fù)合體的第二CPU，并且，邏輯裝置包括：連接第一PCI-E總線的第一PCI-E端點(diǎn)；連接第二PCI-E總線的第二PCI-E端點(diǎn)；連接第一PCI-E端點(diǎn)的第一接收緩存隊(duì)列和第一發(fā)送緩存隊(duì)列；連接第二PCI-E端點(diǎn)的第二接收緩存隊(duì)列和第二發(fā)送緩存隊(duì)列；通過網(wǎng)絡(luò)接口總線連接網(wǎng)絡(luò)接口芯片的網(wǎng)絡(luò)接口總線控制器；將網(wǎng)絡(luò)接口總線控制器分別連接第一接收緩存隊(duì)列和第二接收緩存隊(duì)列的復(fù)制驅(qū)動器，用于利用第一接收緩存隊(duì)列形成第一上行數(shù)據(jù)報文流、利用第二接收緩存隊(duì)列形成第二上行數(shù)據(jù)報文流；以及，將第一發(fā)送緩存隊(duì)列和第二發(fā)送緩存隊(duì)列擇一地連接至網(wǎng)絡(luò)接口總線控制器的選擇切換器，用于使第一下行數(shù)據(jù)報文流和第二下行數(shù)據(jù)報文流通過網(wǎng)絡(luò)接口總線與網(wǎng)絡(luò)接口芯片擇一地導(dǎo)通。

可選地，該邏輯裝置進(jìn)一步包括：第一PCI-E端點(diǎn)、第一接收緩存隊(duì)列以及第一發(fā)送緩存隊(duì)列在網(wǎng)絡(luò)設(shè)備上電啟動后的PCI-E初始化過程中由第一CPU通過驅(qū)動第一PCI-E根復(fù)合體配置；第二PCI-E端點(diǎn)、第二接收緩存隊(duì)列以及第二發(fā)送緩存隊(duì)列在網(wǎng)絡(luò)設(shè)備上電啟動后的PCI-E初始化過程中由第二CPU通過驅(qū)動第二PCI-E根復(fù)合體配置。

可選地，該邏輯裝置進(jìn)一步包括：

第一PCI-E端點(diǎn)、第一接收緩存隊(duì)列以及第一發(fā)送緩存隊(duì)列在網(wǎng)絡(luò)設(shè)備上電啟動時的PCI-E初始化過程中由第一CPU通過驅(qū)動第一PCI-E根復(fù)合體配置；

第二PCI-E端點(diǎn)、第二接收緩存隊(duì)列以及第二發(fā)送緩存隊(duì)列在網(wǎng)絡(luò)設(shè)備上電啟動時的PCI-E初始化過程中由第二CPU通過驅(qū)動第二PCI-E根復(fù)合體配置。

可選地，該邏輯裝置進(jìn)一步包括：狀態(tài)識別模塊，用于通過第一CPU的控制管腳和第二CPU的控制管腳記錄第一轉(zhuǎn)發(fā)板和第二轉(zhuǎn)發(fā)板的主備狀態(tài)；選擇切換開關(guān)，用于根據(jù)狀態(tài)識別模塊記錄的主備狀態(tài)，當(dāng)?shù)谝晦D(zhuǎn)發(fā)板為主用轉(zhuǎn)發(fā)板時，將通過第一I/O總線接收的第一轉(zhuǎn)發(fā)板處理后的第一下行數(shù)據(jù)報文流通過網(wǎng)絡(luò)接口總線與網(wǎng)絡(luò)接口芯片導(dǎo)通，當(dāng)?shù)诙D(zhuǎn)發(fā)板為主用轉(zhuǎn)發(fā)板時，將通過第二I/O總線接收的第二轉(zhuǎn)發(fā)板處理后的第二下行數(shù)據(jù)報文流通過網(wǎng)絡(luò)接口總線與網(wǎng)絡(luò)接口芯片導(dǎo)通。

可選地，該邏輯裝置進(jìn)一步包括：網(wǎng)絡(luò)接口配置模塊，用于在網(wǎng)絡(luò)接口配置過程中，根據(jù)狀態(tài)識別模塊記錄的主備狀態(tài)，當(dāng)?shù)谝晦D(zhuǎn)發(fā)板為主用轉(zhuǎn)發(fā)板時，從第一PCI-E根復(fù)合體接 收第一CPU對網(wǎng)絡(luò)接口總線控制器和網(wǎng)絡(luò)接口芯片的初始化配置；當(dāng)?shù)诙D(zhuǎn)發(fā)板為主用轉(zhuǎn)發(fā)板時，從第二PCI-E根復(fù)合體接收第二CPU對網(wǎng)絡(luò)接口總線控制器和網(wǎng)絡(luò)接口芯片的初始化配置。

可選地，該邏輯裝置進(jìn)一步包括：板級配置模塊，通過第一管理總線連接第一CPU、并通過第二管理總線連接第二CPU，用于在網(wǎng)絡(luò)設(shè)備啟動時，根據(jù)狀態(tài)識別模塊記錄的主備狀態(tài)，當(dāng)?shù)谝晦D(zhuǎn)發(fā)板為主用轉(zhuǎn)發(fā)板時，通過第一管理總線從第一CPU獲取對接口板的初始化配置，當(dāng)?shù)谝晦D(zhuǎn)發(fā)板為主用轉(zhuǎn)發(fā)板時，通過第二管理總線從第二CPU獲取對接口板的初始化配置。

在一個實(shí)施例中，一種用于網(wǎng)絡(luò)設(shè)備中的報文轉(zhuǎn)發(fā)方法，該網(wǎng)絡(luò)設(shè)備包括具有網(wǎng)絡(luò)接口芯片的接口板、通過第一I/O總線連接接口板的第一轉(zhuǎn)發(fā)板、以及通過第二I/O總線連接接口板的第二轉(zhuǎn)發(fā)板，并且，該報文轉(zhuǎn)發(fā)方法包括應(yīng)用在接口板的如下步驟：

將網(wǎng)絡(luò)接口芯片從網(wǎng)絡(luò)設(shè)備的外部接收到的數(shù)據(jù)報文形成通過第一I/O總線發(fā)送至第一轉(zhuǎn)發(fā)板的第一上行數(shù)據(jù)報文流、以及通過第二I/O總線發(fā)送至第二轉(zhuǎn)發(fā)板的第二上行數(shù)據(jù)報文流；

根據(jù)第一轉(zhuǎn)發(fā)板和第二轉(zhuǎn)發(fā)板的主備狀態(tài)，將通過第一I/O總線接收的第一轉(zhuǎn)發(fā)板處理后的第一下行數(shù)據(jù)報文流和通過第二I/O總線接收的第二轉(zhuǎn)發(fā)板處理后的第二下行數(shù)據(jù)報文流通過網(wǎng)絡(luò)接口總線與網(wǎng)絡(luò)接口芯片擇一地導(dǎo)通。

可選地，第一I/O總線為第一PCI-E總線，第二I/O總線為第二PCI-E總線，第一轉(zhuǎn)發(fā)板具有連接第一PCI-E總線的第一PCI-E根復(fù)合體和驅(qū)動第一PCI-E根復(fù)合體的第一CPU，第二轉(zhuǎn)發(fā)板具有連接第二PCI-E總線的第二PCI-E根復(fù)合體和驅(qū)動第二PCI-E根復(fù)合體的第二CPU，接口板具有連接第一PCI-E總線的第一PCI-E端點(diǎn)、連接第二PCI-E總線的第二PCI-E端點(diǎn)、連接第一PCI-E端點(diǎn)的第一接收緩存隊(duì)列和第一發(fā)送緩存隊(duì)列、連接第二PCI-E端點(diǎn)的第二接收緩存隊(duì)列和第二發(fā)送緩存隊(duì)列、以及通過網(wǎng)絡(luò)接口總線連接網(wǎng)絡(luò)接口芯片的網(wǎng)絡(luò)接口總線控制器；該報文轉(zhuǎn)發(fā)方法將網(wǎng)絡(luò)接口總線控制器從網(wǎng)絡(luò)接口芯片接收到的數(shù)據(jù)報文復(fù)制、并分別填充至第一接收緩存隊(duì)列和第二接收緩存隊(duì)列，以利用第一接收緩存隊(duì)列形成第一上行數(shù)據(jù)報文流、利用第二接收緩存隊(duì)列形成第二上行數(shù)據(jù)報文流；并且，該報文轉(zhuǎn)發(fā)方法還包括：將第一發(fā)送緩存隊(duì)列和第二發(fā)送緩存隊(duì)列擇一地與網(wǎng)絡(luò)接口總線控制器導(dǎo)通，以使第一下行數(shù)據(jù)報文流和第二下行數(shù)據(jù)報文流通過網(wǎng)絡(luò)接口總線與網(wǎng)絡(luò)接口芯片擇一地導(dǎo)通。

可選地，在網(wǎng)絡(luò)設(shè)備上電啟動后的PCI-E初始化過程中，該報文轉(zhuǎn)發(fā)方法進(jìn)一步包括：第一PCI-E端點(diǎn)、第一接收緩存隊(duì)列以及第一發(fā)送緩存隊(duì)列由第一CPU通過驅(qū)動第一PCI-E根復(fù)合體配置；第二PCI-E端點(diǎn)、第二接收緩存隊(duì)列以及第二發(fā)送緩存隊(duì)列由第二CPU通過 驅(qū)動第二PCI-E根復(fù)合體配置。

可選地，該報文轉(zhuǎn)發(fā)方法進(jìn)一步包括：通過第一CPU的控制管腳和第二CPU的控制管腳識別第一轉(zhuǎn)發(fā)板和第二轉(zhuǎn)發(fā)板的主備狀態(tài)，當(dāng)?shù)谝晦D(zhuǎn)發(fā)板為主用轉(zhuǎn)發(fā)板時，將通過第一I/O總線接收的第一轉(zhuǎn)發(fā)板處理后的第一下行數(shù)據(jù)報文流通過網(wǎng)絡(luò)接口總線與網(wǎng)絡(luò)接口芯片導(dǎo)通，當(dāng)?shù)诙D(zhuǎn)發(fā)板為主用轉(zhuǎn)發(fā)板時，將通過第二I/O總線接收的第二轉(zhuǎn)發(fā)板處理后的第二下行數(shù)據(jù)報文流通過網(wǎng)絡(luò)接口總線與網(wǎng)絡(luò)接口芯片導(dǎo)通。

可選地，在網(wǎng)絡(luò)接口配置過程中，該報文轉(zhuǎn)發(fā)方法進(jìn)一步包括：當(dāng)?shù)谝晦D(zhuǎn)發(fā)板為主用轉(zhuǎn)發(fā)板時，從第一PCI-E根復(fù)合體接收第一CPU對網(wǎng)絡(luò)接口總線控制器和網(wǎng)絡(luò)接口芯片的初始化配置；當(dāng)?shù)诙D(zhuǎn)發(fā)板為主用轉(zhuǎn)發(fā)板時，從第二PCI-E根復(fù)合體接收第二CPU對網(wǎng)絡(luò)接口總線控制器和網(wǎng)絡(luò)接口芯片的初始化配置。

可選地，在網(wǎng)絡(luò)設(shè)備啟動時，該報文轉(zhuǎn)發(fā)方法進(jìn)一步包括：當(dāng)?shù)谝晦D(zhuǎn)發(fā)板為主用轉(zhuǎn)發(fā)板時，通過第一管理總線從第一CPU獲取對接口板的初始化配置，當(dāng)?shù)谝晦D(zhuǎn)發(fā)板為主用轉(zhuǎn)發(fā)板時，通過第二管理總線從第二CPU獲取對接口板的初始化配置。

通過上述的實(shí)施例，接口板的網(wǎng)絡(luò)接口芯片從網(wǎng)絡(luò)設(shè)備外部接收到的數(shù)據(jù)報文可以形成為通過第一I/O總線發(fā)送至第一轉(zhuǎn)發(fā)板的第一上行數(shù)據(jù)報文流、以及通過第二I/O總線發(fā)送至第二轉(zhuǎn)發(fā)板的第二上行數(shù)據(jù)報文流；因此，當(dāng)?shù)谝晦D(zhuǎn)發(fā)板和第二轉(zhuǎn)發(fā)板均能夠?qū)崿F(xiàn)正常轉(zhuǎn)發(fā)時，可以同時存在分別通過第一I/O總線和第二I/O總線獨(dú)立傳輸?shù)牡谝幌滦袛?shù)據(jù)報文流和第二下行數(shù)據(jù)報文流，并且，通過將第一下行數(shù)據(jù)報文流和第二下行數(shù)據(jù)報文流與網(wǎng)絡(luò)接口芯片擇一地導(dǎo)通，實(shí)現(xiàn)數(shù)據(jù)報文流的轉(zhuǎn)發(fā)?？梢姡?dāng)轉(zhuǎn)發(fā)板需要進(jìn)行主備切換時，可以不需要對第一I/O總線和第二I/O總線中的任意一個執(zhí)行物理切換操作，因此，上述實(shí)施例可以避免對I/O總線的物理切換操作及物理切換完成后的初始化過程，從而，上述實(shí)施例可以縮短主備切換導(dǎo)致的流量中斷的時間。

附圖說明

圖1為一個實(shí)施例中的網(wǎng)絡(luò)設(shè)備的原理性示意圖；

圖2a和圖2b為如圖1所示實(shí)施例的工作狀態(tài)示意圖；

圖3為一個實(shí)施例中基于PCI-E總線的網(wǎng)絡(luò)設(shè)備的結(jié)構(gòu)示意圖；

圖4a和圖4b為如圖3所示實(shí)施例的工作狀態(tài)示意圖；

圖5為如圖3所示的網(wǎng)絡(luò)設(shè)備的擴(kuò)展結(jié)構(gòu)示意圖；

圖6為一個實(shí)施例中用于網(wǎng)絡(luò)設(shè)備中的報文轉(zhuǎn)發(fā)方法的流程示意圖；

圖7為一個實(shí)施例中的網(wǎng)絡(luò)設(shè)備的初始化流程示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實(shí)施例，對本發(fā)明進(jìn)一步詳細(xì)說明。

如圖1所示，在一個實(shí)施例中，網(wǎng)絡(luò)設(shè)備10包括：

第一轉(zhuǎn)發(fā)板11；

第二轉(zhuǎn)發(fā)板12；

接口板13，該接口板13具有邏輯裝置131和網(wǎng)絡(luò)接口芯片132，該邏輯裝置131通過第一I/O總線21連接第一轉(zhuǎn)發(fā)板11、通過第二I/O總線22連接第二轉(zhuǎn)發(fā)板12、并通過網(wǎng)絡(luò)接口總線23連接網(wǎng)絡(luò)接口芯片132；

其中，該邏輯裝置131將網(wǎng)絡(luò)接口芯片132從網(wǎng)絡(luò)設(shè)備10的外部接收到的數(shù)據(jù)報文200a形成通過第一I/O總線21發(fā)送至第一轉(zhuǎn)發(fā)板11的第一上行數(shù)據(jù)報文流211、以及通過第二I/O總線22發(fā)送至第二轉(zhuǎn)發(fā)板12的第二上行數(shù)據(jù)報文流212；

并且，該邏輯裝置根據(jù)第一轉(zhuǎn)發(fā)板11和第二轉(zhuǎn)發(fā)板12的主備狀態(tài)，將通過第一I/O總線21接收的第一轉(zhuǎn)發(fā)板11處理后的第一下行數(shù)據(jù)報文流221和第二下行數(shù)據(jù)報文流222通過網(wǎng)絡(luò)接口總線23與網(wǎng)絡(luò)接口芯片132擇一地導(dǎo)通，使網(wǎng)絡(luò)接口芯片132可以在網(wǎng)絡(luò)設(shè)備10的出方向上發(fā)出數(shù)據(jù)報文200b。

其中，上述限定數(shù)據(jù)報文流方向的“上行”可以理解為從網(wǎng)絡(luò)設(shè)備10的外部進(jìn)入到網(wǎng)絡(luò)設(shè)備10內(nèi)部的方向(即，入方向)，或者，也可以理解為從接口板13向第一轉(zhuǎn)發(fā)板11和第二轉(zhuǎn)發(fā)板12發(fā)送的方向；相應(yīng)地，上述限定數(shù)據(jù)報文流方向的“下行”可以理解為從網(wǎng)絡(luò)設(shè)備10的內(nèi)部發(fā)出至網(wǎng)絡(luò)設(shè)備10外部的方向(即，出方向)，或者，也可以理解為從第一轉(zhuǎn)發(fā)板11和第二轉(zhuǎn)發(fā)板12向接口板13發(fā)送的方向。并且，“上行”和“下行”是用來限定相反的兩個相對方向，而非表示絕對方向。

上述的實(shí)施例所述的原理中，可以包括如圖2a和圖2b所示的兩種狀態(tài)：

如圖2a所示，當(dāng)?shù)谝晦D(zhuǎn)發(fā)板11處于主用狀態(tài)、第二轉(zhuǎn)發(fā)板12處于備用狀態(tài)時，邏輯裝置131可以通過網(wǎng)絡(luò)接口芯片132從網(wǎng)絡(luò)設(shè)備10的外部接收到數(shù)據(jù)報文200a，形成通過第一I/O總線21發(fā)送至第一轉(zhuǎn)發(fā)板11的第一上行數(shù)據(jù)報文流211和通過第二I/O總線22發(fā)送至第二轉(zhuǎn)發(fā)板12的第二上行數(shù)據(jù)報文流212，并且，邏輯裝置131從第一轉(zhuǎn)發(fā)板11接收到的第一下行數(shù)據(jù)報文流221與網(wǎng)絡(luò)接口芯片132導(dǎo)通，邏輯裝置132從第二轉(zhuǎn)發(fā)板12接收到的第二下行數(shù)據(jù)報文流222與網(wǎng)絡(luò)接口芯片132斷開，從而，網(wǎng)絡(luò)接口芯片132向網(wǎng)絡(luò)設(shè)備10的外部發(fā)出的數(shù)據(jù)報文200b為來自第一下行數(shù)據(jù)報文流221；

如圖2b所示，當(dāng)?shù)谝晦D(zhuǎn)發(fā)板11處于備用狀態(tài)、第二轉(zhuǎn)發(fā)板12處于主用狀態(tài)時，邏輯芯片131可以通過網(wǎng)絡(luò)接口芯片132從網(wǎng)絡(luò)設(shè)備10的外部接收到的數(shù)據(jù)報文200a，形成通過第一I/O總線21發(fā)送至第一轉(zhuǎn)發(fā)板11的第一上行數(shù)據(jù)報文流211和通過第二I/O總線22發(fā)送至第二轉(zhuǎn)發(fā)板12的第二上行數(shù)據(jù)報文流212，并且，邏輯裝置131從第一轉(zhuǎn)發(fā)板11接收到的第一下行數(shù)據(jù)報文流221與網(wǎng)絡(luò)接口芯片132斷開，邏輯裝置131從第二轉(zhuǎn)發(fā)板12接收到的第二下行數(shù)據(jù)報文流222與網(wǎng)絡(luò)接口芯片132導(dǎo)通，從而，網(wǎng)絡(luò)接口芯片132向網(wǎng)絡(luò)設(shè)備10的外部發(fā)出的數(shù)據(jù)報文200b為來自第二下行數(shù)據(jù)報文流222。

上述的圖2a和圖2b中，分別以備用狀態(tài)的第二轉(zhuǎn)發(fā)板22和備用狀態(tài)的第一轉(zhuǎn)發(fā)板21可以正常實(shí)現(xiàn)轉(zhuǎn)發(fā)為例，因此，圖2a中存在第二下行數(shù)據(jù)報文流222、圖2b中存在第一下行數(shù)據(jù)報文流221。若圖2a中的第二轉(zhuǎn)發(fā)板22或圖2b中的第一轉(zhuǎn)發(fā)板21是由于自身的故障而切換成為備用狀態(tài)的時，則圖2a中的第二轉(zhuǎn)發(fā)板22或圖2b中的第一轉(zhuǎn)發(fā)板21可能不具備在網(wǎng)絡(luò)設(shè)備10的出方向上轉(zhuǎn)發(fā)的能力，相應(yīng)地，可能不存在圖2a中的第二下行數(shù)據(jù)報文流222或圖2b中的第一下行數(shù)據(jù)報文流221。

在上述的實(shí)施例中，接口板13通過相互獨(dú)立的第一I/O總線21和第二I/O總線22分別連接第一轉(zhuǎn)發(fā)板11和第二轉(zhuǎn)發(fā)板12，并且，接口板13的網(wǎng)絡(luò)接口芯片132在入方向上接收到的數(shù)據(jù)報文200a可以形成為通過第一I/O總線21發(fā)送至第一轉(zhuǎn)發(fā)板11的第一上行數(shù)據(jù)報文流211、以及通過第二I/O總線22發(fā)送至第二轉(zhuǎn)發(fā)板12的第二上行數(shù)據(jù)報文流212。

從而，當(dāng)分別處于主用狀態(tài)和備用狀態(tài)的第一轉(zhuǎn)發(fā)板11和第二轉(zhuǎn)發(fā)板12均能夠?qū)崿F(xiàn)正常轉(zhuǎn)發(fā)時，可以同時存在分別通過第一I/O總線21和第二I/O總線22獨(dú)立傳輸?shù)牡谝幌滦袛?shù)據(jù)報文流221和第二下行數(shù)據(jù)報文流222，從而，通過將第一下行數(shù)據(jù)報文流221和第二下行數(shù)據(jù)報文流222與網(wǎng)絡(luò)接口芯片132擇一地導(dǎo)通，即可實(shí)現(xiàn)下行數(shù)據(jù)報文流的轉(zhuǎn)發(fā)。

可見，當(dāng)轉(zhuǎn)發(fā)板需要主備切換時，可以不需要對第一I/O總線21和第二I/O總線22中的任意一個執(zhí)行物理切換操作，因此，上述實(shí)施例可以避免對I/O總線的物理切換操作及物理切換完成后的初始化過程，從而，上述實(shí)施例可以縮短主備切換導(dǎo)致的流量中斷的時間。

另外，上述實(shí)施例中的第一轉(zhuǎn)發(fā)板11和第二轉(zhuǎn)發(fā)板12可以是至少具有轉(zhuǎn)發(fā)功能的板體，并且，第一轉(zhuǎn)發(fā)板11和/或第二轉(zhuǎn)發(fā)板12還可以進(jìn)一步集成控制、計(jì)算、存儲等功能。即，上述的實(shí)施例將具有轉(zhuǎn)發(fā)功能的板體稱作轉(zhuǎn)發(fā)板，并不意味著轉(zhuǎn)發(fā)板的功能僅限于轉(zhuǎn)發(fā)。

當(dāng)上述實(shí)施例中的第一I/O總線21和第二I/O總線22均選用PCI-E總線時，上述的流量中斷時間的縮短程度可以更為明顯。這是因?yàn)椋琍CI-E總線的一端會在轉(zhuǎn)發(fā)板形成PCI-E RC(Root Complex，根復(fù)合體)、另一端會在接口板形成PCI-E Endpoint(端點(diǎn))，對PCI-E總線執(zhí)行物理切換操作，會導(dǎo)致接口板的PCI-E Endpoint分別在不同轉(zhuǎn)發(fā)板的PCI-E RC發(fā)生熱拔出和熱插入，并且，在晉升為主用狀態(tài)的轉(zhuǎn)發(fā)板執(zhí)行的熱插入過程，會導(dǎo)致流量中斷達(dá)到10 秒的量級，而如果避免對PCI-E總線的物理切換操作，則可以至少將流量中斷降低至納秒的量級。

為了更好地理解上述實(shí)施例的方案基于PCI-E總線的應(yīng)用，下面以第一I/O總線和第二I/O總線均選用PCI-E總線為例進(jìn)行說明。

如圖3所示，在一個實(shí)施例中，網(wǎng)絡(luò)設(shè)備30包括：

第一轉(zhuǎn)發(fā)板31，該第一轉(zhuǎn)發(fā)板31具有連接第一PCI-E總線41的第一PCI-E RC 411、以及驅(qū)動第一PCI-E RC 411的第一CPU 310；其中，在圖3中，第一PCI-E RC 411集成于第一轉(zhuǎn)發(fā)板31的第一CPU 310，但可以理解的是，第一PCI-E RC 411也可以獨(dú)立于第一CPU 310，并且，獨(dú)立于第一CPU 310的第一PCI-E RC 411同樣能夠被第一CPU 310驅(qū)動；

第二轉(zhuǎn)發(fā)板32，該第二轉(zhuǎn)發(fā)板32具有連接第二PCI-E總線42的第二PCI-E RC 421、以及驅(qū)動第二PCI-E RC 421的第二CPU 320；其中，在圖3中，第二PCI-E RC 421集成于第二轉(zhuǎn)發(fā)板32的第二CPU 320，但可以理解的是，第二PCI-E RC 421也可以獨(dú)立于第二CPU 320，并且，獨(dú)立于第二CPU 320的第二PCI-E RC 421同樣能夠被第二CPU 320驅(qū)動；

接口板33，該接口板33具有邏輯裝置331和網(wǎng)絡(luò)接口芯片332，該邏輯裝置331通過第一PCI-E總線41連接第一轉(zhuǎn)發(fā)板31、并通過第二PCI-E總線42連接第二轉(zhuǎn)發(fā)板32，并且，該邏輯裝置331包括：

連接第一PCI-E總線41的第一PCI-E Endpoint 412；

連接第二PCI-E總線42的第二PCI-E Endpoint 422；

連接第一PCI-E Endpoint 412的第一接收緩存隊(duì)列413和第一發(fā)送緩存隊(duì)列414；

連接第二PCI-E Endpoint 422的第二接收緩存隊(duì)列423和第二發(fā)送緩存隊(duì)列424；

通過網(wǎng)絡(luò)接口總線43連接網(wǎng)絡(luò)接口芯片332的網(wǎng)絡(luò)接口總線控制器430；

將網(wǎng)絡(luò)接口總線控制器430分別連接第一接收緩存隊(duì)列413和第二接收緩存隊(duì)列423的復(fù)制驅(qū)動器440；

將第一發(fā)送緩存隊(duì)列414和第二發(fā)送緩存隊(duì)424列擇一地連接至網(wǎng)絡(luò)接口總線控制器430的選擇切換器450。

請?jiān)趨⒁妶D3的同時結(jié)合圖4a，當(dāng)?shù)谝晦D(zhuǎn)發(fā)板31處于主用狀態(tài)、第二轉(zhuǎn)發(fā)板32處于備用狀態(tài)時：

邏輯芯片331中的復(fù)制驅(qū)動器440將網(wǎng)絡(luò)接口芯片332從網(wǎng)絡(luò)設(shè)備30的外部接收到的數(shù)據(jù)報文400a復(fù)制、并存儲至第一接收緩存隊(duì)列413和第二接收緩存隊(duì)列423中；

第一PCI-E Endpoint 412讀取第一接收緩存隊(duì)列413、并通過第一PCI-E總線41向第一轉(zhuǎn)發(fā)板31發(fā)送第一上行數(shù)據(jù)報文流811、以供第一CPU 310處理，第二PCI-E Endpoint 422讀取第二接收緩存隊(duì)列423、并通過第二PCI-E總線42向第二轉(zhuǎn)發(fā)板32發(fā)送第二上行數(shù)據(jù) 報文流812、以供第二CPU 320處理；

第一PCI-E Endpoint 412還通過第一PCI-E總線41從第一轉(zhuǎn)發(fā)板31接收經(jīng)第一CPU 310處理后的第一下行數(shù)據(jù)報文流821、并填入第一發(fā)送緩存隊(duì)列414，第二PCI-E Endpoint 412還通過第二PCI-E總線42從第二轉(zhuǎn)發(fā)板32接收經(jīng)第二CPU 320處理后的第二下行數(shù)據(jù)報文流822、并填入第二發(fā)送緩存隊(duì)列424；

并且，選擇切換器450將第一發(fā)送緩存隊(duì)列414連接至網(wǎng)絡(luò)接口總線控制器430、并將第二發(fā)送緩存隊(duì)424與網(wǎng)絡(luò)接口總線控制器430斷開，使緩存在第一發(fā)送緩存隊(duì)列414中的第一下行數(shù)據(jù)報文流821可以被網(wǎng)絡(luò)接口總線控制器430讀取、并通過網(wǎng)絡(luò)接口總線43向網(wǎng)絡(luò)接口芯片332發(fā)送，從而，網(wǎng)絡(luò)接口芯片332在網(wǎng)絡(luò)設(shè)備40的出方向上發(fā)出的數(shù)據(jù)報文400b來自第一下行數(shù)據(jù)報文流821。

請?jiān)趨⒁妶D3的同時結(jié)合圖4b，當(dāng)?shù)谝晦D(zhuǎn)發(fā)板31處于備用狀態(tài)、第二轉(zhuǎn)發(fā)板32處于主用狀態(tài)時：

邏輯芯片331中的復(fù)制驅(qū)動器440將網(wǎng)絡(luò)接口芯片332從網(wǎng)絡(luò)設(shè)備30的外部接收到的數(shù)據(jù)報文400a復(fù)制、并存儲至第一接收緩存隊(duì)列413和第二接收緩存隊(duì)列423中；

第一PCI-E Endpoint 412讀取第一接收緩存隊(duì)列413、并通過第一PCI-E總線41向第一轉(zhuǎn)發(fā)板31發(fā)送第一上行數(shù)據(jù)報文流811、以供第一CPU 310處理，第二PCI-E Endpoint 422讀取第二接收緩存隊(duì)列423、并通過第二PCI-E總線42向第二轉(zhuǎn)發(fā)板32發(fā)送第二上行數(shù)據(jù)報文流812、以供第二CPU 320處理；

第一PCI-E Endpoint 412還通過第一PCI-E總線41從第一轉(zhuǎn)發(fā)板31接收經(jīng)第一CPU 310處理后的第一下行數(shù)據(jù)報文流821、并填入第一發(fā)送緩存隊(duì)列414，第二PCI-E Endpoint 412還通過第二PCI-E總線42從第二轉(zhuǎn)發(fā)板32接收經(jīng)第二CPU 320處理后的第二下行數(shù)據(jù)報文流822、并填入第二發(fā)送緩存隊(duì)列424；

并且，選擇切換器450將第一發(fā)送緩存隊(duì)列414與網(wǎng)絡(luò)接口總線控制器430斷開、并將第二發(fā)送緩存隊(duì)424連接至網(wǎng)絡(luò)接口總線控制器430，使緩存在第二發(fā)送緩存隊(duì)列424中的第二下行數(shù)據(jù)報文流822可以被網(wǎng)絡(luò)接口總線控制器430讀取、并通過網(wǎng)絡(luò)接口總線43向網(wǎng)絡(luò)接口芯片332發(fā)送，從而，網(wǎng)絡(luò)接口芯片332在網(wǎng)絡(luò)設(shè)備40的出方向上發(fā)出的數(shù)據(jù)報文400b來自第二數(shù)據(jù)報文流420。

在網(wǎng)絡(luò)設(shè)備30上電啟動時，主用轉(zhuǎn)發(fā)板對接口板13通過板級初始化過程進(jìn)行板級的初始化配置，例如板卡上電、解復(fù)位、板卡識別等。

在板級初始化過程之后，進(jìn)行PCI-E配置，包括第一PCI-E Endpoint 412、第二PCI-E Endpoint 422、第一接收緩存隊(duì)列413和第一發(fā)送緩存隊(duì)列414、第二接收緩存隊(duì)列423和第二發(fā)送緩存隊(duì)列424將被配置，可以是PCI-E協(xié)議的Endpoint Function(端點(diǎn)功能)配置， Endpoint Function配置可以通過板級初始化過程之后的PCI-E初始化過程實(shí)現(xiàn)。

對于被第一PCI-E總線41獨(dú)占的第一PCI-E Endpoint 412、以及第一接收緩存隊(duì)列413和第一發(fā)送緩存隊(duì)列414，可以由第一CPU 310通過驅(qū)動第一PCI-E總線41對端的第一PCI-E RC 411配置；例如，第一接收緩存隊(duì)列413和第一發(fā)送緩存隊(duì)列414可以映射在第一PCI-E Endpoint 412的預(yù)定空間內(nèi)，第一PCI-E RC 411在第一CPU 310的驅(qū)動下配置第一PCI-E Endpoint 412，即可實(shí)現(xiàn)對第一PCI-E Endpoint 412、以及第一接收緩存隊(duì)列413和第一發(fā)送緩存隊(duì)列414的配置；

對于被第二PCI-E總線42獨(dú)占的第二PCI-E Endpoint 422、以及第二接收緩存隊(duì)列423和第二發(fā)送緩存隊(duì)列424，可以由第二CPU 320通過驅(qū)動第二PCI-E總線42對端的第二PCI-E RC 421配置；例如，第二接收緩存隊(duì)列423和第二發(fā)送緩存隊(duì)列424可以映射在第二PCI-E Endpoint 422的預(yù)定空間內(nèi)，第二PCI-E RC 421在第二CPU 320的驅(qū)動下配置第二PCI-E Endpoint 422，即可實(shí)現(xiàn)對第二PCI-E Endpoint 422、以及第二接收緩存隊(duì)列423和第二發(fā)送緩存隊(duì)列424的配置；

在PCI-E初始化配置過程之后，對網(wǎng)絡(luò)接口總線控制器430和網(wǎng)絡(luò)接口芯片332進(jìn)行網(wǎng)絡(luò)接口配置，網(wǎng)絡(luò)接口配置可以包括例如自協(xié)商設(shè)置、雙工或半雙工配置、百兆或千兆配置等鏈路層配置。

對于被第一PCI-E總線41和第二PCI-E總線42共用的網(wǎng)絡(luò)接口總線控制器430和網(wǎng)絡(luò)接口芯片332，可以由主用狀態(tài)的轉(zhuǎn)發(fā)板的PCI-E RC配置，即，若第一轉(zhuǎn)發(fā)板31處于主用狀態(tài)，則網(wǎng)絡(luò)接口總線控制器430和網(wǎng)絡(luò)接口芯片332可以由第一CPU 310通過驅(qū)動第一PCI-E RC 411配置，若第二轉(zhuǎn)發(fā)板32處于主用狀態(tài)，則網(wǎng)絡(luò)接口總線控制器430和網(wǎng)絡(luò)接口芯片332可以由第二CPU 320通過驅(qū)動第二PCI-E RC 421配置。

另外，為了實(shí)現(xiàn)對第一轉(zhuǎn)發(fā)板31和第二轉(zhuǎn)發(fā)板32的主備狀態(tài)識別、以及上述的板級初始化配置和網(wǎng)絡(luò)接口配置，邏輯裝置331可以進(jìn)一步包括：

狀態(tài)識別模塊510，連接第一轉(zhuǎn)發(fā)板31的第一CPU 310的控制管腳511以及第二轉(zhuǎn)發(fā)板32的第二CPU 320的控制管腳512，用于通過檢測控制管腳511和512識別并記錄第一轉(zhuǎn)發(fā)板31和第二轉(zhuǎn)發(fā)板32的主備狀態(tài)，以供選擇切換器450識別；

板級配置模塊520，通過第一管理總線521連接第一轉(zhuǎn)發(fā)板31的第一CPU 310、通過第二管理總線522連接第二轉(zhuǎn)發(fā)板32的第二CPU 320；并且，板級配置模塊520可以通過狀態(tài)識別模塊510識別第一轉(zhuǎn)發(fā)板31和第二轉(zhuǎn)發(fā)板32的主備狀態(tài)；在網(wǎng)絡(luò)設(shè)備的上電啟動時，若識別出第一轉(zhuǎn)發(fā)板31處于主用狀態(tài)，則板級配置模塊通520過第一管理總線521從第一轉(zhuǎn)發(fā)板31的第一CPU 310獲取對接口板33的板級初始化配置，若識別出第二轉(zhuǎn)發(fā)板32處于主用狀態(tài)，則板級配置模塊520通過第二管理總線522從第二轉(zhuǎn)發(fā)板32的第二CPU 320獲 取對接口板33的板級初始化配置；

網(wǎng)絡(luò)接口配置模塊530，可以通過狀態(tài)識別模塊510識別第一轉(zhuǎn)發(fā)板31和第二轉(zhuǎn)發(fā)板32的主備狀態(tài)；若識別出第一轉(zhuǎn)發(fā)板31處于主用狀態(tài)，則網(wǎng)絡(luò)接口配置模塊530通過第一PCI-E Endpoint 412從第一PCI-E RC 411接收第一CPU 310對網(wǎng)絡(luò)接口總線控制器430和網(wǎng)絡(luò)接口芯片332的初始化配置，若識別出第二轉(zhuǎn)發(fā)板32處于主用狀態(tài)，則網(wǎng)絡(luò)接口配置模塊530通過第二PCI-E Endpoint 422從第二PCI-E RC 421接收第二CPU 320對網(wǎng)絡(luò)接口總線控制器430和網(wǎng)絡(luò)接口芯片332的初始化配置；以及，網(wǎng)絡(luò)接口配置模塊530在完成對網(wǎng)絡(luò)接口總線控制器430的初始化配置后，驅(qū)動網(wǎng)絡(luò)接口總線控制器430通過網(wǎng)絡(luò)接口總線43配置網(wǎng)絡(luò)接口芯片332。

除了上述實(shí)施例中的網(wǎng)絡(luò)設(shè)備，后續(xù)實(shí)施例還提供了一種用于網(wǎng)絡(luò)設(shè)備中的報文轉(zhuǎn)發(fā)方法。應(yīng)用該報文轉(zhuǎn)發(fā)方法的網(wǎng)絡(luò)設(shè)備可以包括具有網(wǎng)絡(luò)接口芯片的接口板、通過第一I/O總線連接接口板的第一轉(zhuǎn)發(fā)板、以及通過第二I/O總線連接接口板的第二轉(zhuǎn)發(fā)板。

并且，如圖6所示，該報文轉(zhuǎn)發(fā)方法包括應(yīng)用在接口板的如下步驟：

S61，將網(wǎng)絡(luò)接口芯片從網(wǎng)絡(luò)設(shè)備的外部接收到的數(shù)據(jù)報文形成通過第一I/O總線發(fā)送至第一轉(zhuǎn)發(fā)板的第一上行數(shù)據(jù)報文流、以及通過第二I/O總線發(fā)送至第二轉(zhuǎn)發(fā)板交互的第二上行數(shù)據(jù)報文流；

S62，根據(jù)第一轉(zhuǎn)發(fā)板和第二轉(zhuǎn)發(fā)板的主備狀態(tài)，將通過第一I/O總線接收的第一轉(zhuǎn)發(fā)板處理后的第一下行數(shù)據(jù)報文流和通過第二I/O總線接收的第二轉(zhuǎn)發(fā)板處理后的第二下行數(shù)據(jù)報文流通過網(wǎng)絡(luò)接口總線與網(wǎng)絡(luò)接口芯片擇一地導(dǎo)通。

在應(yīng)用該報文轉(zhuǎn)發(fā)方法的網(wǎng)絡(luò)設(shè)備中，若第一I/O總線為第一PCI-E總線、第二I/O總線為第二PCI-E總線，則：

第一轉(zhuǎn)發(fā)板可以具有連接第一PCI-E總線的第一PCI-E RC、以及驅(qū)動第一PCI-E RC的第一CPU；

第二轉(zhuǎn)發(fā)板可以具有連接第二PCI-E總線的第二PCI-E RC、以及驅(qū)動第二PCI-E RC的第二CPU；

接口板具有連接第一PCI-E總線的第一PCI-E Endpoint和連接第二PCI-E總線的第二PCI-E Endpoint、連接第一PCI-E Endpoint的第一接收緩存隊(duì)列和第一發(fā)送緩存隊(duì)列、連接第二PCI-E Endpoint的第二接收緩存隊(duì)列和第二發(fā)送緩存隊(duì)列、以及通過網(wǎng)絡(luò)接口總線連接網(wǎng)絡(luò)接口芯片的網(wǎng)絡(luò)接口總線控制器。

相應(yīng)地，該報文轉(zhuǎn)發(fā)方法將網(wǎng)絡(luò)接口總線控制器從網(wǎng)絡(luò)接口芯片接收到的數(shù)據(jù)報文復(fù)制、并分別填充至第一接收緩存隊(duì)列和第二接收緩存隊(duì)列，以利用第一接收緩存隊(duì)列形成第一上行數(shù)據(jù)報文流、利用第二接收緩存隊(duì)列形成第二上行數(shù)據(jù)報文流；

并且，該報文轉(zhuǎn)發(fā)方法還可以將第一發(fā)送緩存隊(duì)列和第二發(fā)送緩存隊(duì)列擇一地與網(wǎng)絡(luò)接口總線控制器導(dǎo)通，以使第一下行數(shù)據(jù)報文流和第二下行數(shù)據(jù)報文流通過網(wǎng)絡(luò)接口總線與網(wǎng)絡(luò)接口芯片擇一地導(dǎo)通。

另外，上述實(shí)施例中的報文轉(zhuǎn)發(fā)方法還可以實(shí)現(xiàn)網(wǎng)絡(luò)設(shè)備的接口板的初始化過程，包括板級初始化配置、PCI-E初始化配置以及網(wǎng)絡(luò)接口配置。

如圖7所示，以第一轉(zhuǎn)發(fā)板在網(wǎng)絡(luò)設(shè)備上電啟動后的初始化過程中處于主用狀態(tài)、第二轉(zhuǎn)發(fā)板在網(wǎng)絡(luò)設(shè)備上電起動后的初始化過程中處于備用狀態(tài)為例，該初始化過程由第一轉(zhuǎn)發(fā)板發(fā)起初始化流程、并包括：

S711，第一轉(zhuǎn)發(fā)板對接口板進(jìn)行板級初始化配置、并在板級初始化配置完成后通知第二轉(zhuǎn)發(fā)板開始PCI-E初始化配置；

S712，第一轉(zhuǎn)發(fā)板對接口板中的第一PCI-E Endpoint以及第一接收緩存隊(duì)列和第一發(fā)送緩存隊(duì)列進(jìn)行PCI-E初始化配置，同時，第二轉(zhuǎn)發(fā)板對接口板中的第二PCI-E Endpoint以及第二接收緩存隊(duì)列和第二發(fā)送緩存隊(duì)列進(jìn)行PCI-E初始化配置；

S713，第一轉(zhuǎn)發(fā)板對接口板的網(wǎng)絡(luò)接口總線控制器和網(wǎng)絡(luò)接口芯片進(jìn)行網(wǎng)絡(luò)接口配置。

上述流程中由第一轉(zhuǎn)發(fā)板和第二轉(zhuǎn)發(fā)板執(zhí)行的操作，可以理解為分別由第一CPU和第二CPU實(shí)現(xiàn)。同時，接口板可以通過第一轉(zhuǎn)發(fā)板的第一CPU的控制管腳和第二轉(zhuǎn)發(fā)板的第二CPU的控制管腳識別第一轉(zhuǎn)發(fā)板和第二轉(zhuǎn)發(fā)板的主備狀態(tài)，

為實(shí)現(xiàn)如圖7所示的初始化過程中的板級初始化配置，該報文轉(zhuǎn)發(fā)方法可以進(jìn)一步從主用狀態(tài)的第一或第二轉(zhuǎn)發(fā)板的第一或第二PCI-E RC接收第一CPU或第二CPU對接口板的板級初始化配置。

其中，接口板可以進(jìn)一步通過第一管理總線連接第一轉(zhuǎn)發(fā)板的第一CPU、進(jìn)一步通過第二管理總線連接第二轉(zhuǎn)發(fā)板的第二CPU，相應(yīng)地，該報文轉(zhuǎn)發(fā)方法進(jìn)一步包括：

若第一轉(zhuǎn)發(fā)板處于主用狀態(tài)，則通過第一管理總線從第一轉(zhuǎn)發(fā)板的第一CPU獲取對接口板的板級初始化配置；

若第二轉(zhuǎn)發(fā)板處于主用狀態(tài)，則通過第二管理總線從第二轉(zhuǎn)發(fā)板的第二CPU獲取對接口板的板級初始化配置。

對于如圖7所示的PCI-E初始化配置可以包括：

第一PCI-E Endpoint、第一接收緩存隊(duì)列以及第一發(fā)送緩存隊(duì)列可以由第一CPU通過驅(qū)動第一PCI-E RC配置；

第二PCI-E Endpoint、第二接收緩存隊(duì)列以及第二發(fā)送緩存隊(duì)列可以由第二CPU通過驅(qū)動第二PCI-E RC配置；

對于網(wǎng)絡(luò)接口接口配置可以包括：當(dāng)?shù)谝晦D(zhuǎn)發(fā)板為主用轉(zhuǎn)發(fā)板時，從第一PCI-E根復(fù)合 體接收第一CPU對網(wǎng)絡(luò)接口總線控制器和網(wǎng)絡(luò)接口芯片的初始化配置；當(dāng)?shù)诙D(zhuǎn)發(fā)板為主用轉(zhuǎn)發(fā)板時，從第二PCI-E根復(fù)合體接收第二CPU對網(wǎng)絡(luò)接口總線控制器和網(wǎng)絡(luò)接口芯片的初始化配置。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。