本發(fā)明涉及一種接收器(receiver)與相關控制方法，且特別涉及一種能根據(jù)決策反饋均衡電路(decision feedback equalizer)的參數(shù)來調整連續(xù)時間線性均衡器(continuous time linear equalizer)的提升電平(boost level)與極點(pole)的接收器與相關控制方法。

背景技術：

電子電路(如芯片、晶粒、集成電路等)是現(xiàn)代信息社會最重要的硬件基礎；不同的電子電路可用通道(channel)連結成互連系統(tǒng)，以經(jīng)由通道交換信號(如信息、數(shù)據(jù)、訊息、命令和/或分組等等)，讓不同的電子電路能相互協(xié)調運作，發(fā)揮加成綜合的功能。不過，通道本身的特性也會影響信號往來傳輸?shù)馁|量。一般而言，通道是低通性質的，故會減抑信號中的高頻部分，導致信號失真(distortion)；舉例而言，當一個作為發(fā)射器(transmitter，簡稱Tx)的電子電路要經(jīng)由通道將一方波波形的信號傳輸至一接收器的電子電路時，接收器接收到的信號波形會是一緩升緩降的波形，已經(jīng)無法維持方波波形的升沿與降沿。在接收器(receiver，簡稱Rx)接收到的信號波形中，其緩升部分可視為一前游標(pre-cursor)，其緩升的峰值可視為一主游標，而由峰值緩降的部分則可視為一后游標(post-cursor)。信號失真會進一步造成符元間干擾(ISI，inter-symbol interference)，影響信號傳輸?shù)馁|量，例如說是提高誤比特率。

為了補償通道造成的影響，可在發(fā)射器與接收器中分別設置濾波機制與均衡機制。舉例而言，發(fā)射器的濾波機制可包括一預強化濾波器(pre-emphasis filter)用以強化發(fā)射器信號的高頻部分；接收器的均衡機制則可包括一連續(xù)時間線性均衡器(continuous time linear equalizer，簡稱CTLE)與一決策反饋均衡電路(decision feedback equalizer，簡稱DFE)。當發(fā)射器要將一待傳信號傳送至接收器時，發(fā)射器濾波器會依據(jù)多個濾波系數(shù)來為待傳信號進行濾波，再將濾波后信號驅動至通道；接收器接收通道傳來的信號后，會依據(jù)多 個均衡系數(shù)對接收到的信號進行均衡處理，再由均衡后信號中取還其攜載的內容和/或其他信息(如時鐘)。

請參照圖1，其所繪示為已知序列器/解序列器(Serdes)示意圖。在發(fā)射器Tx的電子電路中，預強化濾波器(pre-emphasis filter)102接收數(shù)據(jù)信號(data signal)S并產(chǎn)生過濾的數(shù)據(jù)信號Sw。其中，預強化濾波器102提高數(shù)據(jù)信號S中的高頻部分的大小(increase the magnitude of higher frequencies)而成為過濾的數(shù)據(jù)信號Sw。

之后，過濾的數(shù)據(jù)信號Sw經(jīng)由通道(channel)104的一端傳送至另一端而成為接收信號Sx并且輸入接收器110的電子電路用以重建數(shù)據(jù)信號S。

接收器110包括：數(shù)據(jù)采樣器(data sampler)113、邊沿采樣器(edge sampler)115、時鐘數(shù)據(jù)恢復電路(clock data recovering circuit)117、決策反饋均衡器(decision feedback equalizer)119與加總器(adder)111。

基本上，在通道104的另一端上的接收信號Sx會輸入接收器110。加總器111將決策反饋均衡電路119產(chǎn)生的反饋均衡信號(feedback equalizing signal)Sf與接收信號Sx進行加總后產(chǎn)生迭加信號(superposed signal)Sz。

數(shù)據(jù)采樣器113根據(jù)數(shù)據(jù)時鐘dCLK來采樣迭加信號Sz并產(chǎn)生數(shù)據(jù)采樣信號(sampled data signal)Sd。再者，邊沿采樣器115根據(jù)邊沿時鐘eCLK來采樣迭加信號Sz并產(chǎn)生邊沿采樣信號(sampled edged signal)Sedg。

另外，時鐘數(shù)據(jù)恢復電路117接收采樣數(shù)據(jù)信號Sd以及邊沿采樣信號Sedg并產(chǎn)生數(shù)據(jù)時鐘dCLK以及邊沿時鐘eCLK。決策反饋均衡電路119接收采樣數(shù)據(jù)信號Sd并產(chǎn)生反饋均衡信號Sf。

基本上，圖1的接收器110是對迭加信號Sz進行數(shù)據(jù)及其數(shù)據(jù)沿(data edge)的采樣，并利用時鐘數(shù)據(jù)恢復電路117來產(chǎn)生數(shù)據(jù)時鐘dCLK以及邊沿時鐘eCLK。此類的接收器110，其時鐘數(shù)據(jù)恢復電路117需要產(chǎn)生兩倍數(shù)據(jù)速率的數(shù)據(jù)時鐘dCLK以及邊沿時鐘eCLK，用以過度采樣(over sampling)迭加信號Sz。再者，數(shù)據(jù)時鐘dCLK以及邊沿時鐘eCLK彼此之間的相位差為180度。

舉例來說，假設數(shù)據(jù)信號S的數(shù)據(jù)速率為16Gbps時，時鐘數(shù)據(jù)恢復電路117需要產(chǎn)生高達8GHz速率的數(shù)據(jù)時鐘dCLK以及邊沿時鐘eCLK才能取得時邁向為差異信息，進而重建數(shù)據(jù)信號S。

再者，時鐘數(shù)據(jù)恢復電路117中需要利用蹦蹦相位檢測器(bang-bang phase detector)，用來接收數(shù)據(jù)采樣信號Sd以及邊沿采樣信號Sedg，并據(jù)以產(chǎn)生相位更新信息(phase update information)用以調整數(shù)據(jù)時鐘dCLK以及邊沿時鐘eCLK的相位。

技術實現(xiàn)要素：

本發(fā)明提供一種接收器，包括：一連續(xù)時間線性均衡器，接收一接收信號并根據(jù)一極點與一提升電平來處理該接收信號并產(chǎn)生一第一均衡信號；一切割電路，耦接至該連續(xù)時間線性均衡器，用以根據(jù)該第一均衡信號與一反饋均衡信號來產(chǎn)生一數(shù)據(jù)信號；以及一決策反饋均衡電路，耦接至該切割電路，用以根據(jù)一決策反饋均衡系數(shù)組來處理該數(shù)據(jù)信號，并產(chǎn)生該反饋均衡信號；其中，該提升電平根據(jù)該決策反饋均衡系數(shù)組中的一第一決策反饋均衡系數(shù)來進行調整。

根據(jù)以上的接收器，本發(fā)明更提出對應的控制方法，包括下列步驟：(a)調整該連續(xù)時間線性均衡器具有最大的該提升電平以及最小的一極點；(b)持續(xù)接收該決策反饋均衡系數(shù)組；(c)當該決策反饋均衡系數(shù)組中的該第一決策反饋均衡系數(shù)小于一第一閾值時，降低該提升電平直到該第一決策反饋均衡系數(shù)不小于該第一閾值；以及(d)當該決策反饋均衡系數(shù)組中的一第二決策反饋均衡系數(shù)小于一第二閾值時，提高一極點直到該第二決策反饋均衡系數(shù)不小于該第二閾值。

為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉優(yōu)選實施例，并配合附圖，作詳細說明如下。

附圖說明

圖1所繪示為已知序列器/解序列器(Serdes)示意圖。

圖2為舉例示意通道對信號傳輸?shù)挠绊憽?/p>

圖3為舉例示意符元間干擾(ISI)。

圖4為向應一邏輯1符元的示意圖。

圖5所繪示為本發(fā)明第一實施例的接收器示意圖。

圖6A至圖6C所繪示為本發(fā)明連續(xù)時間線性均衡器電路圖及其頻率響應示意圖。

圖7A所示為連續(xù)時間線性均衡器中不同主極點ω_p1的二個脈沖響應h1(t) 與h2(t)示意圖。

圖7B為通道脈沖響應(channel impulse response)v(t)與連續(xù)時間線性均衡器中具較大極點(2.5GHz)脈沖響應h1(t)的回旋積分(convolution)示意圖。

圖7C為通道脈沖響應v(t)與連續(xù)時間線性均衡器中具較低極點(0.5GHz)脈沖響應h2(t)的回旋積分示意圖。

圖8所繪示為本發(fā)明連續(xù)時間線性均衡器的控制方法。

圖9所繪示為本發(fā)明第二實施例的接收器示意圖。

【符號說明】

102：預強化濾波器

104、204：通道

110：接收器

111：加總器

113：數(shù)據(jù)采樣器

115：邊沿采樣器

117：時鐘數(shù)據(jù)恢復電路

119：決策反饋均衡器

500、800：接收器

510：連續(xù)時間線性均衡器

520、820：加總器

530、830：切割電路

532、832：數(shù)據(jù)切割器

534、834：誤差切割器

536、836：邊沿切割器

550、850：時鐘數(shù)據(jù)恢復電路

560、860：適應性濾波器

570、870：決策反饋均衡器

具體實施方式

請參考圖2，其舉例示意通道對信號傳輸?shù)挠绊?。在圖2中，一發(fā)射器Tx經(jīng)一通道204而連接在一接收器Rx，當發(fā)射器Tx要發(fā)送一過濾的數(shù)據(jù)信號Sw至接收器時，過濾的數(shù)據(jù)信號Sw會經(jīng)由通道204的傳播而形成接收信 號Sx，由接收器Rx接收。在圖2的例子中，過濾的數(shù)據(jù)信號Sw在時點t0起以延續(xù)一時段UI的方波來攜載一個邏輯1符元。由于通道204導致的波形失真，過濾的數(shù)據(jù)信號Sw中的方波會在接收信號Sx中呈現(xiàn)一緩升緩降的波形。經(jīng)接收器Rx對接收信號Sx的采樣，邏輯1符元會對應至時點t[k0]的峰值采樣Sx[k0]，形成主游標。相對于主游標，接收信號Sx在時點t[k0]之前的部分為前游標，例如時點t[k0-1]的采樣Sx[k0-1]；信號Sy在時點t[k0]之后的部分為后游標，例如時點t[k0+1]的采樣Sx[k0+1]。時點t[k0-1]、t[k0]與t[k0+1]之間的間隔可以等于時段UI。

在理想的情形下，前游標與后游標的強度應該為零，只留下主游標。不過，因為通道特性導致的非理想效應，接收信號Sx中會留下相當強度的前游標與后游標，并引起符元間干擾(ISI)。

延續(xù)圖2，請繼續(xù)參考圖3，其舉例示意符元間干擾(ISI)。在圖3的例子中，過濾的數(shù)據(jù)信號Sw在時點t0至t3間攜載三個符元，依序為邏輯1、0與1。經(jīng)由通道204的傳遞，時點t0至t1間的邏輯1方波會在接收器Rx形成波形Wa，時點t2至t3間的邏輯1方波則在接收器Rx形成波形Wb，而接收器Rx的接收信號Sx即是由波形Wa與Wb合成，過濾的數(shù)據(jù)信號Sw中的邏輯1、0與1分別對應接收信號Sx中的采樣Sx[k0]、Sx[k0+1]與Sx[k0+2]。

由圖3可看出，因為波形Wa的后游標(時點t[k0]后的部分)與波形Wb的前游標(時點t[k0+2]之前的部分)會在時點t[k0+1]加成，故采樣Sx[k0+1]的強度不會降到零，使原本應該代表邏輯0的采樣Sx[k0+1]會因符元間干擾(ISI)而被誤判為邏輯1。由圖2與圖3的討論可知，為了補償通道的特性并減抑符元間干擾(ISI)，應該要完整考慮前游標與后游標的影響。

基本上，接收器中的決策反饋均衡電路由接收信號Sx中抵減后游標的影響而形成迭加信號Sz；此均衡機制的作用可用圖4來舉例說明。如圖4所示，響應一邏輯1符元，接收信號Sx會呈現(xiàn)一緩升緩降波形，在迭加信號Sz的采樣Sz[k]反映邏輯1，但其后游標部分仍有相當?shù)男盘枏姸?。不過，經(jīng)由決策反饋均衡電路之后，接收信號Sx中的后游標部分會被反饋均衡信號抵減，使后游標部分對應的采樣Sz[k+1]、Sz[k+2]等等可趨近于零，以抑制符元間干擾(ISI)。

再者，為了抵減接收信號Sx中的后游標部分，決策反饋均衡電路需要根據(jù)決策反饋均衡系數(shù)組(DFE coefficient set)h1，h2，h3，h4，h5的變化來產(chǎn)生 反饋均衡信號。如圖4所示，因為迭加信號Sz在時點t[k+1]的強度大于時點t[k+2]的強度，故系數(shù)h1亦大于系數(shù)h2。

請參考圖5，其所繪示為本發(fā)明第一實施例的接收器示意圖。接收器500包括：連續(xù)時間線性均衡器510、切割電路530、時鐘數(shù)據(jù)恢復電路550、適應性濾波器(adaptive filter)560、決策反饋均衡器570與加總器520。其中，切割電路530還包括：數(shù)據(jù)切割器(data slicer)532、誤差切割器(error slicer)534與邊沿切割器(edge slier)536。再者，適應性濾波器560可為基于最小均方濾波器的適應性濾波器(least mean square based adaptive filter)。

如圖5所示，在通道204的另一端連接至接收器500，使得接收信號Sx輸入接收器500的連續(xù)時間線性均衡器510，用以提高接收信號Sx中的高頻部分的大小而成為第一均衡信號(first equalized signal)Sy。再者，加總器520將決策反饋均衡器570產(chǎn)生的反饋均衡信號Sf與第一均衡信號Sy進行加總后產(chǎn)生迭加信號Sz。

在切割電路530中，數(shù)據(jù)切割器532根據(jù)第一切割電壓Ss1與數(shù)據(jù)時鐘dCLK來切割迭加信號Sz并產(chǎn)生數(shù)據(jù)信號(data signal)Sd。邊沿切割器536根據(jù)第二切割電壓Ss2與邊沿時鐘eCLK來采樣迭加信號Sz并產(chǎn)生邊沿信號(edged signal)Sedg。誤差切割器536根據(jù)根據(jù)參考電壓Vref與數(shù)據(jù)時鐘dCLK來切割迭加信號Sz并產(chǎn)生誤差信號(error signal)Serr。其中，第一切割電壓Ss1與第二切割電壓Ss2為固定的電壓電平，例如0V。

另外，時鐘數(shù)據(jù)恢復電路550接收數(shù)據(jù)信號Sd以及邊沿信號Sedg并產(chǎn)生數(shù)據(jù)時鐘dCLK以及邊沿時鐘eCLK至切割電路530。再者，適應性濾波器560接收數(shù)據(jù)信號Sd與誤差信號Serr來產(chǎn)生一參考電壓Vref至誤差切割器534，并且產(chǎn)生一決策反饋均衡系數(shù)組(DFE coefficient set)至決策反饋均衡器570與連續(xù)時間線性均衡器510?；旧希m應性濾波器560根據(jù)該數(shù)據(jù)信號Sd與誤差信號Serr來動態(tài)改變該參考電壓Vref以及決策反饋均衡系數(shù)組。舉例來說，決策反饋均衡系數(shù)組中包括五個決策反饋均衡系數(shù)h1，h2，h3，h4，h5。當然，本發(fā)明決策反饋均衡系數(shù)組并不限定于決策反饋均衡系數(shù)的數(shù)目。

再者，決策反饋均衡器570接收數(shù)據(jù)信號Sd與決策反饋均衡系數(shù)組后產(chǎn)生反饋均衡信號Sf至加總器520，用以抵減第一均衡信號Sy中的后游標部分?；旧?，迭加信號Sz、反饋均衡信號Sf與第一均衡信號Sy之間的關系為：

再者，連續(xù)時間線性均衡器510根據(jù)決策反饋均衡系數(shù)組來控制連續(xù)時間線性均衡器510的頻率響應(frequency response)。例如，控制連續(xù)時間線性均衡器510的提升電平(boost level)以及極點(pole)?；旧希嵘娖娇蔀檫B續(xù)時間線性均衡器510的增益。

再者，第一實施例的接收器500是對迭加信號Sz進行數(shù)據(jù)及其數(shù)據(jù)沿(data edge)的切割，并利用時鐘數(shù)據(jù)恢復電路550來產(chǎn)生數(shù)據(jù)時鐘dCLK以及邊沿時鐘eCLK。再者，時鐘數(shù)據(jù)恢復電路550需要產(chǎn)生數(shù)據(jù)時鐘dCLK以及邊沿時鐘eCLK，用以過度采樣(over sampling)迭加信號Sz。再者，數(shù)據(jù)時鐘dCLK以及邊沿時鐘eCLK彼此之間的相位差為180度。

另外，時鐘數(shù)據(jù)恢復電路550中需要利用蹦蹦相位檢測器(bang-bang phase detector)，用來接收數(shù)據(jù)信號Sd以及邊沿信號Sedg，并據(jù)以產(chǎn)生相位更新信息(phase update information)用以調整數(shù)據(jù)時鐘dCLK以及邊沿時鐘eCLK的相位。

請參照圖6A至圖6C，其所繪示為本發(fā)明連續(xù)時間線性均衡器電路圖及其頻率響應示意圖。連續(xù)時間線性均衡器510包括：負載Rl、偏壓電流源(bias current source)Ibias、晶體管M1、M2、可變電阻Rs、可變電容Cs。其中，接收信號Sx與第一均衡信號Sy皆為差動信號(differential signal)。

晶體管M1柵極為第一輸入端接收正接收信號(positive receiving signal)Sx+，漏極為第一輸出端產(chǎn)生負第一均衡信號(negative first equalized signal)Sy-，源極與接地端GND之間連接偏壓電流源Ibias。晶體管M2柵極為第二輸入端接收負接收信號(negative receiving signal)Sx-，漏極為第二輸出端產(chǎn)生正第一均衡信號(positive first equalized signal)Sy-，源極與接地端GND之間連接偏壓電流源Ibias。再者，第一輸出端與電壓源Vcc之間連接負載Rl；第二輸出端與電壓源Vcc之間連接負載Rl。再者，晶體管M1源極與晶體管M2源極之間連接可變電阻Rs與可變電容Cs。

根據(jù)本發(fā)明的實施例，可變電阻Rs的電阻值根據(jù)決策反饋均衡系數(shù)組中的第一決策反饋均衡系數(shù)h1來決定；再者，可變電容Cs的電容值根據(jù)決策反饋均衡系數(shù)組中的第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3來決定。

假設連續(xù)時間線性均衡器510過均衡(over-equalizes channel loss)通道損失時，第一決策反饋均衡系數(shù)h1會變?yōu)樨撝怠４藭r，控制可變電阻Rs的電阻值用以控制其提升電平(boost level)，亦即增益值。再者，假設極點太小(pole is too small)時，會使得第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3變?yōu)樨撝?。此時，控制可變電容Cs的電容值用以控制極點位置(pole position)。

如圖6B所示，其為可變電阻Rs的電阻值大小與提升電平之間的關系圖?；旧?，可變電阻Rs的電阻值越大，提升電平越高。當提升電平過高時，會使得第一決策反饋均衡系數(shù)h1會變?yōu)樨撝怠?/p>

如圖6C所示，其為可變電容Cs的電容值大小與極點之間的關系圖?；旧希勺冸娙軨s的電容阻值越大，極點越小。當極點過小時，會使得第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3變?yōu)樨撝?/p>

再者，具雙極點的連續(xù)時間線性均衡器510的轉換函數(shù)(transfer function)H(s)可表示為:

假設

則，

因此，連續(xù)時間線性均衡器510的脈沖響應(impulse response)即可表示為:Adc為直流增益(DC gain)，ω_p1與ω_p2為二個極點，ω_z為零點，且k1為負值。

如圖7A所示，其為連續(xù)時間線性均衡器中不同主極點ω_p1的二個脈沖響應h1(t)與h2(t)示意圖。由于k1為負值且脈沖響應h2(t)有較小的極點(0.5GHz)。所以在脈沖響應h2(t)所形成的自然指數(shù)函數(shù)(exponential function)中，會因為較慢的衰減(attenuation)而導致較長的時間停留在負值。

圖7B為通道脈沖響應(channel impulse response)v(t)與連續(xù)時間線性均衡器中具較大極點(2.5GHz)脈沖響應h1(t)的回旋積分(convolution)示意圖。圖7C為通道脈沖響應v(t)與連續(xù)時間線性均衡器中具較低極點(0.5GHz)脈沖響應h2(t)的回旋積分(convolution)示意圖。

由圖7C可知，通道脈沖響應v(t)與脈沖響應h2(t)的回旋積分結果可知，將會產(chǎn)生負值的第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3。而由圖7B可知，通道脈沖響應v(t)與脈沖響應h1(t)的回旋積分結果可知，將會產(chǎn)生正值的第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3。換句話 說，由適應性濾波器560計算出的第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3可以估計出殘余的符元間干擾(residual ISI)。

根據(jù)以上的說明可知，本發(fā)明的實施例在于利用決策反饋均衡系數(shù)組來控制連續(xù)時間線性均衡器510中的提升電平(boost level)與極值(pole)。舉例來說，假如連續(xù)時間線性均衡器510過均衡通道損失時，第一決策反饋均衡系數(shù)h1會變?yōu)樨撝?。另外，假如極點太小時，會使得第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3變?yōu)樨撝?。換句話說，連續(xù)時間線性均衡器510中可變電阻Rs的電阻值是根據(jù)第一決策反饋均衡系數(shù)h1來調整；而連續(xù)時間線性均衡器510中可變電容Cs的電容值是根據(jù)第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3來調整。如此，根據(jù)決策反饋均衡系數(shù)組可使得連續(xù)時間線性均衡器510達到其目標均衡電平(target equalization level)。

請參照圖8，其所繪示為本發(fā)明連續(xù)時間線性均衡器的控制方法。首先，調整連續(xù)時間線性均衡器510中的可變電阻Rs與可變電容Cs，用以提供最大值的提升電平以及最小的極點(步驟S702)。之后，接收決策反饋均衡系數(shù)組(步驟S704)。

判斷第一決策反饋均衡系數(shù)h1是否小于第一閾值Threshold1(步驟S706)，且第一閾值Threshold1可設定為例如0。

在確定第一決策反饋均衡系數(shù)h1小于第一閾值Threshold1時(步驟S706)，調整可變電阻的電阻值以降低提升電平(步驟S708)。接著，在確定提升電平未到達最小值時(步驟S710)，回到步驟S704。

再者，在確定第一決策反饋均衡系數(shù)h1不小于第一閾值Threshold1時(步驟S706)，或者確定提升電平到達最小值時(步驟S710)，繼續(xù)判斷第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3是否小于第二閾值Threshold2(步驟S712)，且第二閾值Threshold2可設定為例如0。

在確認第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3不小于第二閾值Threshold2(步驟S712)時，停止進行調整(步驟S718)。

在確認第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3小于第二閾值Threshold2(步驟S712)時，調整變容器的電容值以提高極點(步驟S714)。接著，在確定尚未到達最大的極點時(步驟S716)，回到步驟S704；反之，停止進行調整(步驟S718)。

由以上的說明可知，圖8的控制方法中，先調整該連續(xù)時間線性均衡器 510具有最大的提升電平以及最小的極點；接著，持續(xù)接收該決策反饋均衡系數(shù)組。當?shù)谝粵Q策反饋均衡系數(shù)h1小于第一閾值Threshold1時，降低提升電平直到第一決策反饋均衡系數(shù)h1不小于該第一閾值Threshold1；以及，當?shù)诙Q策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3小于第二閾值Threshold2時，提高極點直到第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3不小于該第二閾值。

換句話說，本發(fā)明的連續(xù)時間線性均衡器510根據(jù)第一決策反饋均衡系數(shù)h1來調整可變電阻的電阻值用以改變提升電平，并且根據(jù)第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3來調整可變電容的電容值用以改變極點。

再者，本發(fā)明也可以僅根據(jù)第二決策反饋均衡系數(shù)h2或者第三決策反饋均衡系數(shù)h3來調整可變電容的電容值?；蛘?，根據(jù)第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3之間的關系來調整可變電容的電容值，例如第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3的加總關系。

請參考圖9，其所繪示為本發(fā)明第二實施例的接收器示意圖。接收器800包括：連續(xù)時間線性均衡器510、切割電路830、時鐘數(shù)據(jù)恢復電路850、適應性濾波器860、決策反饋均衡器870與加總器820。其中，切割電路830還包括：數(shù)據(jù)切割器832、邊沿切割器836與誤差切割器834。適應性濾波器860可為基于最小均方濾波器的適應性濾波器。

在通道204的另一端連接至接收器800，使得接收信號Sx輸入接收器800的連續(xù)時間線性均衡器510，用以提高接收信號Sx中的高頻部分的大小而成為第一均衡信號Sy。再者，加總器820將決策反饋均衡器870產(chǎn)生的反饋均衡信號Sf與第一均衡信號Sy進行加總后產(chǎn)生迭加信號Sz。

在切割電路830中，數(shù)據(jù)切割器832根據(jù)一第一切割電壓Ss1與時鐘信號CLK來切割迭加信號Sz并產(chǎn)生數(shù)據(jù)信號Sd。邊沿切割器836根據(jù)一第二切割電壓Ss2與時鐘信號CLK來切割迭加信號Sz并產(chǎn)生邊沿采樣信號Sedg。誤差切割器834根據(jù)根據(jù)參考電壓Vref與時鐘信號CLK來切割迭加信號Sz并產(chǎn)生誤差信號(error signal)Serr。

另外，時鐘數(shù)據(jù)恢復電路850接收數(shù)據(jù)信號Sd以及邊沿采樣信號Sedg并產(chǎn)生時鐘信號CLK至切割電路830。再者，適應性濾波器860接收數(shù)據(jù)信號Sd與誤差信號Serr來產(chǎn)生一參考電壓Vref至誤差切割器834，并且產(chǎn)生 一決策反饋均衡系數(shù)組(DFE coefficient set)至決策反饋均衡器870與連續(xù)時間線性均衡器510。

基本上，適應性濾波器860根據(jù)該數(shù)據(jù)信號Sd與誤差信號Serr來動態(tài)改變該參考電壓Vref以及決策反饋均衡系數(shù)組。舉例來說，決策反饋均衡系數(shù)組中包括五個決策反饋均衡系數(shù)h1，h2，h3，h4，h5。當然，本發(fā)明決策反饋均衡系數(shù)組并不限定于決策反饋均衡系數(shù)的數(shù)目。

再者，決策反饋均衡器870接收數(shù)據(jù)信號Sd與決策反饋均衡系數(shù)組后產(chǎn)生反饋均衡信號Sf至加總器820，用以抵減第一均衡信號Sy中的后游標部分?；旧希有盘朣z、反饋均衡信號Sf與第一均衡信號Sy之間的關系為：

再者，連續(xù)時間線性均衡器510根據(jù)決策反饋均衡系數(shù)組來控制連續(xù)時間線性均衡器510的頻率響應(frequency response)。例如，控制連續(xù)時間線性均衡器510的提升電平(boost level)以及極點(pole)?；旧希嵘娖娇蔀檫B續(xù)時間線性均衡器510的增益。

再者，第二實施例的接收器800是利用相同的時鐘信號CLK對迭加信號Sz進行數(shù)據(jù)及相位誤差的采樣。

由以上的說明可知，本發(fā)明提出接收器及其相關控制方法。利用第一決策反饋均衡系數(shù)h1來調整連續(xù)時間線性均衡器510中的可變電阻的電阻值，用以改變提升電平。再者，利用第二決策反饋均衡系數(shù)h2與第三決策反饋均衡系數(shù)h3來調整可變電容的電容值，用以改變極點。

綜上所述，雖然本發(fā)明已以優(yōu)選實施例公開如上，然其并非用以限定本發(fā)明。本發(fā)明所屬領域技術人員在不脫離本發(fā)明的精神和范圍內，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視所附權利要求書界定范圍為準。