本發(fā)明涉及通信領(lǐng)域，尤其涉及一種RACH信號檢測系統(tǒng)及方法。

背景技術(shù)：

當(dāng)前的LTE基站產(chǎn)品中，RACH信號處理通常在基帶板上的DSP處理器中完成。但在某些產(chǎn)品中，受到產(chǎn)品成本，規(guī)格等限制，導(dǎo)致產(chǎn)品硬件平臺處理能力存在局限性，在DSP上完成PRACH處理壓力較大，對整個接收系統(tǒng)構(gòu)成處理瓶頸。因此，需要對現(xiàn)有技術(shù)進行改進。

技術(shù)實現(xiàn)要素：

本發(fā)明實施例提供一種RACH信號檢測系統(tǒng)及方法，用于解決現(xiàn)有技術(shù)中接收機中的DSP處理RACH信號時，資源占用嚴(yán)重、實時性差的問題。

基于上述目的，本發(fā)明提供一種RACH信號檢測系統(tǒng)，用于接收機，包括：帶有第一外部接口的信號預(yù)處理單元，用于對所獲取的PRACH信道中的基帶數(shù)字信號進行頻偏糾正和降采樣處理，并按照預(yù)設(shè)的傳輸間隔通過所述第一外部接口發(fā)出中斷指令，并在中斷期間內(nèi)將降采樣處理后的數(shù)字信號，通過所述第一外部接口予以發(fā)送；帶有第二外部接口的RACH信號檢測單元，其中，所述第二外部接口與第一外部接口相連，用于基于所接收的中斷指令，獲取所述第一外部接口的數(shù)字信號，并對所接收的數(shù)字信號進行RACH信號檢測。

優(yōu)選地，所述第一外部接口和第二外部接口為SRIO接口；所述信號預(yù)處理單元為FPGA；所述RACH信號檢測單元包括DSP。

優(yōu)選地，所述信號預(yù)處理單元包括：頻偏校正模塊，用于基于系統(tǒng)固定頻偏、RACH信號的中心頻率到直流的頻率差、系統(tǒng)采樣頻率和系統(tǒng)子載波間隔，以及預(yù)設(shè)的表，通過查表計算的方式確定頻偏校正之后的數(shù)字信號；降采樣濾波模塊，用于采用級聯(lián)的降采樣半帶濾波器對頻偏校正后的數(shù)字信號進行降頻濾波，并將校正后的數(shù)字信號予以暫存。

優(yōu)選地，所述信號預(yù)處理單元包括：中斷傳輸模塊，用于基于預(yù)設(shè)的時間 間隔通過所述第一外部接口發(fā)出中斷指令，并基于所反饋的讀指令，將預(yù)設(shè)存儲字段中的數(shù)字信號通過所述第一外部接口予以發(fā)送。

優(yōu)選地，所述RACH信號檢測單元用于將所接收的數(shù)字信號與預(yù)設(shè)的頻域根序列進行共軛相乘運算，再采用搜索窗對所得到的運算結(jié)果的時域數(shù)據(jù)進行匹配，并將匹配成功的時域數(shù)據(jù)進行前序檢測，以確定所接收的PRACH信道的信號中是否包含RACH信號。

基于上述目的，本發(fā)明還提供一種RACH信號檢測方法，用于接收機，所述接收機中包括通過外部接口相連的信號預(yù)處理單元和RACH信號檢測單元，所述信號檢測方法包括：所述信號預(yù)處理單元對所獲取的PRACH信道中的基帶數(shù)字信號進行頻偏糾正和降采樣處理，并按照預(yù)設(shè)的傳輸間隔通過所述外部接口發(fā)出中斷指令，并在中斷期間內(nèi)將降采樣處理后的數(shù)字信號，通過所述外部接口予以發(fā)送；所述RACH信號檢測單元基于所接收的中斷指令，獲取所述外部接口的數(shù)字信號，并對所接收的數(shù)字信號進行RACH信號檢測。

優(yōu)選地，所述外部接口為SRIO接口；所述信號預(yù)處理單元為FPGA；所述RACH信號檢測單元包括DSP。

優(yōu)選地，所述信號預(yù)處理單元對所獲取的PRACH信道中的基帶數(shù)字信號進行頻偏糾正和降采樣處理的方式包括：所述信號預(yù)處理單元基于系統(tǒng)固定頻偏、RACH信號的中心頻率到直流的頻率差、系統(tǒng)采樣頻率和系統(tǒng)子載波間隔，以及預(yù)設(shè)的表，通過查表計算的方式確定頻偏校正之后的數(shù)字信號；所述信號預(yù)處理單元采用級聯(lián)的降采樣半帶濾波器對頻偏校正后的數(shù)字信號進行降頻濾波，并將校正后的數(shù)字信號予以暫存。

優(yōu)選地，所述信號預(yù)處理單元按照預(yù)設(shè)的傳輸間隔通過所述外部接口發(fā)出中斷指令，并在中斷期間內(nèi)將降采樣處理后的數(shù)字信號，通過所述外部接口予以發(fā)送的方式包括：所述信號預(yù)處理單元基于預(yù)設(shè)的時間間隔通過所述外部接口發(fā)出中斷指令，并基于所反饋的讀指令，將預(yù)設(shè)存儲字段中的數(shù)字信號通過所述外部接口予以發(fā)送。

優(yōu)選地，所述RACH信號檢測單元基于所接收的中斷指令，獲取所述外部接口的數(shù)字信號，并對所接收的數(shù)字信號進行RACH信號檢測的方式包括：所述RACH信號檢測單元將所接收的數(shù)字信號與預(yù)設(shè)的頻域根序列進行共軛相乘運算，再采用搜索窗對所得到的運算結(jié)果的時域數(shù)據(jù)進行匹配，并將匹配 成功的時域數(shù)據(jù)進行前序檢測，以確定所接收的PRACH信道的信號中是否包含RACH信號。

如上所述，本發(fā)明的RACH信號檢測系統(tǒng)及方法，具有以下有益效果：通過將頻偏校正部分交由FPGA來執(zhí)行，能夠加快頻偏校正的運行速度，并采用中斷傳輸方式將校正后的數(shù)字信號傳遞給RACH信號檢測單元，能夠有效解決頻偏校正和RACH信號檢測兩功能對硬件上的資源的爭奪；另外，采用FPGA進行頻偏校正，能夠利用硬件并行處理的優(yōu)勢確保實時的對PRACH信道的信號進行頻偏校正處理。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對本發(fā)明實施例描述中所需要使用的附圖作簡單的介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)本發(fā)明實施例的內(nèi)容和這些附圖獲得其他的附圖。

圖1是本發(fā)明的RACH信號檢測系統(tǒng)的一個實施例的結(jié)構(gòu)方框圖。

圖2是本發(fā)明的RACH信號檢測系統(tǒng)中降采樣濾波模塊的一個實施例的結(jié)構(gòu)方框圖。

圖3是本發(fā)明的RACH信號檢測系統(tǒng)中RACH信號檢測單元的一個實施例的結(jié)構(gòu)方框圖。

圖4是本發(fā)明的RACH信號檢測方法的一個實施例的方法流程圖。

具體實施方式

為使本發(fā)明解決的技術(shù)問題、采用的技術(shù)方案和達到的技術(shù)效果更加清楚，下面將結(jié)合附圖對本發(fā)明實施例的技術(shù)方案作進一步的詳細描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

如圖1所示，本發(fā)明提供一種RACH信號檢測系統(tǒng)。所述RACH信號檢測系統(tǒng)1用于接收機。所述接收機通常位于基站中，用以接收PRACH信道(物理隨機接入信道)中的信號。所述RACH信號檢測系統(tǒng)1包括：信號預(yù)處理 單元11、和RACH信號檢測單元12。其中，所述信號預(yù)處理單元11和RACH信號檢測單元12在硬件上為通過接口相連的兩個硬件單元。為了適應(yīng)各單元的處理能力，所述信號預(yù)處理單元11優(yōu)選為FPGA(現(xiàn)場可編程門陣列)，所述RACH信號檢測單元12優(yōu)選為包含DSP(數(shù)字信號處理器)的電路/集成電路。其中，所述信號預(yù)處理單元11選用包含SRIO接口的FPGA。對應(yīng)的，所述RACH信號檢測單元12也采用SRIO接口的包含DSP(數(shù)字信號處理器)的電路/集成電路。

所述信號預(yù)處理單元11帶有第一外部接口(即SRIO接口)，用于對所獲取的PRACH信道中的基帶數(shù)字信號進行頻偏糾正和降采樣處理，并按照預(yù)設(shè)的傳輸間隔通過所述第一外部接口發(fā)出中斷指令，并在中斷期間內(nèi)將降采樣處理后的數(shù)字信號，通過所述第一外部接口予以發(fā)送。

本實施例中，所述信號預(yù)處理單元11中包含頻偏校正模塊和降采樣濾波模塊。

所述頻偏校正模塊與外部的基帶數(shù)字解調(diào)器相連，用于對所接收的PACH信道中的數(shù)字化的信號，進行頻偏校正。

所述頻偏校正模塊用于基于系統(tǒng)固定頻偏、RACH信號的中心頻率到直流的頻率差、系統(tǒng)采樣頻率和系統(tǒng)子載波間隔，以及預(yù)設(shè)的表，通過查表計算的方式確定頻偏校正之后的數(shù)字信號。

例如，所述頻偏校正模塊預(yù)設(shè)有公式(1)，并將所接收的數(shù)字信號代入該公式(1)，得到頻偏校正之后的數(shù)字信號。

公式(1)

其中，f₁是系統(tǒng)固定頻偏7.5kHz，f2是RACH信號的中心頻率到直流的頻率差。f_s是系統(tǒng)采樣頻率，Δf是系統(tǒng)子載波間隔15kHz。其中，f_s可由查表得到。

所述降采樣濾波模塊用于采用級聯(lián)的降采樣半帶濾波器對頻偏校正后的數(shù)字信號進行降頻濾波，并將校正后的數(shù)字信號予以暫存。

具體地，所述降采樣濾波模塊根據(jù)輸入和輸出的各信號的頻率差來設(shè)計級聯(lián)的降采樣半帶濾波器的數(shù)量。本實施例中，所述降采樣濾波模塊采用4級降采樣半帶濾波器對頻偏校正后的數(shù)字信號進行降頻濾波。如圖2所示，所述降采樣濾波模塊中每級降采樣半帶濾波器所輸出的頻率是輸入頻率的一半，如 此，將輸入為30.72MHz的數(shù)字信號降采樣至1.92MHz。

其中，所述4級降采樣半帶濾波器的過程舉例如下，其中conv為卷積操作符，hnbit＝11(因為濾波器系數(shù)最大值為1024)，len1～len4分別為4級濾波器的階數(shù)，濾波器每級的輸入輸出都是16bit復(fù)數(shù)。

seqh1＝conv(seqRx0,h1)/2^(hnbit-1)；

seqRx1＝seqh1((len1-1)/2+(1:2:Nseq))；

seqh2＝conv(seqRx1,h2)/2^(hnbit-1)；

seqRx2＝seqh2((len2-1)/2+(1:2:Nseq/2))；

seqh3＝conv(seqRx2,h3)/2^(hnbit-1)；

seqRx3＝seqh3((len3-1)/2+(1:2:Nseq/4))；

seqh4＝conv(seqRx3,h4)/2^(hnbit-1)；

seqRx4＝seqh4((len4-1)/2+(1:2:Nseq/8))。

所述降采樣濾波模塊將所輸出的數(shù)字信號存儲在存儲單元中的指定字段內(nèi)。

為了利用中斷來配合SRIO接口或其他接口的數(shù)據(jù)傳輸，所述信號預(yù)處理單元11還包括中斷傳輸模塊，用于按照預(yù)設(shè)的傳輸間隔通過所述第一外部接口發(fā)出中斷指令，并在中斷期間內(nèi)將降采樣處理后的數(shù)字信號，通過所述第一外部接口予以發(fā)送。

其中，所述傳輸間隔可以是固定的存儲字段長度。所述中斷傳輸模塊監(jiān)測存儲單元中的指定字段，當(dāng)存儲的數(shù)字信號的存儲字段長度達到預(yù)設(shè)長度，則發(fā)出所述中斷指令。

優(yōu)選地，所述中斷傳輸模塊用于基于預(yù)設(shè)的時間間隔通過所述第一外部接口發(fā)出中斷指令。其中，所述時間間隔舉例為毫秒級數(shù)值。

包含與所述第一外部接口相連的第二外部接口的RACH信號檢測單元12基于所接收的中斷指令，向所述中斷傳輸模塊反饋讀指令，則所述中斷傳輸模塊基于該讀指令，將預(yù)設(shè)存儲字段中的數(shù)字信號打包成一個RapidIO協(xié)議報文，并通過所述第一外部接口傳遞給RACH信號檢測單元12。

所述RACH信號檢測單元12用于獲取所述第一外部接口的數(shù)字信號，并對所接收的數(shù)字信號進行RACH信號檢測。

具體地，所述RACH信號檢測單元12中包含功率譜計算模塊、與所述功 率譜計算模塊連接的RACH信號檢測模塊、和為前兩模塊提供參數(shù)的RACH檢測參數(shù)存儲模塊。

所述RACH信號檢測單元12中的各模塊按照時序，將所接收的數(shù)字信號與預(yù)設(shè)的頻域根序列進行共軛相乘運算，再采用搜索窗對所得到的運算結(jié)果的時域數(shù)據(jù)進行匹配，并將匹配成功的時域數(shù)據(jù)進行前序檢測，以確定所接收的PRACH信道的信號中是否包含RACH信號。

例如，如圖3所示，所述功率譜計算模塊接收第二外部接口所提供的數(shù)字信號進行1536點的FFT變換，并將所接收的數(shù)字信號與所存儲的頻域根序列進行共軛相乘運算，再通過IFFT和模平方，得到對應(yīng)所述數(shù)字信號的功率譜。接著，對所述功率譜進行接收天線合并/解前序重復(fù)和噪聲功率估計。再利用預(yù)設(shè)的搜索窗參數(shù)對所得到的時域數(shù)據(jù)進行匹配，并將匹配成功的時域數(shù)據(jù)進行前序檢測，以確定所接收的PRACH信道的信號中是否包含RACH信號。

在此，所述RACH信號檢測單元12中，利用預(yù)設(shè)的搜索窗參數(shù)對所得到的時域數(shù)據(jù)進行匹配，并將匹配成功的時域數(shù)據(jù)進行前序檢測，以確定所接收的PRACH信道的信號中是否包含RACH信號的方式為現(xiàn)有技術(shù)，在此，不再詳述。

如圖4所示，本發(fā)明提供一種RACH信號檢測方法。所述信號檢測方法主要由上述信號檢測系統(tǒng)來執(zhí)行。所述RACH信號檢測系統(tǒng)用于接收機中。所述接收機通常位于基站中，用以接收PRACH信道(物理隨機接入信道)中的信號。所述RACH信號檢測系統(tǒng)包括：信號預(yù)處理單元、和RACH信號檢測單元。其中，所述信號預(yù)處理單元和RACH信號檢測單元在硬件上為通過外部接口相連的兩個硬件單元。為了適應(yīng)各單元的處理能力，所述信號預(yù)處理單元優(yōu)選為FPGA(現(xiàn)場可編程門陣列)，所述RACH信號檢測單元優(yōu)選為包含DSP(數(shù)字信號處理器)的電路/集成電路。其中，所述信號預(yù)處理單元選用包含SRIO接口的FPGA。對應(yīng)的，所述RACH信號檢測單元也采用SRIO接口的包含DSP(數(shù)字信號處理器)的電路/集成電路。

所述信號預(yù)處理單元和RACH信號檢測單元通過執(zhí)行以下步驟實現(xiàn)對RACH信號的檢測。

在步驟S1中，所述信號預(yù)處理單元對所獲取的PRACH信道中的基帶數(shù)字信號進行頻偏糾正和降采樣處理，并按照預(yù)設(shè)的傳輸間隔通過所述外部接口 發(fā)出中斷指令，并在中斷期間內(nèi)將降采樣處理后的數(shù)字信號，通過所述外部接口予以發(fā)送。

本實施例中，所述信號預(yù)處理單元與外部的基帶數(shù)字解調(diào)器相連，對所接收的PACH信道中的數(shù)字化的信號，進行頻偏校正。

具體地，所述信號預(yù)處理單元基于系統(tǒng)固定頻偏、RACH信號的中心頻率到直流的頻率差、系統(tǒng)采樣頻率和系統(tǒng)子載波間隔，以及預(yù)設(shè)的表，通過查表計算的方式確定頻偏校正之后的數(shù)字信號。

例如，所述信號預(yù)處理單元預(yù)設(shè)有公式(1)，并將所接收的數(shù)字信號代入該公式(1)，得到頻偏校正之后的數(shù)字信號。

公式(1)

其中，f₁是系統(tǒng)固定頻偏7.5kHz，f2是RACH信號的中心頻率到直流的頻率差。f_s是系統(tǒng)采樣頻率，Δf是系統(tǒng)子載波間隔15kHz。其中，f_s可由查表得到。

接著，所述信號預(yù)處理單元采用級聯(lián)的降采樣半帶濾波器對頻偏校正后的數(shù)字信號進行降頻濾波，并將校正后的數(shù)字信號予以暫存。

具體地，所述信號預(yù)處理單元根據(jù)輸入和輸出的各信號的頻率差來設(shè)計級聯(lián)的降采樣半帶濾波器的數(shù)量。本實施例中，所述信號預(yù)處理單元采用4級降采樣半帶濾波器對頻偏校正后的數(shù)字信號進行降頻濾波。如圖2所示，所述信號預(yù)處理單元中每級降采樣半帶濾波器所輸出的頻率是輸入頻率的一半，如此，將輸入為30.72MHz的數(shù)字信號降采樣至1.92MHz。

其中，所述4級降采樣半帶濾波器的過程舉例如下，其中conv為卷積操作符，hnbit＝11(因為濾波器系數(shù)最大值為1024)，len1～len4分別為4級濾波器的階數(shù)，濾波器每級的輸入輸出都是16bit復(fù)數(shù)。

seqh1＝conv(seqRx0,h1)/2^(hnbit-1)；

seqRx1＝seqh1((len1-1)/2+(1:2:Nseq))；

seqh2＝conv(seqRx1,h2)/2^(hnbit-1)；

seqRx2＝seqh2((len2-1)/2+(1:2:Nseq/2))；

seqh3＝conv(seqRx2,h3)/2^(hnbit-1)；

seqRx3＝seqh3((len3-1)/2+(1:2:Nseq/4))；

seqh4＝conv(seqRx3,h4)/2^(hnbit-1)；

seqRx4＝seqh4((len4-1)/2+(1:2:Nseq/8))。

所述信號預(yù)處理單元將所輸出的數(shù)字信號存儲在存儲單元中的指定字段內(nèi)。

為了利用中斷來配合SRIO接口或其他接口的數(shù)據(jù)傳輸，所述信號預(yù)處理單元按照預(yù)設(shè)的傳輸間隔通過所述外部接口發(fā)出中斷指令，并在中斷期間內(nèi)將降采樣處理后的數(shù)字信號，通過所述外部接口予以發(fā)送。

其中，所述傳輸間隔可以是固定的存儲字段長度。所述信號預(yù)處理單元監(jiān)測存儲單元中的指定字段，當(dāng)存儲的數(shù)字信號的存儲字段長度達到預(yù)設(shè)長度，則發(fā)出所述中斷指令。

優(yōu)選地，所述信號預(yù)處理單元基于預(yù)設(shè)的時間間隔通過所述外部接口發(fā)出中斷指令。其中，所述時間間隔舉例為毫秒級數(shù)值。

接著，在步驟S2中，所述RACH信號檢測單元基于所接收的中斷指令，向所述中斷傳輸模塊反饋讀指令。

在步驟S3中，所述信號預(yù)處理單元基于該讀指令，將預(yù)設(shè)存儲字段中的數(shù)字信號打包成一個RapidIO協(xié)議報文，并通過所述外部接口傳遞給RACH信號檢測單元。

在步驟S4中，所述RACH信號檢測單元獲取所述外部接口的數(shù)字信號，并對所接收的數(shù)字信號進行RACH信號檢測。

具體地，所述RACH信號檢測單元中包含功率譜計算模塊、與所述功率譜計算模塊連接的RACH信號檢測模塊、和為前兩模塊提供參數(shù)的RACH檢測參數(shù)存儲模塊。

所述RACH信號檢測單元中的各模塊按照時序，將所接收的數(shù)字信號與預(yù)設(shè)的頻域根序列進行共軛相乘運算，再采用搜索窗對所得到的運算結(jié)果的時域數(shù)據(jù)進行匹配，并將匹配成功的時域數(shù)據(jù)進行前序檢測，以確定所接收的PRACH信道的信號中是否包含RACH信號。

例如，如圖3所示，所述功率譜計算模塊接收第二外部接口所提供的數(shù)字信號進行1536點的FFT變換，并將所接收的數(shù)字信號與所存儲的頻域根序列進行共軛相乘運算，再通過IFFT和模平方，得到對應(yīng)所述數(shù)字信號的功率譜。接著，對所述功率譜進行接收天線合并/解前序重復(fù)和噪聲功率估計。再利用預(yù)設(shè)的搜索窗參數(shù)對所得到的時域數(shù)據(jù)進行匹配，并將匹配成功的時域數(shù)據(jù)進 行前序檢測，以確定所接收的PRACH信道的信號中是否包含RACH信號。

在此，所述RACH信號檢測單元中，利用預(yù)設(shè)的搜索窗參數(shù)對所得到的時域數(shù)據(jù)進行匹配，并將匹配成功的時域數(shù)據(jù)進行前序檢測，以確定所接收的PRACH信道的信號中是否包含RACH信號的方式為現(xiàn)有技術(shù)，在此，不再詳述。

綜上所述，本發(fā)明的RACH信號檢測系統(tǒng)及方法，通過將頻偏校正部分交由FPGA來執(zhí)行，能夠加快頻偏校正的運行速度，并采用中斷傳輸方式將校正后的數(shù)字信號傳遞給RACH信號檢測單元，能夠有效解決頻偏校正和RACH信號檢測兩功能對硬件上的資源的爭奪。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。

上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。