本發(fā)明涉及固態(tài)成像裝置和電子設備，并且更特別地涉及能夠提高芯片的理論產率(theoreticalyield)的固態(tài)成像裝置和電子設備。

背景技術：

已經存在如下固態(tài)成像裝置：各固態(tài)成像裝置具有針對像素陣列中的各列設置的數(shù)字/模擬(a/d)轉換器電路(例如，參見專利文獻1)。

在具有這種構造的固態(tài)成像裝置中，垂直選擇電路被設計為針對像素陣列中的各行進行操作。

引用列表

專利文獻

專利文獻1：日本專利申請?zhí)亻_第2013-55589號

技術實現(xiàn)要素：

本發(fā)明要解決的問題

然而，在上述構造中，當同時地驅動多個像素列中的像素時，與各個像素行相對應的垂直選擇電路同時執(zhí)行類似的操作。

本發(fā)明是針對這種情況而提出的，并旨在提高芯片的理論產率。

問題的解決方案

本發(fā)明的一個方面的固態(tài)成像裝置包括：像素陣列，其由布置成矩陣的多個像素形成；以及驅動控制單元，其針對像素行的組而設置并進行操作以同時地驅動所述像素行的組中包括的像素。

所述驅動控制單元可針對共用像素行的組設置，并且進行操作以同時地驅動所述共用像素行的組中的每個共用像素。

所述固態(tài)成像裝置還可包括驅動器，所述驅動器針對各共用像素行的組而設置并根據(jù)從所述驅動控制單元提供的信號驅動所述共用像素行的組中每個共用像素。

所述驅動控制單元可向所述驅動器提供用于驅動用于構成所述共用像素的各像素中的至少一者的信號。

所述固態(tài)成像裝置還可包括：選擇電路，其針對每個共用像素行而設置并確定是否輸出來自所述驅動控制單元的信號；以及驅動器，其針對每個共用像素行而設置并根據(jù)來自所述選擇電路的所述信號驅動所述共用像素行中的每個共用像素。

所述選擇電路可向所述驅動器提供用于驅動用于構成所述共用像素的各個像素中的至少一者的信號。

所述驅動控制單元可將所述信號提供至所述共用像素行的組中包括的所述共用像素行的所述選擇電路以及另一所述共用像素行的組中包括的共用像素行的所述選擇電路。

所述固態(tài)成像裝置還可包括驅動器，所述驅動器針對各像素行的組而設置并根據(jù)從所述驅動控制單元提供的信號同時地驅動所述像素行的組中的各個像素。

所述固態(tài)成像裝置還可包括：選擇電路，其針對每個像素行設置并確定是否輸出來自所述驅動控制單元的信號；以及驅動器，其針對每個像素行設置并根據(jù)來自所述選擇電路的所述信號驅動所述像素行中的每個像素，在該固態(tài)成像裝置中，所述驅動控制單元可將所述信號提供至所述像素行的組中包括的所述像素行的所述選擇電路以及另一像素行的組中包括的像素行的所述選擇電路。

所述固態(tài)成像裝置還可包括a/d轉換器，所述a/d轉換器針對所述像素陣列中的每列設置，所述a/d轉換器的數(shù)量等于將要通過所述驅動控制單元的操作而被同時地驅動的所述像素行的數(shù)量。

所述固態(tài)成像裝置可具有通過如下方式形成的層疊結構：層疊在內部形成有所述像素陣列的第一基板和在內部形成有包括所述驅動控制單元的電路的第二基板。

本發(fā)明的一個方面的電子設備包括固態(tài)成像裝置，所述固態(tài)成像裝置包括：像素陣列，其由布置成矩陣的多個像素形成；以及驅動控制單元，其針對各像素行的組而設置并同時地驅動所述像素行的組中的每個像素。

在本發(fā)明的一個方面中，在由布置成矩陣的像素形成的像素陣列中，一組像素行中的各個像素被同時地驅動。

本發(fā)明的效果

根據(jù)本發(fā)明的一個方面，能夠提高芯片的理論產率。

附圖說明

圖1是cmos圖像傳感器的典型構造示例的框圖。

圖2是示出了像素的構造示例的電路圖。

圖3是用于說明像素的同時驅動的示圖。

圖4是示出了常規(guī)垂直選擇電路的構造示例的框圖。

圖5是示出了本發(fā)明的垂直選擇電路的構造示例的框圖。

圖6是示出了本發(fā)明的垂直選擇電路的另一構造示例的框圖。

圖7是示出了像素讀取的各示例的示圖。

圖8是示出了像素讀取的示例的示圖。

圖9是示出了根據(jù)本發(fā)明的垂直選擇電路的又一構造示例的框圖。

圖10是示出了根據(jù)本發(fā)明的垂直選擇電路的又一構造示例的框圖。

圖11是用于說明cmos圖像傳感器的基板的構造示例的示圖。

圖12是示出了根據(jù)本發(fā)明的電子設備的構造示例的框圖。

具體實施方式

下面參考附圖說明本發(fā)明的實施例。

<cmos圖像傳感器的構造示例>

圖1是互補金屬氧化物半導體(cmos)圖像傳感器的典型構造示例的示圖。圖1所示的cmos圖像傳感器11是應用了本發(fā)明的固態(tài)成像裝置的示例。當然，本發(fā)明也可應用于具有其它構造的圖像傳感器。

cmos圖像傳感器11包括像素陣列21、垂直選擇電路22和a/d轉換器23-1和23-2。這些部件形成在附圖中未示出的半導體基板(芯片)上。

在cmos圖像傳感器11中，對入射在像素陣列21上的光進行光電轉換，且從由垂直選擇電路22驅動的像素陣列21的各個像素讀取像素信號。然后，由a/d轉換器23-1和23-2對讀取的像素信號(模擬信號)進行a/d轉換，且輸出與入射光相對應的數(shù)字數(shù)據(jù)。

像素陣列21由布置成矩陣的單元像素51形成。每個單元像素51包括諸如光電二極管等光電轉換元件。可以適當?shù)卦O定布置在像素陣列21中的單元像素51的數(shù)量，且可以適當?shù)卦O定行數(shù)和列數(shù)。在下面的說明中，單元像素51將被簡稱為像素51。

垂直選擇電路22逐行地驅動像素陣列21中的各個像素51。具體地，垂直選擇電路22同時驅動多個像素行的像素51。形成有從垂直選擇電路22延伸至像素陣列21中的各個行的控制線(未示出)。

a/d轉換器23-1和23-2對從像素陣列21中的各列的各個像素51讀取的模擬像素信號執(zhí)行a/d轉換。a/d轉換器23-1和23-2包括針對像素陣列21中的各列設置的列a/d轉換器電路。

在常規(guī)像素陣列中，針對每列設置有用于將像素信號提供至列a/d轉換器電路的垂直信號線。在像素陣列21的情況下，針對每列設置有兩條垂直信號線。于是，一列的像素以預定行數(shù)的間隔交替地連接到這兩條垂直信號線。輸出至各條垂直信號線的像素信號被提供至a/d轉換器23-1和23-2中的各個列a/d轉換器電路。

<像素的構造示例>

現(xiàn)參考圖2，說明布置在像素陣列21中的像素51的構造示例。注意，在像素陣列21中設計有由兩個垂直對齊的像素和兩個水平對齊的像素構成的四個像素51共用結構。

每個像素51包括作為光電轉換單元的光電二極管(pd)61、傳輸晶體管62、浮動擴散部(fd)63、復位晶體管64、放大晶體管65和選擇晶體管66。在這些部件中，fd63、復位晶體管64、放大晶體管65和選擇晶體管66被四個像素51共用。

在每個像素51中，pd61的陽極接地，且pd61的陰極連接到傳輸晶體管62的源極。各個像素51的傳輸晶體管62的漏極連接到單個放大晶體管65的柵極，且該連接點形成fd63。

復位晶體管64連接在預定電源與fd63之間。放大晶體管65的漏極連接到預定電源，且放大晶體管65的源極連接到選擇晶體管66的漏極。選擇晶體管66的源極連接到垂直信號線71。

驅動信號trg、rst和sel經由控制線被從垂直選擇電路22被提供至四個傳輸晶體管62、復位晶體管64和選擇晶體管66的柵極。

<像素的讀取>

現(xiàn)參考圖3，說明如上所述地共用的像素的像素信號的讀取。

圖3示出了圖1所示的cmos圖像傳感器11中的被虛線框p包圍的部分的特定構造。

在圖3所示的共用像素列中，各個共用像素以一個共用像素行的間隔交替地連接至兩條垂直信號線71-1和71-2。

具體地，共用像素sp1和sp3連接到垂直信號線71-1。從共用像素sp1和sp3輸出至垂直信號線71-1的像素信號被提供至由比較單元和計數(shù)器等(未示出)形成的列a/d轉換器電路72-1。列a/d轉換器電路72-1設置在a/d轉換器23-1中。

同時，共用像素sp2和sp4連接到垂直信號線71-2。從共用像素sp2和sp4輸出至垂直信號線71-2的像素信號被提供至由比較單元和計數(shù)器等(未示出)形成的列a/d轉換器電路72-2。列a/d轉換器電路72-2設置在a/d轉換器23-2中。

在這種構造中，兩個共用像素行的共用像素被同時地驅動。例如，在某一時間，同時地驅動包含共用像素sp1的共用像素行和包含共用像素sp2的共用像素行的共用像素。在另一時間，也同時地驅動包含共用像素sp3的共用像素行和包含共用像素sp4的共用像素行的共用像素。

在這種情況下，在垂直選擇電路22中，與將要被同時驅動的各個共用像素行相對應的部件同時執(zhí)行類似的操作。

<常規(guī)垂直選擇電路的構造示例>

圖4示出了常規(guī)垂直選擇電路的特定構造示例。

在圖4所示的垂直選擇電路22中，驅動控制電路111、電平移位器112和驅動器113被設置為用于驅動各個共用像素行的共用像素的部件。

驅動控制電路111由移位寄存器等形成。每個驅動控制電路111將用于驅動對應共用像素行中包含的共用像素(具體地，構成共用像素的四個像素中的至少一者)的信號提供至電平移位器112。

電平移位器112根據(jù)驅動器113的功能對來自驅動控制電路111的信號的電平進行轉換，并將該信號提供至驅動器113。

根據(jù)來自電平移位器112的信號，驅動器113將驅動信號trg、rst和sel經由控制線提供至對應共用像素行的共用像素。在圖4所示的示例中，與用于形成每個共用像素的像素51的數(shù)量相對應的四條控制線被形成為用于提供驅動信號trg的控制線。

應當理解，在下面的說明中，適當?shù)?，由驅動控制電?11和電平移位器112組合而成的部件將被稱為驅動控制單元。然而，在驅動控制電路111被設計成包括電平移位器112的情況下，驅動控制單元僅指驅動控制電路111。

在圖4中，在同時地驅動第(n-1)共用像素行和第n共用像素行的共用像素的情況下，與各個共用像素行相對應的驅動控制單元(驅動控制電路111和電平移位器112)和驅動器113同時執(zhí)行類似的操作。

<本發(fā)明的垂直選擇電路的構造示例>

圖5示出了本發(fā)明的垂直選擇電路的特定構造示例。應當注意，下面將不對圖5所示的構造與圖4所示的構造的相同部件進行說明。

在圖5所示的垂直選擇電路22中，驅動控制單元是針對每兩個共用像素行設置的，并進行操作以同時地驅動所述兩個共用像素行的各個共用像素。于是，驅動器113也是針對每兩個共用像素行設置的，并根據(jù)來自驅動控制單元的信號同時地驅動兩個共用像素行的各個共用像素。此時，驅動控制單元將用于驅動各像素51(用于構成將被驅動的當前共用像素之中的各者)中的至少一者的信號提供至驅動器113。

如上所述，圖4所示的構造中的同時執(zhí)行類似操作的驅動控制單元和驅動器113被組合到圖5所示的構造中的被第(n-1)共用像素行和第n共用像素行共用的驅動控制單元和驅動器113中。

在上述構造中，驅動控制單元和驅動器是針對將被同時驅動的每組共用像素行而設置的。因此，可以將垂直選擇電路縮小至比針對每個共用像素行設置驅動控制單元和驅動器的構造中的垂直選擇電路更小的面積。在此情況下，可以減少要在垂直選擇電路與像素陣列之間形成的控制線的數(shù)量。因此，也能夠縮小控制線的布線區(qū)域的面積。因此，能夠提高芯片的理論產率。

而且，在上述構造中，垂直選擇電路的電路尺寸能夠被制造得更小，因此，還能夠減小垂直選擇電路的電力消耗。

應當注意，能夠通過增大共用驅動控制單元和驅動器的共用像素行的數(shù)量來提高上述效果。

<本發(fā)明的垂直選擇電路的另一構造>

圖6示出了本發(fā)明的垂直選擇電路的另一構造示例。應當注意，下面將不對圖6所示的構造與圖5所示的構造的相同部件進行說明。

在圖6所述的垂直選擇電路22中，驅動控制單元是針對每兩個共用像素行設置的。同時，驅動器113是針對每個共用像素行設置的并且驅動單個共用像素行的各個共用像素。

在圖6所示的垂直選擇電路22中，在驅動控制單元(電平移位器112)與驅動器113之間還設置有多路復用器211。多路復用器211是針對每個共用像素行設置的，并被形成為用于確定是否輸出來自驅動控制單元的信號的選擇電路。即，多路復用器211在選擇輸出目的地之后向驅動器113提供從驅動控制單元提供的被設計用來驅動各像素51(其用于構成要驅動的當前共用像素中的每者)中的至少一者的信號。

應當注意，驅動控制單元被設計成將信號提供至某兩個共用像素行中包括的共用像素行的多路復用器211以及另一兩個共用像素行中包括的共用像素行的多路復用器211。例如，第n行的驅動控制單元被連接為將信號提供至第(n-1)共用像素行和第n共用像素行的各個多路復用器211以及第(n+1)共用像素行的多路復用器211。

即，第n行的驅動控制單元可以驅動第(n-1)共用像素行、第n共用像素行和第(n+1)共用像素行的像素。

應當注意，第(n-1)共用像素行被設計成也被第(n-2)行的驅動控制單元驅動，且第(n+1)共用像素行被設計成也被第(n+2)行的驅動控制單元驅動。

在上述構造中，驅動控制單元是針對每組共用像素行設置的。因此，可以將垂直選擇電路縮小至比針對每個共用像素行設置驅動控制單元的構造中的垂直選擇電路更小的面積。由此，能夠提高芯片的理論產率，且垂直選擇電路的電路尺寸能夠被制造得更小。因此，還能夠減小垂直選擇電路的電力消耗。

另外，在驅動控制單元與驅動器之間設置有多路復用器。因此，可以使得讀取像素的自由度高于圖5所示的構造中的自由度。

具體地，如圖7的a和圖7的b所示，讀取用于構成共用像素sp(n-1)和spn的各者的四個像素中的左上像素，或者讀取用于構成共用像素sp(n-1)和spn的各者的四個像素中的右下像素。以此方式，可以執(zhí)行沿垂直方向的加運算讀取(additionreading)。另外，如圖7的c所示，讀取用于構成共用像素sp(n-1)的四個像素中的右上像素以及用于構成共用像素spn的四個像素中的左下像素。以此方式，可以執(zhí)行沿對角線方向的加運算讀取。同樣地，如圖7的d所示，讀取用于構成共用像素sp(n-1)的四個像素中的左下像素以及用于構成共用像素spn的四個像素中的右上像素。以此方式，可以執(zhí)行沿對角線方向的加運算讀取。

可替代地，如圖8所示，僅讀取共用像素sp(n-2)、共用像素sp(n-1)、共用像素spn、共用像素sp(n+1)和共用像素sp(n+2)之中的用于構成共用像素sp(n-1)和sp(n+1)的像素。以此方式，可以執(zhí)行稀疏讀取(decimationreading)。

由于多路復用器如上所述地設置在驅動控制單元與驅動器之間，所以可以執(zhí)行復雜的加運算模式的讀取或稀疏讀取。

而且，在上述構造中，驅動控制單元是針對每兩個共用像素行設置的。然而，也可以針對三個以上的共用像素行的各組設置驅動控制單元。

在此情況下，針對像素陣列中的每列設置有與將要通過驅動控制單元的操作而被同時驅動的共用像素行的數(shù)量相同的數(shù)量的a/d轉換器。

而且，在上述構造中，驅動控制單元是針對各組共用像素行設置的。然而，像素陣列21中的像素51可以不構成共用像素，且可以針對各組像素行設置驅動控制單元。

<本發(fā)明的垂直選擇電路的又一構造示例>

圖9示出了本發(fā)明的垂直選擇電路的又一構造示例。應當注意，下面將不對圖9所示的構造與圖5所示的構造的相同部件進行說明。

在圖9所示的垂直選擇電路22中，驅動控制單元是針對每兩個像素行設置的，并進行操作以同時地驅動兩個像素行的各個像素。于是，驅動器113也是針對每兩個像素行設置的，并根據(jù)來自驅動控制單元的信號同時地驅動兩個像素行的各個像素。此時，驅動控制單元將用于驅動將被驅動的當前像素51的信號提供至驅動器113。

如上所述，在圖9所示的構造中，驅動控制單元和驅動器113被第(n-1)像素行和第n像素行共用。

在上述構造中，驅動控制單元和驅動器是針對要被同時驅動的每組像素行設置的。因此，能夠將垂直選擇電路縮小至比在針對每個像素行設置驅動控制單元和驅動器的構造中的垂直選擇電路更小的面積。在此情況下，還能夠減少將在垂直選擇電路與像素陣列之間形成的控制線的數(shù)量。因此，也能夠縮小控制線的布線區(qū)域的面積。因此，能夠提高芯片的理論產率。

而且，在上述構造中，垂直選擇電路的電路尺寸可被制造得更小，因此，還能夠減小垂直選擇電路的電力消耗。

圖10圖示了本發(fā)明的垂直選擇電路的又一構造示例。應當注意，下面將不對圖10所示的構造與圖9所示的構造的相同部件進行說明。

在圖10所示的垂直選擇電路22中，驅動控制單元(驅動控制電路111和電平移位器112)是針對每兩個像素行設置的。同時，驅動器113是針對每個像素行設置的，并驅動單個像素行的各個像素。

在圖10所示的垂直選擇電路22中，在驅動控制單元(電平移位器112)與驅動器113之間還設置有多路復用器211。多路復用器211是針對每個像素行設置的，并在選擇輸出目的地之后向驅動器113提供從驅動控制單元提供的用于驅動將被驅動的各個當前像素51的信號。

應當注意，驅動控制單元被設計成將信號提供至某兩個像素行中包括的像素行的多路復用器211以及另外兩個像素行中包括的像素行的多路復用器211。例如，第n行的驅動控制單元被連接為將信號提供至第(n-1)像素行和第n像素行的各個多路復用器211以及第(n+1)像素行的多路復用器211。

即，第n行的驅動控制單元可以驅動第(n-1)像素行、第n像素行和第(n+1)像素行的像素。

應當注意，第(n-1)像素行被設計成也被第(n-2)行的驅動控制單元驅動，且第(n+1)像素行被設計成也被第(n+2)行的驅動控制單元驅動。

在上述構造中，驅動控制單元是針對每組像素行設置的。因此，可以將垂直選擇電路縮小至比在針對每個像素行設置驅動控制單元的構造中的垂直選擇電路更小的面積。由此，能夠提高芯片的理論產率，且垂直選擇電路的電路尺寸能夠被制造得更小。因此，還能夠減小垂直選擇電路的電力消耗。

而且，在上述構造中，驅動控制單元是針對每兩個像素行設置的。然而，也可以針對三個以上的共用像素行的各組而設置驅動控制單元。

在此情況下，針對像素陣列中的各列設置有與將要通過驅動控制單元的操作而被同時驅動的共用像素行的數(shù)量相同的數(shù)量的a/d轉換器。

<固態(tài)成像裝置的基板的構造示例>

如圖11的a所示，圖1所示的cmos圖像傳感器11具有如下構造：其中，在單個半導體基板501上形成有在內部布置有像素陣列21的像素區(qū)域511、用于控制像素51的控制電路512以及包括用于像素信號的信號處理電路的邏輯電路513。

然而，如圖11的b所示，cmos圖像傳感器11可由如下層疊結構形成：在該層疊結構中，在內部形成有像素區(qū)域511和控制電路512的第一半導體基板531以及在內部形成有邏輯電路513的第二半導體基板532被層疊。第一半導體基板531和第二半導體基板532例如通過通孔或cu-cu金屬接合被電連接。

可替代地，如圖11的c所示，cmos圖像傳感器11可由如下層疊結構形成：在該層疊結構中，在內部形成有像素區(qū)域511的第一半導體基板541以及在內部形成有控制電路512和邏輯電路513的第二半導體基板542被層疊。第一半導體基板541和第二半導體基板542例如通過通孔或cu-cu金屬接合被電連接。

圖11的a至圖11的c所示的基板結構中的一者可用作上述實施例的cmos圖像傳感器11。

特別地，如圖11的b和圖11的c所示地，在垂直選擇電路22形成在與形成像素區(qū)域511的基板不同的基板中的情況下，可以減少將垂直選擇電路22連接至各個像素列的通孔的數(shù)量。因此，能夠縮小垂直選擇電路的面積并且能夠提高芯片的理論產率。

<電子設備的構造示例>

圖12是示出了應用了本發(fā)明的成像裝置的典型構造示例的示圖。圖12所示的成像裝置601是對物體進行成像并輸出物體的圖像作為電信號的裝置。

如圖12所示，成像裝置601包括透鏡單元611、cmos傳感器612、操作單元614、控制單元615、圖像處理單元616、顯示單元617、編解碼(codec)處理單元618和記錄單元619。

透鏡單元611由諸如透鏡和光圈等光學系統(tǒng)元件形成。在控制單元615的控制下，透鏡單元611調整物體上的焦點，收集來自被對焦的位置的光并將收集的光提供至cmos傳感器612。

cmos傳感器612是對物體進行成像的圖像傳感器。在控制單元615的控制下，cmos傳感器612對入射光進行光電轉換，并對各個像素的像素值進行a/d轉換，以物體的圖像數(shù)據(jù)(拍攝的圖像數(shù)據(jù))。在控制單元615的控制下，cmos傳感器612將通過成像獲得的拍攝圖像數(shù)據(jù)提供至圖像處理單元616。

操作單元614由jogdial(商標名稱)、按鍵、按鈕和觸摸屏等形成，接收用戶的操作輸入并將根據(jù)輸入的操作的信號提供至控制單元615。

根據(jù)與從操作單元614輸入的用戶的操作相對應的信號，控制單元615控制透鏡單元611、cmos傳感器612、圖像處理單元616、顯示單元617、編解碼處理單元618和記錄單元619的驅動，并使各個部件執(zhí)行與成像相關的處理。

圖像處理單元616對從cmos傳感器612提供的圖像信號執(zhí)行諸如黑電平校正、顏色混合校正、缺陷校正、去馬賽克(demosaicing)、矩陣處理、伽馬校正和yc轉換等各種圖像處理?？梢詧?zhí)行任何適當?shù)奶幚硪宰鳛樵搱D像處理，且可以執(zhí)行除上述處理之外的處理。然后，圖像處理單元616向顯示單元617和編解碼處理單元618提供經過圖像處理的圖像信號。

顯示單元617例如被設計為液晶顯示器，并根據(jù)來自圖像處理單元616的圖像信號顯示物體的圖像。

編解碼處理單元618對來自圖像處理單元616的圖像信號執(zhí)行根據(jù)預定方法的編碼處理，并將通過編碼處理獲得的圖像數(shù)據(jù)提供至記錄單元619。

記錄單元619記錄從編解碼處理單元618提供的圖像數(shù)據(jù)。必要時，通過圖像處理單元616來讀取記錄在記錄單元619中的圖像數(shù)據(jù)，并將讀取的圖像數(shù)據(jù)提供至顯示單元617以顯示對應的圖像。

成像裝置601的cmos傳感器612具有與上面參考圖1說明的cmos圖像傳感器11的構造相同的構造。即，在cmos傳感器612中，能夠縮小垂直選擇電路的面積，且因此，成像裝置601的尺寸能夠被制造得更小。

而且，包括應用了本發(fā)明的圖像傳感器的成像裝置不一定具有上述構造，并可以具有一些其它構造。

另外，應當注意，本發(fā)明的實施例不限于上述實施例，且可以在不偏離本發(fā)明的范圍的情況下對本發(fā)明的實施例進行各種修改。

另外，本發(fā)明還可以在下述的構造中實現(xiàn)。

(1)

一種固態(tài)成像裝置，其包括：

像素陣列，其由布置成矩陣的多個像素形成；以及

驅動控制單元，其是針對各個像素行組而設置的并且被構造成同時地驅動所述像素行組中包含的像素。

(2)

如(1)所述固態(tài)成像裝置，其中，所述驅動控制單元是針對各共用像素行組而設置的，并且進行操作以同時地驅動所述共用像素行組中的各共用像素。

(3)

如(2)所述固態(tài)成像裝置，其還包括：

驅動器，其是針對各所述共用像素行組而設置的，并被構造成根據(jù)來自所述驅動控制單元的信號驅動所述共用像素行組中的各共用像素。

(4)

如(3)所述固態(tài)成像裝置，其中，所述驅動控制單元向所述驅動器提供用于驅動用于構成所述共用像素的像素中的至少一者的信號。

(5)

如(2)所述固態(tài)成像裝置，其還包括：

選擇電路，其是針對各共用像素行而設置的并且被構造用來確定是否輸出來自所述驅動控制單元的信號；以及

驅動器，其是針對各共用像素行而設置的并且被構造用來根據(jù)來自所述選擇電路的所述信號驅動所述共用像素行中的各共用像素。

(6)

如(5)所述的固態(tài)成像裝置，其中，所述選擇電路向所述驅動器提供用于驅動用于構成所述共用像素的各個像素中的至少一者的信號。

(7)

如(6)所述的固態(tài)成像裝置，其中，所述驅動控制單元將所述信號提供至所述共用像素行組中包括的所述共用像素行的所述選擇電路以及另一所述共用像素行組中包括的所述共用像素行的所述選擇電路。

(8)

如(1)所述的固態(tài)成像裝置，其還包括：

驅動器，其是針對各像素行組而設置的并且被構造成根據(jù)來自所述驅動控制單元的信號同時地驅動所述像素行組中的各個像素。

(9)

如(1)所述的固態(tài)成像裝置，其還包括：

選擇電路，其是針對各像素行設置的并且被構造用來確定是否輸出來自所述驅動控制單元的信號；以及

驅動器，其是針對各所述像素行設置的并且被構造用來根據(jù)來自所述選擇電路的所述信號驅動所述像素行中的各像素，

其中，所述驅動控制單元將所述信號提供至所述像素行組中包括的所述像素行的所述選擇電路以及另一共用像素行組中包括的所述像素行的所述選擇電路。

(10)

如(1)至(9)中任一項所述的固態(tài)成像裝置，其還包括：

a/d轉換電路，其是針對所述像素陣列中的各列而設置的，所述a/d轉換電路的數(shù)量等于將要通過所述驅動控制單元的操作而被同時地驅動的所述像素行的數(shù)量。

(11)

如(1)至(10)中任一項所述的固態(tài)成像裝置，其中，在內部形成有所述像素陣列的第一基板和在內部形成有包括所述驅動控制單元的電路的第二基板被層疊以形成層疊結構。

(12)

一種電子設備，其包括：

固態(tài)成像裝置，其包括：

像素陣列，其由布置成矩陣的多個像素形成；以及

驅動控制單元，其是針對各像素行組設置的并且被構造用于同時地驅動所述像素行組中的各個像素。

附圖標記列表

11cmos圖像傳感器21像素陣列

22垂直選擇電路23-1，23-2a/d轉換器

51像素111驅動控制電路

112電平移位器113驅動器

211多路復用器531第一半導體基板

532第二半導體基板541第一半導體基板

542第二半導體基板601成像裝置

612cmos傳感器