本公開涉及生成多項式核函數(shù)，并且更具體地，涉及生成用于更節(jié)能的全雙工無線電通信的多項式核函數(shù)。
背景技術(shù)：
：非線性特征在面對科學(xué)努力的大多數(shù)系統(tǒng)中是固有的，并且對廣泛的科學(xué)領(lǐng)域提出了具體的挑戰(zhàn)。非線性系統(tǒng)的行為通常由非線性方程組來描述。非線性方程組是一組聯(lián)立方程，其中未知數(shù)(或在微分方程情況中的未知函數(shù))作為變量出現(xiàn)，該變量是次數(shù)高于一的多項式。換句話說，在非線性方程組中，待解的(一個或多個)方程不可以被寫為(在方程中出現(xiàn)的)未知變量或未知函數(shù)的線性組合。因?yàn)榉蔷€性方程很難求解，所以非線性系統(tǒng)通常由線性方程近似(線性化)。非線性方程組(或非線性特征)適用于具有存儲器的非線性組件或非線性系統(tǒng)(例如，用于無線通信、有線通信、或光纖通信的功率放大器)的非線性數(shù)字預(yù)失真方案或非線性數(shù)字后失真方案。由展現(xiàn)動態(tài)非線性特征(即，具有存儲器的非線性行為)的系統(tǒng)組件產(chǎn)生的主要問題是帶外輻射和帶內(nèi)失真，這產(chǎn)生諸如能源效率低和性能下降之類的設(shè)計問題。非線性預(yù)失真方案或非線性后失真方案或它們的組合通過嘗試修改(預(yù)失真或后失真)非線性系統(tǒng)的輸入信號或輸出信號來嘗試減輕產(chǎn)生自帶外輻射和帶內(nèi)失真的副作用。干擾抵消(canceling)可能是全雙工無線電通信的關(guān)鍵技術(shù)。一種特定類型的干擾被認(rèn)為是“自干擾”，自干擾指信號通路之間的干擾。自干擾抵消可以使得低成本組件能夠被集成至收發(fā)器(例如，通過放松對昂貴雙工器的要求)，由此在大規(guī)模生產(chǎn)的針對FDD和全雙工無線電設(shè)備中節(jié)省數(shù)十億美元。在數(shù)字域中被實(shí)現(xiàn)的自干擾抵消技術(shù)可以潛在地抵消 20-25dB的干擾。技術(shù)實(shí)現(xiàn)要素：本發(fā)明的一方面公開了用于減少來自非線性行為的非線性特征的系統(tǒng)，該系統(tǒng)包括：收發(fā)器，該收發(fā)器包括發(fā)送器和接收器，該收發(fā)器被配置為在信號處理流水線中發(fā)送和接收信號，該信號處理流水線被配置為抵消產(chǎn)生自發(fā)送器的發(fā)送器路徑的自干擾；存儲器，該存儲器存儲可執(zhí)行組件；以及處理器，該處理器被耦合至存儲器，處理器被配置為執(zhí)行可執(zhí)行組件或促進(jìn)可執(zhí)行組件的執(zhí)行?？蓤?zhí)行組件包括多項式核函數(shù)生成器組件，該多項式核函數(shù)生成器組件被配置為在對數(shù)域中執(zhí)行多項式計算、生成在輸入是定點(diǎn)輸入或浮點(diǎn)輸入的情況下使用定點(diǎn)運(yùn)算在對數(shù)域中建模發(fā)送器的非線性行為的多個核函數(shù)、以及通過多個核函數(shù)抵消對接收器的信號處理流水線的自干擾。本發(fā)明的一方面公開了被配置為生成一個或多個多項式核函數(shù)以抵消全雙工通信模式中的非線性行為的裝置，該裝置包括：多項式核函數(shù)生成器，該多項式核函數(shù)生成器通過控制器被配置為在對數(shù)域中執(zhí)行多項式計算、在對數(shù)域中生成建模發(fā)送器路徑的非線性行為的多個核函數(shù)、以及通過多個核函數(shù)來抵消接收器路徑中由發(fā)送器路徑的非線性組件的非線性行為產(chǎn)生的自干擾。本發(fā)明的一方面公開了用于抵消包括多項式核函數(shù)生成器的收發(fā)器中的全雙工通信的自干擾的方法，該方法包括：通過收發(fā)器的接收器接收包括來自收發(fā)器的發(fā)送器的自干擾的差分輸入信號；通過控制器在對數(shù)域中生成多項式計算；生成使得能夠在對數(shù)域中建模發(fā)送器的非線性行為的一個或多個多項式核函數(shù)；以及基于非線性模型用利用一個或多個多項式核函數(shù)的一個或多個分段多項式近似來消除接收器內(nèi)的來自發(fā)送器的自干擾。附圖說明圖1是示出根據(jù)所描述的各種方面的用于消除非線性失真的非線性系統(tǒng)的框圖。圖2是根據(jù)所描述的各種方面的多項式核函數(shù)生成器組件的示例。圖3是示出根據(jù)所描述的各種方面的針對調(diào)度控制組件的設(shè)置階段的塊。圖4是示出根據(jù)所描述的各種方面的針對調(diào)度控制組件的設(shè)置階段的另一塊。圖5是根據(jù)所描述的各種方面的對數(shù)組件和轉(zhuǎn)換器塊的框圖。圖6是根據(jù)所描述的各種方面的反對數(shù)組件和轉(zhuǎn)換器塊的框圖。圖7是在對數(shù)組件或反對數(shù)組件中執(zhí)行的分段線性近似以生成多項式核函數(shù)的示例。圖8是示出根據(jù)所描述的各種方面的用于消除非線性失真的非線性系統(tǒng)的另一框圖。圖9是示出根據(jù)所描述的各種方面的減輕非線性失真的方法的流程圖。圖10是用于實(shí)現(xiàn)所描述的各種方面的用戶設(shè)備的示例架構(gòu)。具體實(shí)施方式現(xiàn)在將參考附圖描述本公開，其中類似的參考編號被用來指類似的元件，并且其中示出的結(jié)構(gòu)和設(shè)備不一定按比例繪制。如本文所利用的，術(shù)語“組件”、“系統(tǒng)”、“接口”等等旨在指計算機(jī)相關(guān)的實(shí)體、硬件、軟件(例如，在執(zhí)行中)、和/或固件。例如，組件可以是處理器、在處理器上運(yùn)行的進(jìn)程、控制器、對象、可執(zhí)行文件、程序、存儲設(shè)備、和/或具有處理設(shè)備的計算機(jī)。通過說明的方式，運(yùn)行在服務(wù)器上的應(yīng)用和服務(wù)器也可以是組件。一個或多個組件可以駐留在進(jìn)程中，并且組件可以位于一個計算機(jī)上和/或分布在兩個或更多個計算機(jī)之間。本文中可以描述一組元件或一組其他組件，其中術(shù)語“一組”可以被解釋為“一個或多個”。此外，這些組件可以執(zhí)行存儲有各種數(shù)據(jù)結(jié)構(gòu)(例如具有模塊)的各種計算機(jī)可讀存儲介質(zhì)。組件可以通過本地和/或遠(yuǎn)程過程來進(jìn)行通信，例如，根據(jù)具有一個或多個數(shù)據(jù)分組(例如，來自與另一組件通過信號在本地系統(tǒng)中、在分布式系統(tǒng)中、和/或跨網(wǎng)絡(luò)(例如，互聯(lián)網(wǎng)、局域網(wǎng)、廣域網(wǎng)、或具有其他系統(tǒng)的類似網(wǎng)絡(luò))進(jìn)行交互的一個組件的數(shù)據(jù))的信號。作為另一示例，組件可以是具有由電氣電路或電子電路操作的機(jī)械零件提供的具體功能的裝置，其中電氣電路或電子電路可以由一個或多個處理器執(zhí)行的軟件應(yīng)用或固件應(yīng)用來操作。一個或多個處理器對于裝置可以是內(nèi)部的或外部的，并且可以執(zhí)行軟件應(yīng)用或固件應(yīng)用中的至少一部分。作為另一示例，組件可以是通過不具有機(jī)械零件的電子組件來提供具體功能的裝置；電子組件可以包括一個或多個處理器以執(zhí)行軟件和/或固件，該一個或多個處理器(至少部分地)提供電子組件的功能。使用示例性詞語旨在以具體方式來呈現(xiàn)概念。如在本申請中所使用的，術(shù)語“或”旨在表明包含性的“或”而不是排他性的“或”。即，除非以其他方式指定，或從上下文中是清楚的，否則“X采用A或B”旨在表明任意自然包含性的排列。即，如果X采用A；X采用B；或X采用A和B，則“X采用A或B”滿足任意前述實(shí)例。此外，本申請和所附權(quán)利要求中使用的冠詞“一”應(yīng)當(dāng)一般地被解釋為表明“一個或多個”，除非以其他方式指定，或從上下文中清楚地指向單數(shù)形式。此外，針對范圍，具體實(shí)施例和權(quán)利要求中使用了術(shù)語“包括”、“包含”、“具有”、“有”、“具備”、或它們的變型，這樣的術(shù)語旨在是包含性的，類似于術(shù)語“包括”的方式?？紤]到非線性設(shè)備或系統(tǒng)的上述缺陷，公開了用于減少不同非線性組件(例如，功率放大器、全數(shù)字或模擬傳輸或接收鏈組件、混合數(shù)字和模擬組件、多輸入多輸出(MIMO)組件、或其他非線性設(shè)備)的非線性特征的各種方面。具體地，非線性特征可以存在于通信設(shè)備的發(fā)送路徑中，該通信設(shè)備的發(fā)送路徑在相同通信設(shè)備的接收路徑之內(nèi)攜帶并且產(chǎn)生自干擾，尤其是在發(fā)送路徑或其中的組件在相同通信設(shè)備之內(nèi)比接收路徑或其中的接收組件以更高功率水平操作的情形中。相反條件也可以是真的，其中接收路徑也能夠產(chǎn)生影響發(fā)送路徑的自干擾。例如，由一個信令路徑對另一信令路徑(例如，發(fā)送路徑或發(fā)送器組件對接收路徑或接收器組件)產(chǎn)生的自干擾非線性特征可以被建模為一個或多個多項式核函數(shù)的函數(shù)。例如，涉及機(jī)器學(xué)習(xí)的各種過程可以被應(yīng)用于用多項式核函數(shù)來建模和特征化產(chǎn)生自干擾的非線性特征。例如，各種多項式技術(shù)可以被用來概 括線性自適應(yīng)濾波，例如所謂的多項式核函數(shù)方法、或其他技術(shù)，該多項式技術(shù)可以將非線性數(shù)據(jù)流轉(zhuǎn)換至高維特征空間以用于線性自適應(yīng)濾波的分段概括。然而，復(fù)雜信號(例如，具有自干擾的接收器輸入信號)的多項式擴(kuò)展可以涉及高計算復(fù)雜度和硬件實(shí)現(xiàn)中的大面積/功率成本，當(dāng)面對用戶設(shè)備(例如，移動/無線設(shè)備、用戶設(shè)備、圖形設(shè)備等等)的緊張的功率/面積約束時，呈現(xiàn)準(zhǔn)確且現(xiàn)實(shí)的硬件實(shí)現(xiàn)困難。此外，完全可配置架構(gòu)還可以被用來滿足不同的仿真和建模架構(gòu)，從而產(chǎn)生進(jìn)一步的實(shí)現(xiàn)成本。在所提出的一個解決方案中，本文所公開的多項式核函數(shù)生成器組件生成多項式核函數(shù)，該多項式核函數(shù)采用多項式近似(例如，分段多項式近似等等)來抵消非線性發(fā)送器干擾，該非線性發(fā)送器干擾出現(xiàn)在接收路徑中。多項式核函數(shù)生成器組件被設(shè)計為無乘法器(在配置中不具有乘法器或乘法元件)、具有用于對復(fù)雜輸入信號或復(fù)雜輸入分量(例如，正交的同相分量(I/Q))執(zhí)行對數(shù)計算的對數(shù)組件、以及用大約三個加法器生成核函數(shù)。參數(shù)“K”指被用來建模在信號處理路徑(例如發(fā)送路徑或流)中產(chǎn)生的非線性特征的核函數(shù)的數(shù)量。此外，多項式核函數(shù)生成器的調(diào)度組件被配置為在多項式核函數(shù)的核心計算中執(zhí)行對這些三個加法器的調(diào)度。多項式核函數(shù)生成器組件在指定的時鐘頻率下實(shí)現(xiàn)K+1周期延遲。所公開的多項式核函數(shù)生成器組件架構(gòu)的優(yōu)點(diǎn)是，它可以操作以提供用于發(fā)送信號的非線性建模的可配置多項式核函數(shù)生成的更高效的現(xiàn)實(shí)硬件實(shí)現(xiàn)。多項式核函數(shù)生成器組件可以被用于全雙工或FDD無線電通信系統(tǒng)或設(shè)備(例如，收發(fā)器等等)中的自干擾抵消的全數(shù)字實(shí)現(xiàn)。相比于用于減少或消除通信設(shè)備(例如，用戶設(shè)備、收發(fā)器、或其他這樣的設(shè)備)中的自干擾的其他硬件實(shí)現(xiàn)，所公開的實(shí)施例提供了快速多項式核函數(shù)生成的更簡潔的或空間節(jié)省的、節(jié)能FPGA或ASIC實(shí)現(xiàn)方式。這樣，本公開所提出的解決方案作為節(jié)能并且面積高效的硬件實(shí)現(xiàn)來處理這個潛在的復(fù)雜非線性建模問題，例如通過作為快速的無乘法器的、基于對數(shù)的、復(fù)雜信號輸入多項式核函數(shù)生成器的多項式核函數(shù)生成器組件的硬件實(shí)現(xiàn)。多項式核函數(shù)生成器組件可以被配置為在多核函數(shù)領(lǐng)域中具有全支持和可配置性的K級一般流水式復(fù)雜(I/Q)并行輸出架構(gòu)。下面將參考附圖描 述本公開的附加方面和細(xì)節(jié)。圖1示出了根據(jù)各種方面的用于具有全雙工通信能力的非線性通信系統(tǒng)或設(shè)備100(例如，收發(fā)器、移動/無線通信設(shè)備等等)的公開的概述示例。全雙工通信可以指在相同時間、同時地、在大約相同時間或同時地在至少兩個不同方向中進(jìn)行通信，例如通過發(fā)送和接收通信數(shù)據(jù)。系統(tǒng)100包括具有非線性組件102的發(fā)送器118，該發(fā)送器118具有發(fā)送路徑(處理鏈)116，該非線性組件102在操作期間或在發(fā)送輸出112處生成非線性特征或非線性特性。系統(tǒng)100還包括具有多項式核函數(shù)生成器組件104的接收器120，該多項式核函數(shù)生成器組件104操作以生成輸出信號并且通過抵消或消除來自發(fā)送器118的干擾接收器120的非線性特征中的至少一部分(被認(rèn)為是自干擾)來在所期望的屬性方面改進(jìn)接收器處理鏈114的輸出。例如，發(fā)送器118的非線性組件102(例如，功率放大器或其他功率消耗組件)可以以比接收器120更高的功率水平進(jìn)行操作，該非線性組件102轉(zhuǎn)而對其他信號路徑(例如，接收器路徑或鏈)產(chǎn)生自干擾。這樣，發(fā)送器118與接收器120之間的功率消耗的差異產(chǎn)生非線性特征(自干擾)，該非線性特征影響相同通信設(shè)備或系統(tǒng)100之內(nèi)的接收器120的接收器鏈處理。多項式核函數(shù)生成器組件104通過利用三個加法器(如圖2中所示出的，加法器202、204、和206)并且不依賴于(沒有)任何乘法器元件來生成一個或多個多項式核函數(shù)以減少或抵消從發(fā)送器蔓延至接收器120的自干擾。例如，多項式核函數(shù)生成器組件104在沒有乘法器的情況下并且基于固定數(shù)量的加法器(例如，三個或其他數(shù)量)生成多項式核函數(shù)，該多項式核函數(shù)可以被用于多項式近似(例如，分段多項式近似)以抵消由發(fā)送器118的非線性特征產(chǎn)生的影響接收器120的自干擾，其中任意數(shù)量的多項式核函數(shù)在數(shù)量上可以實(shí)時動態(tài)地或即時地(onthefly)改變。本文所使用的術(shù)語多項式核函數(shù)可以指這樣的核函數(shù)，該核函數(shù)可以與支持向量機(jī)(SVM)或(被應(yīng)用于信號處理鏈(例如，接收器鏈114)的)其他核函數(shù)化的模型(例如，多項式核函數(shù)方法)一起使用，例如， 這些SVM或其他核函數(shù)化的模型被配置為將非線性數(shù)據(jù)流轉(zhuǎn)換至高維特征空間以用于線性自適應(yīng)濾波。多項式核函數(shù)(或核函數(shù))可以是在原始變量或輸入?yún)?shù)的多項式上的特征空間中的向量(例如，訓(xùn)練樣本)的相似性的數(shù)據(jù)函數(shù)，這使能對來自發(fā)送路徑116的非線性行為的學(xué)習(xí)或建模。多項式核函數(shù)可以標(biāo)識輸入樣本(例如，復(fù)雜輸入I/Q分量和其中的干擾)的給定特征或?qū)傩缘南嗨菩?，而且可以?biāo)識信號屬性的組合。例如，多項式核函數(shù)的特征空間可以在需要被學(xué)習(xí)或被建模的參數(shù)數(shù)量沒有大的爆發(fā)的情況下等于或類似于多項式回歸的特征空間。例如，當(dāng)輸入特征是二值化(布爾值)時，特征可以對應(yīng)于輸入特征的邏輯合取。在一個方面，通信設(shè)備或系統(tǒng)100可以包括全數(shù)字設(shè)備或收發(fā)器，以便非線性組件102和所有其他組件可以包括全數(shù)字組件。例如，系統(tǒng)100可以包括具有發(fā)送器處理鏈116的發(fā)送器118和具有發(fā)送器處理鏈114的接收器120，該接收器120具有數(shù)字組件，該數(shù)字組件具有數(shù)字接收器處理鏈114。例如，如圖1所示，發(fā)送器處理鏈116和接收器處理鏈114可以被耦合至一個或多個不同處理器或相同處理器106(例如，數(shù)字信號處理器、微控制器、或其他處理設(shè)備)，但是不限于被配置為本領(lǐng)域普通技術(shù)人員可以想到的任一特定處理器。具有非線性組件102的通信設(shè)備或系統(tǒng)100可以展現(xiàn)或生成不同退化元件，例如非線性特征失真、線性失真、或記憶效應(yīng)，其中非線性特征失真和記憶效應(yīng)在本文中可以被稱為非線性特征或動態(tài)非線性特征，并且非線性行為可以根據(jù)一個或多個非線性特征函數(shù)進(jìn)行描述。具體地，非線性失真指由系統(tǒng)、設(shè)備電路、或組件(例如，功率放大器)關(guān)于輸入或輸入振幅的非線性特性(例如，AM(調(diào)幅)AM和AM-PM(調(diào)相)特性)產(chǎn)生的波形失真。線性失真可以指由電路的線性頻率特性(信號分量中出現(xiàn)的頻率特性)產(chǎn)生的波形失真，并且記憶效應(yīng)指由非線性組件102的非線性特性與系統(tǒng)100的各種頻率特性(失真分量中出現(xiàn)的頻率特性)之間的相互關(guān)系產(chǎn)生的波形失真。例如，在簡單的放大器模型中，僅利用非線性失真(AM-AM和AM-PM特性)，放大器或非線性組件102的輸出可以由當(dāng)前輸入110唯一地確定。然而，當(dāng)存在線性失真或記憶效應(yīng)時，在時 域方面，放大器的輸出可以不僅與當(dāng)前輸入有關(guān)，而且與放大器的先前輸入、先前狀態(tài)、和/或先前輸出相關(guān)。系統(tǒng)100還包括作為接收器120或接收器路徑114的一部分的多項式核函數(shù)生成器組件104、處理器106、和數(shù)據(jù)存儲設(shè)備108。多項式核函數(shù)生成器104可以操作以通過建模或生成可以建模非線性組件102的非線性特征的若干核函數(shù)來降低由非線性組件或設(shè)備102展現(xiàn)出來的非線性特征。例如，可以基于多項式近似(例如，基于正被生成的多項式核函數(shù)的分段多項式近似)來生成非線性模型。參考圖2，其示出了由諸如被配置為在FDD或全雙工模式的通信中操作的移動/無線通信設(shè)備、收發(fā)器、或其他通信設(shè)備之類的通信設(shè)備100包括的多項式核函數(shù)生成器組件104的示例架構(gòu)。作為示例架構(gòu)，多項式核函數(shù)生成器組件104包括加法器202、204、和206、調(diào)度控制器組件208、反轉(zhuǎn)換器組件210、對數(shù)組件212和214、選擇組件220、222、224、和226、以及反對數(shù)組件216和218。多項式核函數(shù)生成器組件104的示例架構(gòu)提供了無乘法器(沒有任何乘法器或乘法器組件)的方法以執(zhí)行多項式核函數(shù)生成。多項式核函數(shù)生成器組件104可以通過對數(shù)組件212和214在對數(shù)域(例如，以2為底的對數(shù)域)中執(zhí)行多項式計算，以在不利用乘法器的情況下冪指數(shù)可以被轉(zhuǎn)換為常量乘法等同物。為了計算多項式近似，對數(shù)計算的底可以是輸入信號114(例如I/Q信號)的輸入信號冪，其可以被處理為多循環(huán)加法以生成多項式核函數(shù)224作為多項式核函數(shù)生成器組件104的輸出。調(diào)度控制組件208提供對信號處理鏈230和232的輸入數(shù)據(jù)的調(diào)度和串行化，信號處理鏈230和232分別對應(yīng)于對第一輸入信號分量(IN_I)和第二輸入信號分量(IN_Q)的處理。調(diào)度控制組件208在生成多項式核函數(shù)輸出到反轉(zhuǎn)換器組件210中可以僅使能固定數(shù)量的加法器(例如，三個)作為核心計算的部分?；诙囗検降拇螖?shù)，或基于與當(dāng)前檢測到的信號處理路徑230和232中來自圖1的發(fā)送器118和發(fā)送路徑116的自干擾相關(guān)的多項式建模的最高冪，沿信號處理鏈的信號處理的每次迭代可以生成針對多項式建模過程的不同多項式核函數(shù)。例如，調(diào)度組件208可以包 括有限狀態(tài)機(jī)(FSM)，該FSM可以在有限數(shù)量的狀態(tài)下操作，該有限數(shù)量的狀態(tài)可以被用來將選擇信號提供至選擇組件220、222、224、和226(例如，(一個或多個)復(fù)用器、(一個或多個)選擇過濾器等等)和反轉(zhuǎn)換器210(例如，解復(fù)用器、并行信號生成器等等)，其轉(zhuǎn)而指示何時或哪個輸出在下游將被處理。反轉(zhuǎn)換器210然后在沿鏈的一個或多個點(diǎn)處累加或存儲來自信號處理鏈230和232的每個核函數(shù)，并且并行輸出多項式核函數(shù)作為輸出224。因此，反轉(zhuǎn)換器210可以執(zhí)行串并轉(zhuǎn)換以同時并行輸出所有K個核函數(shù)或同時一起輸出同相分量和正交分量中的每個核函數(shù)。在另一方面，信號處理路徑230包括輸入信號的同相分量，該同相分量可以被(例如來自圖1的發(fā)送器118或發(fā)送路徑116的非線性行為)自干擾影響。輸入In_I由生成對數(shù)計算的對數(shù)組件212接收，該對數(shù)計算將In_I轉(zhuǎn)換至對數(shù)域(例如，以2為底的對數(shù)，或其他底的對數(shù))。對數(shù)組件212被耦合至選擇組件222，該選擇組件222在連接至對數(shù)組件212和選擇組件222的第一選擇輸入連接處接收對數(shù)計算結(jié)果。選擇組件222還從調(diào)度控制組件208通過選擇路徑240接收選擇信號，調(diào)度控制組件208調(diào)度一個或多個不同輸入以被向下游提供至加法器222。選擇組件222還被耦合至反饋路徑224以接收從第三加法器206輸出的反饋信號。因此，選擇組件222利用選擇信號、輸入信號、和反饋信號來在多個處理路徑處生成到第一加法器202的輸入。信號處理路徑230還包括第一反對數(shù)組件216，該第一反對數(shù)組件216將加法器202的結(jié)果從對數(shù)數(shù)字轉(zhuǎn)換為定點(diǎn)數(shù)。反對數(shù)組件216的結(jié)果被提供至反轉(zhuǎn)換器210作為多項式核函數(shù)，并且被提供至附加選擇組件226，該附加選擇組件226被配置為通過基于反對數(shù)輸入、反饋路徑234的反饋信號、經(jīng)由選擇路徑242的選擇信號、以及來自經(jīng)處理的輸入信號In_Q的第二信號處理路徑232的輸入信號來生成到加法器206的輸入信號，從而類似于選擇組件222進(jìn)行操作。第二信號處理路徑232具有類似于信號處理路徑230的組件和功能。第一選擇組件220首先接收輸入In_Q和經(jīng)由反饋路徑234的反饋信號， 并且經(jīng)由信號處理鏈230和232基于調(diào)度控制組件208針對給定核函數(shù)的迭代或核函數(shù)生成的循環(huán)的FSM狀態(tài)來生成輸入。例如，生成K個核函數(shù)的總循環(huán)延遲是K+1，其中K是正整數(shù)。因此，多項式核函數(shù)生成器組件104包括總循環(huán)延遲，該總周期延遲不考慮被用來建模自干擾的多項式近似技術(shù)的次數(shù)，或換句話說，數(shù)量K可以基于多項式建模的次數(shù)或正被檢測的自干擾而動態(tài)地變化。選擇組件220被耦合至對數(shù)組件214，并且基于饋入到信號處理鏈232的反饋路徑234的反饋信號和輸入(In_Q)來向?qū)?shù)組件214提供一個或多個輸入。每個對數(shù)組件212和214的輸出可以被提供至反轉(zhuǎn)換器組件210，例如，作為對數(shù)域中的多項式核函數(shù)。選擇組件224還基于來自調(diào)度控制組件208的經(jīng)由選擇路徑246的選擇信號和一個或多個輸入信號來向第二加法器204提供輸入。選擇組件224還可以接收經(jīng)由反饋路徑234的反饋信號和選擇信號，反饋路徑234連接至第三加法器206的輸出或信號處理鏈230和232二者的輸出的組合處，選擇組件224還可以被用來配置將哪些輸入與對數(shù)組件214的對數(shù)輸出一起提供至加法器204。第二加法器204然后組合輸入，并且將它們輸出作為到反對數(shù)組件218的對數(shù)輸入，該反對數(shù)組件218進(jìn)一步將對數(shù)結(jié)果轉(zhuǎn)換為到定點(diǎn)數(shù)以至選擇組件226。反對數(shù)組件216和218的輸出還可以被提供至反轉(zhuǎn)換器組件210作為定點(diǎn)核函數(shù)。在一個實(shí)施例中，多項式核函數(shù)生成器組件104可以被配置為集成電路(例如，專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)、或被配置以生成用于多項式建模接收器之內(nèi)由相同設(shè)備中的發(fā)送器產(chǎn)生的自干擾的核函數(shù)的其他處理設(shè)備)。多項式核函數(shù)生成器組件104具有如下優(yōu)點(diǎn)：當(dāng)動態(tài)地擴(kuò)展和處理不同數(shù)量的核函數(shù)或不同級的核函數(shù)以用于基于在非線性特征中標(biāo)識的一個或多個標(biāo)準(zhǔn)/屬性或被設(shè)置為建模非線性特征或自干擾的特定多項式建模次數(shù)進(jìn)行非線性建模時，能夠容納復(fù)雜(I/Q)信號。輸入I/O信號114(In_I、In_Q)是來自發(fā)送器數(shù)據(jù)路徑的樣本輸入信號(I/Q)。多項式核函數(shù)生成器組件104可以操作以在定義的樣本時間間 隔處對輸入進(jìn)行取樣，并且在給定延遲周期中生成期望的核函數(shù)輸出(I/Q)。輸出被存儲在反轉(zhuǎn)換器210中，反轉(zhuǎn)換器210然后在核函數(shù)計算的結(jié)束處或基于指示結(jié)束的選擇信號來生成所有并行輸出。下面的Eq.1-Eq.3中示出了證明核函數(shù)生成的詳細(xì)方程。def：signalIn＝x+jy，其中作為(I/Q)的每個輸入信號(signalIn)在定義中可以包括實(shí)數(shù)分量(x)和虛數(shù)分量(jy)；def：signalOut(k)＝outI(k)+outQ(k)，其中輸出信號的定義可以包括每個信號分量(I/Q)的輸出，并且每個信號分量(I/Q)的輸出也可以被定義為具有實(shí)數(shù)分量和虛數(shù)分量的復(fù)數(shù)。下面的方程基于這些定義證明了由多項式核函數(shù)生成器組件104的各種組件生成的操作：signalOut(k)=signalIn|signalIn|k-1=(x+jy)·(x2+y2)k-1---(Eq.1);]]>x2=log-1(2logx)=log-1(logx+logx)y2=log-1(2logy)=log-1(logy+logy)---(Eq.2);]]>log(signalOut)=logx+(k-1)/2·log(x2+y2)logy+(k-1)/2·log(x2+y2)=logx+[(k-1)·log(x2+y2)]>>2logy+[(k-1)·log(x2+y2)]>>2→log-1outI(k)+outQ(k)---(Eq.3).]]>通過采用原始方程的對數(shù)針對SignalOut來定義，上述推導(dǎo)使得原始冪指數(shù)能夠被有效地轉(zhuǎn)換為單個常量乘法項。信號冪還可以通過采用獨(dú)立對數(shù)并且將實(shí)數(shù)部分與虛數(shù)部分相加來獲得。每個核函數(shù)之間的差異是K-1乘以信號冪的對數(shù)，因此常量乘法被簡化為將通過每個周期延遲(如利用加法器202、204、和206)累加的相同項相加。參考圖3，其示出了根據(jù)所描述的各種方面的K＝5多項式核函數(shù)的調(diào)度圖的示例。三個加法器202、204、和206在時鐘周期t＝1、2、和3處被示出，其中多項式核函數(shù)基于調(diào)度控制組件208中的FSM的狀態(tài)和經(jīng)由一個或多個路徑240、242、和244的選擇信號在定點(diǎn)域或在對數(shù)域中被輸出。雖然圖3中示出了五個核函數(shù)來說明加法器202、204、和206的輸入 和輸出，但是也可以用K+1的時鐘周期時間來生成其他數(shù)量的核函數(shù)(例如，7、11等等)。多項式核函數(shù)生成器組件104因此能夠在單個時鐘周期中輸出多項式核函數(shù)，并且在K+1的時鐘周期中生成給定多項式次數(shù)的所有核函數(shù)。因此，如果十一個多項式核函數(shù)被確定為更接近地建模給定自干擾，則所有十一個核函數(shù)將花費(fèi)十二個周期，例如，其中時鐘的一次跳動(tick)(未示出)是一個周期。圖3示出了調(diào)度控制組件208的有限狀態(tài)的示例表示。在時鐘跳動一處，t＝1，主要使用三個加法器202、204、和206來執(zhí)行計算，其中有一個加法器沒有被使用。在時鐘跳動二處，t＝2，加法器(例如，加法器206)可以將輸出提供至對數(shù)組件從而提供對數(shù)域中的數(shù)據(jù)，以及將輸出提供至移位器以移位對數(shù)輸出。在時鐘跳動三處，t＝3，所有三個加法器202、204、和206都被選擇信號激活以使用。圖4示出了時鐘跳動四處(t＝4)的時鐘信號、輸入、和輸出，其中所有三個加法器202、204、和206都被利用。此外，在時鐘跳動五處(t＝5)，所有三個加法器也都被利用或被激活用于核函數(shù)生成。在時鐘跳動六處(t＝6)，或在最后一個核函數(shù)處，兩個加法器針對正交和同相分量核函數(shù)被激活。在時鐘跳動六之后，所有五個核函數(shù)被生成以被提供作為輸出來用于次數(shù)為五的多項式建模中的進(jìn)一步建?！，F(xiàn)在參考圖5，其示出了根據(jù)本文所描述的各種方面的作為圖2的對數(shù)組件212或214的示例的對數(shù)組件500的示例。如上所述，固定數(shù)據(jù)路徑或信號處理鏈230或232中的計算可以使用定點(diǎn)運(yùn)算來執(zhí)行。對數(shù)處理器500的輸出可以基于正從定點(diǎn)到IEEE754轉(zhuǎn)換器501接收到的輸入來產(chǎn)生用于處理的定點(diǎn)數(shù)，該定點(diǎn)到IEEE754轉(zhuǎn)換器501將定點(diǎn)輸入轉(zhuǎn)換為IEEE754協(xié)議。例如，定點(diǎn)轉(zhuǎn)換器501可以接收十比特數(shù)，并且生成32比特浮點(diǎn)數(shù)，該32位浮點(diǎn)數(shù)然后被輸入至對數(shù)組件500?；蛘?，定點(diǎn)轉(zhuǎn)換器501可以在架構(gòu)中被消除以進(jìn)一步適應(yīng)浮點(diǎn)數(shù)核函數(shù)生成，其中到多項式核函數(shù)生成器組件104的輸入可以是浮點(diǎn)數(shù)。本公開在核函數(shù)生成過程中不限于定點(diǎn)運(yùn)算，但是為了節(jié)能的原因，定點(diǎn)運(yùn)算也可以由多項式核函數(shù)生成器組件104利用。如圖5的底部所示出的，定點(diǎn)數(shù)被表示為32比特數(shù)，其中最高有效位表示符號，接下來的8比特表示整數(shù)，以及剩余的23比特表示小數(shù)部分。定點(diǎn)運(yùn)算在圖2的多項式核函數(shù)生成器組件104中減少功率并且提升性能。如下面所描述的，對數(shù)組件500包括范圍選擇邏輯510(例如，圖7中示出的范圍)，該范圍選擇邏輯510使用輸入單精度數(shù)的尾數(shù)的前三比特來確定要使用哪個線性方程?；谖矓?shù)值的一部分，范圍選擇510邏輯的輸出被用來針對上面正被使用的方程(如圖7中進(jìn)一步示出的)的細(xì)節(jié)來選擇適當(dāng)?shù)某Ａ亢拖禂?shù)。范圍選擇510檢驗(yàn)尾數(shù)的MSB，然后針對使用各種范圍(例如，圖7中示出的范圍)的對數(shù)近似來選擇適當(dāng)?shù)木€性方程。來自單精度的指數(shù)的偏差首先通過將它添加至-127(0x81是十六進(jìn)制表示)來移除，其由增值塊520并且求逆最高有效位(MSB)來實(shí)現(xiàn)。在選擇正確的常量和系數(shù)之后(如圖7中進(jìn)一步示出的)，輸出被饋入3：2壓縮器530和后續(xù)的完成加法器540。系數(shù)(如圖7中進(jìn)一步示出的)可以是基于尾數(shù)部分是何區(qū)間的成員來對尾數(shù)部分進(jìn)行設(shè)定比特數(shù)的比特移位。在對數(shù)域中計算取冪產(chǎn)生以精度為代價的簡單乘法。如果輸入至對數(shù)組件500的數(shù)在0和1之間，并且該數(shù)可以被使用一組線性區(qū)間進(jìn)行快速的計算，則誤差最小化。本公開的實(shí)施例使用對數(shù)運(yùn)算以使用以2為底的對數(shù)單位(使用線性插值來實(shí)現(xiàn))來計算對數(shù)組件212或214中的取冪。由于輸入至以2為底的對數(shù)運(yùn)算的數(shù)在0和1之間，因此計算的精確性被大部分保留。參考圖6，其示出了可以被配置為圖2的反對數(shù)組件216或218的反對數(shù)組件600的示例。反對數(shù)處理器600可以接收32比特定點(diǎn)表示作為輸入。反對數(shù)處理器使用具有一組區(qū)間(例如，四個區(qū)間)的線性插值來近似單精度輸出的尾數(shù)部分。產(chǎn)生的單精度數(shù)的指數(shù)通過在加法器602中將127(0x7F)加至表示定點(diǎn)輸入的整數(shù)部分的8比特以獲得偏置負(fù)指數(shù)。尾數(shù)部分通過如方程中示出的線性插值并且使用各種系數(shù)來進(jìn)行計算(如圖7中進(jìn)一步示出的)?？梢允褂幂斎攵c(diǎn)數(shù)的小數(shù)部分的比特移位來計算這些系數(shù)，并且適當(dāng)?shù)? 常量基于范圍選擇邏輯610來選擇(例如，從圖7中示出的范圍的范圍值來選擇)，該范圍選擇邏輯610可以是與圖5中示出的范圍移位邏輯500相同或類似的邏輯。例如，4：2壓縮器620在將產(chǎn)生的進(jìn)位和總和傳遞至24b完成加法器630之前將四個輸入相加。完成加法器630可以由四元樹加法器來實(shí)施，其可以是高效加法器。參考圖7，其示出了對數(shù)組件212和214與反對數(shù)組件216和218的近似圖。定點(diǎn)數(shù)可以通過轉(zhuǎn)換塊(例如，定點(diǎn)到IEEE754轉(zhuǎn)換器501)進(jìn)行處理，在轉(zhuǎn)換器501中，優(yōu)先編碼器可以提取這個數(shù)的符號、指數(shù)、和尾數(shù)以將它匹配至IEEE754單精度標(biāo)準(zhǔn)。對數(shù)組件212和214利用分段線性近似，例如，如圖7中示出的，以用于輸入范圍從1至2的以2為底的對數(shù)計算，該分段線性近似本質(zhì)上做出對尾數(shù)的對數(shù)的估計，并且加回指數(shù)以獲得定點(diǎn)近似結(jié)果。分段線性近似實(shí)現(xiàn)低于0.76％的平均誤差，其中位于最初位置有4.63％的最大誤差。參考圖8，其示出了根據(jù)所公開的各種方面的類似于圖1的收發(fā)器的另一示例。接收器120還包括失真組件802和核函數(shù)數(shù)量組件804。失真組件802可以被配置為基于接收到的多個核函數(shù)用分段多項式近似來生成非線性行為的模型。例如，分段多項式近似可以操作以生成接收器120之內(nèi)檢測到的由發(fā)送器118的更大功率消耗產(chǎn)生的非線性特征的模型。非線性特征可以是動態(tài)的，由此建模次數(shù)基于由失真組件802檢測的非線性特征信號的一個或多個屬性可以是動態(tài)的。核函數(shù)數(shù)量組件804被配置為確定建模非線性行為的核函數(shù)的數(shù)量，從而基于核函數(shù)的數(shù)量生成多個多項式以基于與到接收器120的輸入分量相關(guān)的一組標(biāo)準(zhǔn)來線性地過濾自干擾。核函數(shù)數(shù)量組件804然后可以通過接收器處理器106將要被生成的核函數(shù)的數(shù)量提供至多項式核函數(shù)生成器組件104，或直接提供至圖2的調(diào)度控制組件208。被建模的非線性特征然后可以被反向地應(yīng)用為例如與輸入信號110一起接收到的預(yù)失真、后失真信號。雖然本公開之內(nèi)描述的方法在本文中被示出和描述為一系列動作或事件，但是應(yīng)當(dāng)理解的是，這樣的動作或事件的所示出的順序不以限制意義 被解釋。例如，除了本文所示出和/或描述的順序，一些動作可以以不同順序出現(xiàn)和/或與其他動作或事件同時出現(xiàn)。此外，不是所有示出的動作都被要求用來實(shí)現(xiàn)本說明書的一個或多個方面或?qū)嵤├４送?，本文描繪的一個或多個動作可以在一個或多個單獨(dú)動作或階段中被實(shí)施。參考圖9，其示出了用于抵消包括多項式核函數(shù)生成器(例如，多項式核函數(shù)生成器組件104)的收發(fā)器中的全雙工通信中的自干擾的方法900。方法在902處開始，通過收發(fā)器的接收器接收包括來自收發(fā)器的發(fā)送器的自干擾的差分輸入信號。在904處，方法900包括通過控制器生成對數(shù)域中的多項式計算。例如，生成對數(shù)域中的多項式計算可以包括對輸入(例如，In_I、In_Q)執(zhí)行以2為底的對數(shù)計算，其可以被用來生成用于分段線性近似的對數(shù)域中的核函數(shù)。在906處，一個或多個多項式核函數(shù)(例如，通過多項式核函數(shù)生成器組件104)被生成，這使得能夠在對數(shù)域中建模發(fā)送器的非線性行為。在909處，接收器之內(nèi)的來自發(fā)送器的自干擾基于非線性模型用利用一個或多個多項式核函數(shù)的一個或多個分段多項式近似被消除(例如，通過失真組件702)。方法還可以包括基于被選擇性地輸入至接收器的三個加法器的差分輸入信號來(例如，通過調(diào)度控制組件209)調(diào)度輸入。在一個方面，一個或多個多項式核函數(shù)的生成包括將三個加法器的輸出生成至反轉(zhuǎn)換器(例如，反轉(zhuǎn)換器組件210)，該反轉(zhuǎn)換器被配置為在K+1時鐘周期中提供一個或多個多項式核函數(shù)的并行輸出，其中K包括某一數(shù)，該數(shù)包括一個或多個多項式核函數(shù)的正整數(shù)。方法900還可以包括在對數(shù)域中執(zhí)行多項式計算的反對數(shù)計算以及將反對數(shù)計算的結(jié)果提供至至少一個加法器，該至少一個加法器被配置為在接收器中獨(dú)立于乘法或乘法器來生成一個或多個多項式核函數(shù)。為了提供本公開的主題的各種方面的進(jìn)一步上下文，圖10示出了可以使能或利用本文所公開的特征或方面的與對網(wǎng)絡(luò)的訪問相關(guān)的訪問(用戶)設(shè)備(例如，基站、無線接入點(diǎn)、毫微微接入點(diǎn)等等)的實(shí)施例的框 圖。與對網(wǎng)絡(luò)的訪問相關(guān)的訪問設(shè)備、UE、和/或軟件可以通過分段10021-1002B(B是正整數(shù))從無線設(shè)備、無線端口、無線路由器等等接收(一個或多個)信號以及將(一個或多個)信號發(fā)送至無線設(shè)備、無線端口、無線路由器等等。分段10021-1002B可以在與對網(wǎng)絡(luò)的訪問相關(guān)的訪問設(shè)備和/或軟件的內(nèi)部和/或外部，并且可以由監(jiān)視器組件1004和天線組件1006來控制。監(jiān)視器組件1004和天線組件1006可以耦合至通信平臺1008，該通信平臺1008可以包括提供用于處理和操作接收到的(一個或多個)信號和將被發(fā)送的其他(一個或多個)信號的電子組件和相關(guān)聯(lián)的電路。在一個方面中，通信平臺1008包括接收器/發(fā)送器1010，該接收器/發(fā)送器1010在接收到模擬信號時可以將模擬信號轉(zhuǎn)換為數(shù)字信號，并且當(dāng)發(fā)送時可以將數(shù)字信號轉(zhuǎn)換為模擬信號。此外，接收器/發(fā)送器1010可以將單個數(shù)據(jù)流分為多個、并行數(shù)據(jù)流，或執(zhí)行相反操作。復(fù)用器/解復(fù)用器1012可以被耦合至接收器/發(fā)送器1010，該復(fù)用器/解復(fù)用器1012可以促進(jìn)信號在時間空間和頻率空間中的操作。復(fù)用器/解復(fù)用器1012可以根據(jù)諸如時分復(fù)用、頻分復(fù)用、正交頻分復(fù)用、碼分復(fù)用、和空分復(fù)用之類的各種復(fù)用方案來復(fù)用信息(數(shù)據(jù)/流量和控制/信令)。此外，復(fù)用器/解復(fù)用器組件1012可以加擾和傳播信息(例如，代碼，根據(jù)本領(lǐng)域已知的任何代碼，例如Hadamard-Walsh代碼、Baker代碼、Kasami代碼、多相代碼等等)。調(diào)制器/解調(diào)器1014也是通信平臺1008的一部分，該調(diào)制器/解調(diào)器1014可以根據(jù)多種調(diào)制技術(shù)來調(diào)制信息，例如頻率調(diào)制、振幅調(diào)制(例如，M階正交振幅調(diào)制，其中M是正整數(shù))、相移鍵控等等。與對網(wǎng)絡(luò)的訪問相關(guān)的訪問設(shè)備和/或軟件還包括處理器1016，該處理器1016被配置為至少部分地向訪問設(shè)備和/或軟件中的基本上任何電子組件提供功能。具體地，處理器1016可以例如通過監(jiān)視器組件1004、天線組件1006、以及它們中的一個或多個組件來促進(jìn)訪問設(shè)備和/或軟件的配置。此外，訪問設(shè)備和/或軟件可以包括顯示界面1018，該顯示界面 1018可以顯示控制訪問設(shè)備和/或軟件的功能的功能或顯示其操作條件。此外，顯示界面1018可以包括向終端用戶傳達(dá)信息的屏幕。在一個方面，顯示界面1018可以是液晶顯示器、等離子面板、基于單片薄膜的電致變色顯示器等等。此外，顯示界面1018可以包括促進(jìn)聲學(xué)標(biāo)記的通信的組件(例如，揚(yáng)聲器)，該組件還可以結(jié)合向終端用戶傳達(dá)操作指令的消息被使用。顯示界面1018還可以促進(jìn)數(shù)據(jù)輸入(例如，通過鏈接的鍵盤或通過觸摸手勢)，這可以使得訪問設(shè)備和/或軟件接收外部命令(例如，重啟操作)。寬帶網(wǎng)絡(luò)接口1020促進(jìn)訪問設(shè)備和/或軟件到服務(wù)提供商網(wǎng)絡(luò)(未示出)的連接，寬帶網(wǎng)絡(luò)接口1020可以包括通過(一個或多個)回程鏈路(未示出)的一個或多個蜂窩技術(shù)(例如，第三代合作伙伴項目通用移動通信系統(tǒng)、全球移動通信系統(tǒng)等等)，其使能輸入和輸出數(shù)據(jù)流。寬帶網(wǎng)絡(luò)接口1020對于訪問設(shè)備和/或軟件可以是內(nèi)部的或外部的，并且可以利用顯示界面1018與終端用戶交互以及傳遞狀態(tài)信息。處理器1016可以被功能性地連接至通信平臺1008，并且可以促進(jìn)對數(shù)據(jù)(例如，符號、比特、或芯片)的針對復(fù)用/解復(fù)用的操作，例如影響直接和逆快速傅里葉變換、調(diào)制比率的選擇、數(shù)據(jù)分組格式的選擇、分組間隔時間等等。此外，處理器1016可以通過數(shù)據(jù)、系統(tǒng)、或地址總線1022被功能性地連接至顯示界面1018和寬帶網(wǎng)絡(luò)接口1020，從而向每個這樣的組件至少部分地提供功能。在訪問設(shè)備和/或軟件中，存儲器1024可以留存位置和/或(一個或多個)覆蓋區(qū)域(例如，宏區(qū)域、(一個或多個)標(biāo)識符)訪問列表，位置和/或覆蓋區(qū)域訪問列表可以通過訪問設(shè)備和/或軟件區(qū)域情報來授權(quán)到無線覆蓋的訪問，訪問設(shè)備和/或軟件區(qū)域情報可以包括訪問設(shè)備和/或軟件的無線環(huán)境中的覆蓋區(qū)域的排列、相關(guān)聯(lián)的無線電鏈路質(zhì)量和強(qiáng)度等等。存儲器1024還可以存儲數(shù)據(jù)結(jié)構(gòu)、代碼指令和程序模塊、系統(tǒng)或設(shè)備信息、用于加擾的代碼序列、傳播和導(dǎo)頻傳輸、接入點(diǎn)配置等等。處理器1016可以被耦合(例如，通過存儲器總線)至存儲器1024，從而存儲和取回被用來向訪問設(shè)備和/或軟件之內(nèi)駐留的組件、平臺、和接口操作和/ 或提供功能的信息。如本主題說明書中所采用的，術(shù)語“處理器”可以指基本上任意計算處理單元或設(shè)備，包括但不限于包括單核處理器、具有軟件多線程處理能力的單個處理器、多核處理器、具有軟件多線程執(zhí)行能力的多核處理器、具有硬件多線程技術(shù)的多核處理器、并行平臺、和具有分布式共享內(nèi)存的并行平臺。此外，處理器可以指集成電路、專用集成電路、數(shù)字信號處理器、現(xiàn)場可編程門陣列、可編程邏輯控制器、復(fù)雜可編程邏輯設(shè)備、離散門或晶體管邏輯、離散硬件組件、或被設(shè)計為執(zhí)行本文所描述的功能和/或過程的它們的任意組合。處理器可以利用納米級架構(gòu)，例如但不限于基于分子和量子點(diǎn)的晶體管、交換機(jī)、和門，從而優(yōu)化空間利用或增強(qiáng)移動設(shè)備的性能。處理器還可以被實(shí)現(xiàn)為計算處理單元的組合。在本主題說明書中，諸如“存儲”、“數(shù)據(jù)存儲”、“數(shù)據(jù)存儲設(shè)備”、“數(shù)據(jù)庫”和本質(zhì)上與組件和/或過程的功能和操作相關(guān)的任意其他信息存儲組件之類的術(shù)語指“存儲器組件”、或“存儲器”中實(shí)施的實(shí)體、或包括存儲器的組件。注意，本文所描述的存儲器組件可以是易失性存儲器或非易失性存儲器，或可以包括易失性存儲器或非易失性存儲器。通過說明而不是限制的方式，例如，非易失性存儲器可以被包括在存儲器、非易失性存儲器(參見下面)、磁盤存儲設(shè)備(參見下面)、和存儲器存儲設(shè)備(參見下面)中。此外，非易失性存儲器可以被包括在只讀存儲器、可編程只讀存儲器、電子可編程只讀存儲器、電可擦除可編程只讀存儲器、或閃速存儲器中。易失性存儲器可以包括隨機(jī)存取存儲器，其作為外部緩存存儲器。通過說明而不是限制的方式，隨機(jī)存取存儲器有多種可用的形式，例如同步隨機(jī)存取存儲器、動態(tài)隨機(jī)存取存儲器、同步動態(tài)隨機(jī)存取存儲器、雙倍數(shù)據(jù)速率同步動態(tài)隨機(jī)存取存儲器、增強(qiáng)型同步動態(tài)隨機(jī)存取存儲器、同步鏈接動態(tài)隨機(jī)存取存儲器、和直接Rambus隨機(jī)存取存儲器。此外，本文的系統(tǒng)或方法所公開的存儲器組件旨在包括但不限于包括這些以及任意其他適當(dāng)類型的存儲器。示例可以包括主題，例如方法、用于執(zhí)行方法的動作或塊的裝置、包括指令的至少一個機(jī)器可讀介質(zhì)，當(dāng)指令被機(jī)器執(zhí)行時，使得機(jī)器執(zhí)行根 據(jù)本文所描述的實(shí)施例和示例的用于使用多個通信技術(shù)的并行通信的方法的動作、或裝置或系統(tǒng)的動作。示例1是用于減少來自非線性行為的非線性特征的系統(tǒng)，該系統(tǒng)包括：收發(fā)器，該收發(fā)器包括發(fā)送器和接收器，該收發(fā)器被配置為在信號處理流水線中發(fā)送和接收信號，該信號處理流水線被配置為抵消產(chǎn)生自發(fā)送器的發(fā)送器路徑的自干擾；存儲器，該存儲器存儲可執(zhí)行組件；以及處理器，該處理器被耦合至存儲器，處理器被配置為執(zhí)行可執(zhí)行組件或促進(jìn)可執(zhí)行組件的執(zhí)行。可執(zhí)行組件包括多項式核函數(shù)生成器組件，該多項式核函數(shù)生成器組件被配置為在對數(shù)域中執(zhí)行多項式計算、生成在輸入是定點(diǎn)輸入或浮點(diǎn)輸入的情況下使用定點(diǎn)運(yùn)算在對數(shù)域中建模發(fā)送器的非線性行為的多個核函數(shù)、以及通過多個核函數(shù)抵消對接收器的信號處理流水線的自干擾。示例2是包括示例1的主題的系統(tǒng)，其中，信號處理流水線包括與輸入信號的輸入分量和在數(shù)量上對應(yīng)于多個核函數(shù)的多個并行核函數(shù)輸出相對應(yīng)的一個或多個串行流水線。示例3是包括示例1-2的主題的系統(tǒng)，包括或省略元件，其中，可執(zhí)行組件還包括失真組件，該失真組件被配置為基于多個核函數(shù)用分段多項式近似來生成非線性行為的模型以抵消接收器中的自干擾。示例4是包括示例1-3的主題的系統(tǒng)，包括或省略元件，其中，發(fā)送器被配置為通過消耗比接收器更多的功率來生成對接收器的自干擾。示例5是包括示例1-4的主題的系統(tǒng)，包括或省略元件，其中，信號處理流水線被配置為全數(shù)字、全雙工或頻分雙工流水線。示例6是包括示例1-5的主題的系統(tǒng)，包括或省略元件，其中，多項式核函數(shù)生成器組件包括三個加法器，三個加法器被串行地互相耦合以生成多個核函數(shù)。示例7是包括示例1-6的主題的系統(tǒng)，包括或省略元件，其中，信號處理流水線包括沿多項式核函數(shù)生成器組件到反轉(zhuǎn)換器的單獨(dú)串行處理路徑獨(dú)立地處理的正交分量和同相分量，反轉(zhuǎn)換器被配置為并行輸出多個核函數(shù)。示例8是包括示例1-7的主題的系統(tǒng)，包括或省略元件，其中，多項式核函數(shù)生成器組件還被配置為在包括K+1的延遲的情況下生成多個核函數(shù)，其中K是比零大的整數(shù)并且包括所述多個核函數(shù)的核函數(shù)的數(shù)量。示例9是包括示例1-8的主題的系統(tǒng)，包括或省略元件，其中，多項式核函數(shù)生成器組件包括：三個加法器，該三個加法器沿信號處理流水線被互相耦合，該信號處理流水線被配置為處理輸入信號的同相分量和正交分量；多個對數(shù)計算組件，多個對數(shù)計算組件被配置為生成到三個加法器中的至少兩個加法器的對數(shù)域中的對數(shù)輸出；以及多個反對數(shù)組件，多個反對數(shù)組件分別被耦合至多個對數(shù)計算組件，多個反對數(shù)組件被配置為從由三個加法器中的至少兩個加法器提供的對數(shù)輸入來生成反對數(shù)輸出。示例10是包括示例1-9的主題的系統(tǒng)，包括或省略元件，其中，多項式核函數(shù)生成器組件還包括生成選擇信號的調(diào)度組件，選擇信號基于有限狀態(tài)機(jī)的狀態(tài)通過三個加法器來調(diào)度具體多項式核函數(shù)的生成。示例11是包括示例1-10的主題的系統(tǒng)，包括或省略元件，其中，多項式核函數(shù)生成器組件還被配置為在一個時鐘周期中生成多個核函數(shù)中的一個核函數(shù)，并且在K+1個周期中生成多個核函數(shù)，其中K是正整數(shù)。示例12是包括示例1-11的主題的系統(tǒng)，包括或省略元件，其中，可執(zhí)行組件還包括：核函數(shù)數(shù)量組件，該核函數(shù)數(shù)量組件被配置為確定多個核函數(shù)的核函數(shù)的數(shù)量，多個核函數(shù)基于與接收器的輸入相關(guān)的一組標(biāo)準(zhǔn)來線性地過濾自干擾。示例13是被配置為生成一個或多個多項式核函數(shù)以抵消全雙工通信模式中的非線性行為的裝置，該裝置包括：多項式核函數(shù)生成器，該多項式核函數(shù)生成器通過控制器被配置為在對數(shù)域中執(zhí)行多項式計算、在對數(shù)域中生成建模發(fā)送器路徑的非線性行為的多個核函數(shù)、以及通過多個核函數(shù)來抵消接收器路徑中由發(fā)送器路徑的非線性組件的非線性行為產(chǎn)生的自干擾。示例14是包括示例13的主題的裝置，其中，多項式核函數(shù)生成器還包括：差分輸入路徑，該差分輸入路徑包括第一信號處理路徑和第二信號處理路徑，該第一信號處理路徑和第二信號處理路徑被配置為分別接收差 分輸入信號的正交分量和同相分量；第一選擇組件，該第一選擇組件被配置為基于控制器的有限狀態(tài)來將同相分量提供至第一信號處理路徑的第一加法器；第二選擇組件，該第二選擇組件被配置為基于控制器的有限狀態(tài)來將正交分量提供至第二信號處理路徑的第二加法器；以及第三選擇組件，該第三選擇組件被配置為基于控制器的有限狀態(tài)來將第一信號處理路徑的輸出和第二信號處理路徑的輸出提供至第三加法器。示例15是包括示例13-14的主題的裝置，包括或省略元件，其中，多項式核函數(shù)生成器還包括反饋路徑，該反饋路徑被配置為將第三加法器的輸出提供至耦合至第二加法器的第二選擇組件。示例16是包括示例13-15的主題的裝置，包括或省略元件，其中，多項式核函數(shù)生成器還包括差分輸入路徑，該差分輸入路徑包括第一信號處理路徑和第二信號處理路徑，該第一信號處理路徑和第二信號處理路徑分別包括：對數(shù)組件，該對數(shù)組件被配置為對來自發(fā)送器路徑的具有自干擾的輸入信號采用以2為底的對數(shù)計算進(jìn)行分段線性近似，并且生成對數(shù)輸出；以及反對數(shù)組件，該反對數(shù)組件被配置為從反對數(shù)計算加法器生成對數(shù)輸出的反對數(shù)。示例17是包括示例13-16的主題的裝置，包括或省略元件，其中，第一信號處理路徑的第一加法器和第二信號處理路徑的第二加法器在每個時鐘周期生成多個核函數(shù)的不同核函數(shù)。示例18是包括示例13-17的主題的裝置，包括或省略元件，其中，多項式核函數(shù)生成器還包括反轉(zhuǎn)換器，反轉(zhuǎn)換器被配置為在接收路徑之內(nèi)并行輸出多個核函數(shù)，并且抵消接收器路徑中由發(fā)送器路徑的非線性組件產(chǎn)生的自干擾。示例19是包括示例13-18的主題的裝置，包括或省略元件，其中，非線性組件還包括功率放大器，并且發(fā)送路徑響應(yīng)于全雙工通信模式下的操作比接收路徑消耗更多的功率。示例20是包括示例13-19的主題的裝置，包括或省略元件，其中，多項式核函數(shù)生成器還包括差分輸入路徑，該差分輸入路徑包括第一信號處理路徑和第二信號處理路徑，第一信號處理路徑和第二信號處理路徑被配 置為分別接收復(fù)雜輸入分量信號，并且獨(dú)立于乘法器且根據(jù)三個加法器來生成多個核函數(shù)。示例21是包括示例13-20的主題的裝置，包括或省略元件，其中，多項式核函數(shù)生成器還被配置為通過分段非線性多項式近似在等于多個核函數(shù)的核函數(shù)數(shù)量加一的周期延遲中生成建模發(fā)送器路徑的非線性行為的多個核函數(shù)。示例22是用于抵消包括多項式核函數(shù)生成器的收發(fā)器中的全雙工通信的自干擾的方法，該方法包括：通過收發(fā)器的接收器接收包括來自收發(fā)器的發(fā)送器的自干擾的差分輸入信號；通過控制器在對數(shù)域中生成多項式計算；生成使得能夠在對數(shù)域中建模發(fā)送器的非線性行為的一個或多個多項式核函數(shù)；以及基于非線性模型用利用一個或多個多項式核函數(shù)的一個或多個分段多項式近似來消除接收器內(nèi)的來自發(fā)送器的自干擾。示例23是包括示例22的主題的方法，包括或省略元件，還包括：基于將被選擇性地輸入至接收器的三個加法器的差分輸入信號來調(diào)度輸入；其中生成一個或多個多項式核函數(shù)包括生成到反轉(zhuǎn)換器的三個加法器的輸出，反轉(zhuǎn)換器被配置為在K+1個時鐘周期中提供一個或多個多項式核函數(shù)的并行輸出，其中K是包括正整數(shù)的一個或多個多項式核函數(shù)的數(shù)。示例24是包括示例22-23的主題的方法，包括或省略元件，其中，在對數(shù)域中生成多項式計算包括用分段線性近似來執(zhí)行以2為底的對數(shù)計算。示例25是包括示例22-23的主題的方法，包括或省略元件，還包括：在對數(shù)域中執(zhí)行多項式計算的反對數(shù)計算，以及將反對數(shù)計算的結(jié)果提供至至少一個加法器，該至少一個加法器被配置為獨(dú)立于乘法或乘法器來在接收器的接收路徑中生成一個或多個多項式核函數(shù)。應(yīng)當(dāng)理解的是，本文所描述的方面可以通過硬件、軟件、固件、或它們的任意組合來實(shí)現(xiàn)。當(dāng)以軟件實(shí)現(xiàn)時，功能可以被存儲在計算機(jī)可讀介質(zhì)上或通過計算機(jī)可讀介質(zhì)上的一個或多個指令或代碼被發(fā)送。計算機(jī)可讀介質(zhì)包括計算機(jī)存儲介質(zhì)和通信介質(zhì)，包括促進(jìn)計算機(jī)程序從一個地方轉(zhuǎn)移至另一個地方的任意介質(zhì)。存儲介質(zhì)或計算機(jī)可讀存儲設(shè)備可以是可以由通用計算機(jī)或?qū)Ｓ糜嬎銠C(jī)訪問的任意可用的介質(zhì)。通過示例而不是限 制的方式，這樣的計算機(jī)可讀介質(zhì)可以包括RAM、ROM、EEPROM、CD-ROM、或可以被用來攜帶或存儲期望的信息或可執(zhí)行指令的其他光盤存儲裝置、磁盤存儲裝置或其他磁存儲設(shè)備、或其他有形和/或非暫態(tài)介質(zhì)。同樣，任意連接可以適當(dāng)?shù)谋环Q為計算機(jī)可讀介質(zhì)。例如，如果軟件是使用同軸電纜、光纖電纜、雙絞線、數(shù)字用戶線(DSL)、或諸如紅外、無線電、微波之類的無線技術(shù)從網(wǎng)站、服務(wù)器、或其他遠(yuǎn)程資源發(fā)送的，則同軸電纜、光纖電纜、雙絞線、DSL、或諸如紅外、無線電、微波之類的無線技術(shù)被包括在所定義的介質(zhì)中。如本文使用的，磁盤和光盤包括壓縮光盤(CD)、激光光盤、光盤、數(shù)碼多功能光盤(DVD)、軟盤和藍(lán)光光盤，其中磁盤通常磁性地復(fù)制數(shù)據(jù)，而光盤用激光光學(xué)地復(fù)制數(shù)據(jù)。上述組合也應(yīng)當(dāng)被包括在計算機(jī)可讀介質(zhì)的范圍之內(nèi)。結(jié)合本文所公開的方面被描述的各種說明性邏輯、邏輯塊、模塊、和電路可以用通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)、或其他可編程邏輯設(shè)備、離散門或晶體管邏輯、離散硬件組件、或被設(shè)計為執(zhí)行本文所描述的功能的它們的任意組合來實(shí)現(xiàn)或執(zhí)行。通用處理器可以是微處理器，但是可替代地，處理器可以是任意傳統(tǒng)的處理器、控制器、微控制器、或狀態(tài)機(jī)。處理器還可以被實(shí)現(xiàn)為計算設(shè)備的組合，例如，DSP和微處理器的組合、多個微處理器、一個或多個微處理器結(jié)合DSP核心、或任意其他這樣的配置。此外，至少一個處理器可以包括可操作以執(zhí)行本文所描述的一個或多個方法和/或動作的一個或多個模塊。針對軟件實(shí)現(xiàn)，本文所描述的技術(shù)可以用執(zhí)行本文所描述的功能的模塊(例如，程序、函數(shù)等等)來實(shí)現(xiàn)。軟件代碼可以被存儲在存儲器單元中并且由處理器執(zhí)行。存儲器單元可以被實(shí)現(xiàn)在處理器之內(nèi)或被實(shí)現(xiàn)在處理器外部，在該情形下，存儲器單元可以通過本領(lǐng)域已知的各種手段被通信地耦合至處理器。此外，至少一個處理器可以包括可操作以執(zhí)行本文所描述的功能的一個或多個模塊。本文所描述的技術(shù)可以被用于諸如CDMA、TDMA、FDMA、OFDMA、SC-FDMA、和其他系統(tǒng)的各種無線通信系統(tǒng)。術(shù)語“系統(tǒng)”和 “網(wǎng)絡(luò)”通常被互換使用。CDMA系統(tǒng)可以實(shí)現(xiàn)諸如通用陸地?zé)o線電接入(UTRA)、CDMA1800等等的無線電技術(shù)。UTRA包括寬帶CDMA(W-CDMA)和CDMA的其他變型。此外，CDMA1800覆蓋IS-1800、IS-95、和IS-856標(biāo)準(zhǔn)。TDMA系統(tǒng)可以實(shí)現(xiàn)諸如全球移動通信系統(tǒng)(GSM)之類的無線電技術(shù)。OFDMA系統(tǒng)可以實(shí)現(xiàn)諸如演進(jìn)的UTRA(E-UTRA)、超移動寬帶(UMB)、IEEE802.11(Wi-Fi)、IEEE802.16(WiMAX)、IEEE802.18、Flash-OFDM等等的無線電技術(shù)。UTRA和E-UTRA是通用移動通信系統(tǒng)(UMTS)的一部分。3GPP長期演進(jìn)(LTE)是使用E-UTRA的UMTS的一個版本，其在下行鏈路上采用OFDMA并且在上行鏈路上采用SC-FDMA。來自名為“第三代合作伙伴項目”(3GPP)的組織的文件中描述了UTRA、E-UTRA、UMTS、LTE、和GSM。此外，來自名為“第三代合作伙伴項目2”(3GPP2)的組織的文件中描述了CDMA1800和UMB。此外，這樣的無線通信系統(tǒng)還可以包括通常使用不成對非授權(quán)頻譜、802.xx無線LAN、藍(lán)牙、和任意其他短范圍或長范圍無線通信技術(shù)的對等(例如，移動設(shè)備到移動設(shè)備)adhoc網(wǎng)絡(luò)系統(tǒng)。利用單載波調(diào)制和頻域均衡的單載波頻分多址(SC-FDMA)是本公開的方面可以利用的技術(shù)。SC-FDMA具有與OFDMA系統(tǒng)類似的性能和基本上類似的整體復(fù)雜度。SC-FDMA信號具有較低的峰均功率比(PARR)，因?yàn)樗逃械膯屋d波結(jié)構(gòu)。SC-FDMA可以在上行鏈路通信中被利用，其中較低的PARR可以在發(fā)送功率效率方面有利于移動終端。此外，本文所描述的各種方面或特征可以被實(shí)現(xiàn)為方法、裝置、或使用標(biāo)準(zhǔn)編程和/或工程技術(shù)制成的物體。本文中所使用的術(shù)語“制成的物體”旨在包括從任意計算機(jī)可讀設(shè)備、載體、或介質(zhì)可訪問的計算機(jī)程序。例如，計算機(jī)可讀介質(zhì)可以包括但不限于磁存儲設(shè)備(例如，硬盤、軟盤、磁帶等等)、光盤(例如，光盤(CD)、數(shù)字通用光盤(DVD)等等)、智能卡、和閃速存儲器設(shè)備(例如，EPROM、卡、帶、鍵驅(qū)動等)。此外，本文所描述的各種存儲介質(zhì)可以表示用于存儲信息的一個或多個設(shè)備和/或其他機(jī)器可讀介質(zhì)。術(shù)語“機(jī)器可讀介質(zhì)”可以包括但不限于能夠存 儲、保存、和/或攜帶(一個或多個)指令和/或數(shù)據(jù)的無線信道和各種其他介質(zhì)。此外，計算機(jī)程序產(chǎn)品可以包括具有可操作以使得計算機(jī)執(zhí)行本文所描述的功能的一個或多個指令或代碼的計算機(jī)可讀介質(zhì)。通信介質(zhì)在諸如經(jīng)調(diào)制的數(shù)據(jù)信號之類的數(shù)據(jù)信號(例如載波或其他傳輸機(jī)制)中實(shí)施計算機(jī)可讀指令、數(shù)據(jù)結(jié)構(gòu)、程序模塊或其他結(jié)構(gòu)化或非結(jié)構(gòu)化的數(shù)據(jù)，并且包括任意信息傳遞或傳輸介質(zhì)。術(shù)語“經(jīng)調(diào)制的數(shù)據(jù)信號”或信號指具有一個或多個它的特征集或以這樣的方式被改變以在一個或多個信號中編碼信息的信號。通過示例而不是限制的方式，通信介質(zhì)包括諸如有線網(wǎng)絡(luò)或直接有線連接之類的有線介質(zhì)和諸如聲學(xué)、RF、紅外、和其他無線介質(zhì)之類的無線介質(zhì)。此外，結(jié)合本文所公開的方面描述的方法或算法的動作可以直接被實(shí)施在硬件、由處理器執(zhí)行的軟件模塊、或它們的組合中。軟件模塊可以駐留在RAM存儲器、閃速存儲器、ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、可移動盤、CD-ROM、或本領(lǐng)域已知的任意其他形式的存儲介質(zhì)中。示例性存儲介質(zhì)可以被耦合至處理器，以使得處理器可以從存儲介質(zhì)讀取信息以及將信息寫入存儲介質(zhì)。替代地，存儲介質(zhì)可以被集成至處理器。此外，在一些方面，處理器和存儲介質(zhì)可以駐留在ASIC中。此外，ASIC可以駐留在用戶終端中。替代地，處理器和存儲介質(zhì)可以作為離散組件駐留在用戶終端中。此外，在一些方面中，方法或算法的行為和/或動作可以作為代碼和/或指令中的一個或任意組合或集合駐留在機(jī)器可讀介質(zhì)和/或計算機(jī)可讀介質(zhì)上，其可以被并入計算機(jī)程序產(chǎn)品。本主題公開(包括摘要中所描述的)的所示出的實(shí)施例的上述描述不旨在是詳盡的或?qū)⑺_的實(shí)施例限制為所公開的精確形式。雖然為了說明性的目的本文描述了特定實(shí)施例和示例，但是如相關(guān)領(lǐng)域中的技術(shù)人員可以認(rèn)識到的，被認(rèn)為在這樣的實(shí)施例和示例的范圍之內(nèi)的各種修改是可能的。就此而言，雖然結(jié)合各種實(shí)施例和相應(yīng)的附圖視情況描述了本公開的主題，但是應(yīng)當(dāng)理解的是，在不偏離所公開的主題的情況下，其他類似的 實(shí)施例可以被使用，或?qū)λ枋龅膶?shí)施例做出修改和添加以用于執(zhí)行所公開的主題的相同、類似、替代、或替換功能。因此，所公開的主題不應(yīng)當(dāng)被限于本文所描述的任意單個實(shí)施例，而應(yīng)當(dāng)被理解為根據(jù)所附權(quán)利要求的寬度和范圍。具體地，關(guān)于由上述組件(程序集、設(shè)備、電路、系統(tǒng)等等)執(zhí)行的各種功能，被用來描述這樣的組件的術(shù)語(包括“手段”的引用)旨在對應(yīng)于(除非以其他方式指示)執(zhí)行所描述的組件的特定功能的任意組件或結(jié)構(gòu)(例如，功能上等同的)，即使結(jié)構(gòu)上不等同于執(zhí)行本文中本公開的示例性實(shí)現(xiàn)示出的功能的所公開的結(jié)構(gòu)。此外，雖然特定特征可能僅針對若干實(shí)現(xiàn)中的一個實(shí)現(xiàn)被公開，但是這樣的特征可以針對任意給定或特定應(yīng)用采用可能是期望的并且是有優(yōu)勢的方式與其他實(shí)現(xiàn)的一個或多個其他特征組合。當(dāng)前第1頁1 2 3