本發(fā)明有關(guān)于管理不同遠(yuǎn)程系統(tǒng)的系統(tǒng)時(shí)間之間時(shí)間關(guān)系(time relation)的方法和相關(guān)時(shí)間管理器，且尤其有關(guān)于不需要遠(yuǎn)程系統(tǒng)的額外服務(wù)和互操作而管理終端本地時(shí)間關(guān)系的方法和相關(guān)時(shí)間管理器。

背景技術(shù)：

現(xiàn)代移動(dòng)設(shè)備，如智能手機(jī)、可穿戴設(shè)備(眼鏡、手表等)、便攜式電腦、平板電腦、手持游戲機(jī)、汽車導(dǎo)航裝置、數(shù)碼相機(jī)和數(shù)碼攝像機(jī)等，被配置為可無(wú)線接入不同的遠(yuǎn)程系統(tǒng)獲取各種服務(wù)，包括接入不同代(如3G和4G)的移動(dòng)電信系統(tǒng)以交換語(yǔ)音、文本消息、電子郵件以及/或者數(shù)據(jù)，接入全球?qū)Ш叫l(wèi)星定位系統(tǒng)(Global Navigation Satellite Positioning System,GNSS)進(jìn)行定位，以及/或者接入本地網(wǎng)絡(luò)系統(tǒng)(如Wi-Fi網(wǎng)絡(luò)系統(tǒng))以交換信息。

為了正確完整地接入并利用涉及遠(yuǎn)程系統(tǒng)的服務(wù)，移動(dòng)設(shè)備作為與遠(yuǎn)程系統(tǒng)同步的終端，通過調(diào)整本地時(shí)鐘(local clock)以及/或者本地信號(hào)時(shí)序，來(lái)持續(xù)對(duì)準(zhǔn)(align)從遠(yuǎn)程系統(tǒng)接收以及/或者獲取的時(shí)序，如對(duì)準(zhǔn)從遠(yuǎn)程系統(tǒng)接收的遠(yuǎn)程信號(hào)中符號(hào)、幀、子幀、封包、信標(biāo)、導(dǎo)頻(pilot)、頭部(header)、定界符(delimiter)以及/或者同步字(synchronization word)的起始點(diǎn)、中間點(diǎn)以及/或者結(jié)束點(diǎn)。與遠(yuǎn)程系統(tǒng)實(shí)現(xiàn)同步后，終端通過與遠(yuǎn)程系統(tǒng)的同步獲取相應(yīng)的系統(tǒng)時(shí)間。舉例來(lái)說，只要在與遠(yuǎn)程系統(tǒng)的同步中發(fā)生時(shí)間對(duì)準(zhǔn)，終端可獲取系統(tǒng)時(shí)間值。其中，系統(tǒng)時(shí)間值可隨著時(shí)間更新(增加或減少)，從而可以反映時(shí)間的經(jīng)過。舉例來(lái)說，若遠(yuǎn)程系統(tǒng)為移動(dòng)電信系統(tǒng)，對(duì)應(yīng)的系統(tǒng)時(shí)間可按照系統(tǒng)幀號(hào)(System Frame Number,SFN)定值，且對(duì)遠(yuǎn)程系統(tǒng)的時(shí)序?qū)?zhǔn)可通過進(jìn)行幀同步實(shí)現(xiàn)。若遠(yuǎn)程系統(tǒng)為GNSS，對(duì)應(yīng)的系統(tǒng)時(shí)間可按照星期時(shí)間(Time Of Week,TOW)定值，且對(duì)遠(yuǎn)程系統(tǒng)的時(shí)序?qū)?zhǔn)可通過進(jìn)行位置、速度、時(shí)間(Position,Velocity,Time,PVT)確認(rèn)(fixing)實(shí)現(xiàn)。若遠(yuǎn)程系統(tǒng)為Wi-Fi網(wǎng)絡(luò)系統(tǒng)，對(duì)應(yīng)的系統(tǒng)時(shí)間可按照符號(hào)時(shí)序定值，且對(duì)遠(yuǎn)程系統(tǒng)的時(shí)間對(duì)準(zhǔn)可通過進(jìn)行符號(hào)同步實(shí)現(xiàn)。當(dāng)與遠(yuǎn)程系統(tǒng)的同步結(jié)束或丟失時(shí)，如當(dāng)終端停止從遠(yuǎn)程系統(tǒng)接收遠(yuǎn)程信號(hào)時(shí)，終端無(wú)法追蹤和維持相應(yīng)的系統(tǒng)時(shí)間，因?yàn)椴辉儆羞h(yuǎn)程信號(hào)供終端對(duì)準(zhǔn)之用。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供一種時(shí)間關(guān)系管理方法，用于終端管理多個(gè)不同遠(yuǎn)程系統(tǒng)的系統(tǒng)時(shí)間之間的該時(shí)間關(guān)系，包括：根據(jù)該終端的本地時(shí)鐘定期更新參考計(jì)時(shí)器的計(jì)數(shù)；與該多個(gè)不同遠(yuǎn)程系統(tǒng)中的第一遠(yuǎn)程系統(tǒng)進(jìn)行同步；在與該第一遠(yuǎn)程系統(tǒng)同步后的第一時(shí)刻，通過與該第一遠(yuǎn)程系統(tǒng)的同步獲取第一系統(tǒng)時(shí)間的第一值，并訪問該參考計(jì)時(shí)器獲取第一計(jì)數(shù)；與該多個(gè)不同遠(yuǎn)程系統(tǒng)中的第二遠(yuǎn)程系統(tǒng)進(jìn)行同步；以及在與該第二遠(yuǎn)程系統(tǒng)同步后的第二時(shí)刻，更新該時(shí)間關(guān)系；其中更新該時(shí)間關(guān)系是通過：通過與該第二遠(yuǎn)程系統(tǒng)的同步獲取第二系統(tǒng)時(shí)間的第二值，訪問該參考計(jì)時(shí)器獲取第二計(jì)數(shù)，根據(jù)該第一計(jì)數(shù)和該第二計(jì)數(shù)的差值計(jì)算外插區(qū)間，通過將該第一系統(tǒng)時(shí)間的該第一值與該外插區(qū)間相加計(jì)算該第一系統(tǒng)時(shí)間的第二值，以及存儲(chǔ)該第一系統(tǒng)時(shí)間的該第二值和該第二系統(tǒng)時(shí)間的該第二值以作為該時(shí)間關(guān)系更新后的內(nèi)容。

本發(fā)明另提供一種時(shí)間管理器，用來(lái)在終端中管理多個(gè)不同遠(yuǎn)程系統(tǒng)的系統(tǒng)時(shí)間之間的時(shí)間關(guān)系，該時(shí)間管理器包括：參考計(jì)時(shí)器，根據(jù)該終端的本地時(shí)鐘定期更新計(jì)數(shù)；存儲(chǔ)器；以及處理器，耦接至該參考計(jì)時(shí)器和該存儲(chǔ)器；其中該終端包括：第一接口電路，用來(lái)與該多個(gè)不同遠(yuǎn)程系統(tǒng)中的第一遠(yuǎn)程系統(tǒng)進(jìn)行同步，以及在與該第一遠(yuǎn)程系統(tǒng)同步后的第一時(shí)刻，通過與該第一遠(yuǎn)程系統(tǒng)的同步獲取第一系統(tǒng)時(shí)間的第一值，并訪問該參考計(jì)時(shí)器獲取第一計(jì)數(shù)；以及第二接口電路，用來(lái)與該多個(gè)不同遠(yuǎn)程系統(tǒng)中的第二遠(yuǎn)程系統(tǒng)進(jìn)行同步，以及在與該第二遠(yuǎn)程系統(tǒng)同步后的第二時(shí)刻，通過與該第二遠(yuǎn)程系統(tǒng)的同步獲取第二系統(tǒng)時(shí)間的第二值，并訪問該參考計(jì)時(shí)器獲取第二計(jì)數(shù)；其中在該第二時(shí)刻，該處理器更新該時(shí)間關(guān)系，該處理器更新該時(shí)間關(guān)系是通過：根據(jù)該第一計(jì)數(shù)和該第二計(jì)數(shù)的差值計(jì)算外插區(qū)間，通過將該第一系統(tǒng)時(shí)間的該第一值與該外插區(qū)間相加計(jì)算該第一系統(tǒng)時(shí)間的第二值，以及存儲(chǔ)該第一系統(tǒng)時(shí)間的該第二值和該第二系統(tǒng)時(shí)間的該第二值以作為該時(shí)間關(guān)系更新后的內(nèi)容。

通過利用本發(fā)明，可不需要遠(yuǎn)程系統(tǒng)的額外服務(wù)而管理終端本地時(shí)間關(guān)系。

如下詳述本發(fā)明的最佳實(shí)施例。閱讀完以下描述和附圖后，本領(lǐng)域技術(shù)人員可輕易理解本發(fā)明的精神。

附圖說明

圖1是根據(jù)本發(fā)明一實(shí)施例的終端中的時(shí)間管理器的示意圖。

圖2是維持系統(tǒng)時(shí)間和參考計(jì)時(shí)器的計(jì)數(shù)之間的時(shí)間關(guān)系的流程圖。

圖3是維持系統(tǒng)時(shí)間和參考計(jì)時(shí)器的計(jì)數(shù)之間的時(shí)間關(guān)系的流程圖。

圖4是將根據(jù)圖2或圖3中的時(shí)間關(guān)系維持兩個(gè)不同系統(tǒng)之間跨系統(tǒng)時(shí)間關(guān)系的流程圖。

圖5是根據(jù)第二系統(tǒng)時(shí)間和所存儲(chǔ)的跨系統(tǒng)時(shí)間關(guān)系來(lái)協(xié)助第一系統(tǒng)時(shí)間重新同步的流程圖。

圖6是執(zhí)行圖2-圖4所示流程的示范性場(chǎng)景示意圖。

圖7是根據(jù)第一系統(tǒng)時(shí)間和所存儲(chǔ)的跨系統(tǒng)時(shí)間關(guān)系協(xié)助第二系統(tǒng)時(shí)間重新同步的流程圖。

圖8是應(yīng)用圖2、圖3、圖4和圖7中所示流程的示范性場(chǎng)景示意圖。

具體實(shí)施方式

在本專利說明書及權(quán)利要求當(dāng)中使用了某些詞匯來(lái)指稱特定的組件。所屬領(lǐng)域中具有通常知識(shí)者應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來(lái)稱呼同一個(gè)組件。本專利說明書及權(quán)利要求并不以名稱的差異來(lái)作為區(qū)分組件的方式，而是以組件在功能上的差異來(lái)作為區(qū)分的準(zhǔn)則。在通篇說明書及請(qǐng)求項(xiàng)當(dāng)中所提及的“包含”或“包括”為開放式的用語(yǔ)，故應(yīng)解釋成“包含但不限定于”；“組件”、“系統(tǒng)”和“設(shè)備”意指與計(jì)算機(jī)有關(guān)的實(shí)體，可為硬件、軟件或硬件以及軟件的組合。另外，“耦接”一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接于一第二裝置，則代表該第一裝置可直接電氣連接于該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。

請(qǐng)參考圖1，圖1是根據(jù)本發(fā)明一實(shí)施例的終端10中嵌入的(embedded)時(shí)間管理器100的示意圖。終端100可為移動(dòng)設(shè)備。時(shí)間管理器100可包括處理器120、參考計(jì)時(shí)器(reference counter)130和存儲(chǔ)器140。終端10還可進(jìn)一步包括本地時(shí)鐘源(clock source)150和多個(gè)接口電路，如圖1所示示范例中的102、104、106和108。時(shí)鐘源150耦接至參考計(jì)時(shí)器130，以提供本地時(shí)鐘152給參考計(jì)時(shí)器130。在一實(shí)施例中，時(shí)鐘源150可為晶振電路(crystal oscillation circuit)。根據(jù)本地時(shí)鐘的觸發(fā)，參考計(jì)時(shí)器130定期更新計(jì)數(shù)(如向上計(jì)數(shù)(counting up)或向下計(jì)數(shù)(counting down))。處理器120和接口電路102-108中的每個(gè)接口電路耦接至參考計(jì)時(shí)器130，以獲取(如讀取)參考計(jì)時(shí)器130的計(jì)數(shù)。處理器120和接口電路102-108中的每個(gè)接口電路也耦接至存儲(chǔ)器140，以將數(shù)字內(nèi)容存儲(chǔ)到(寫入)存儲(chǔ)器140以及/或者訪問(讀取)存儲(chǔ)器140中存儲(chǔ)的內(nèi)容。

在圖1所示的示范例中，接口電路102可為GNSS接收機(jī)，其能夠從包括多個(gè)衛(wèi)星的遠(yuǎn)程系統(tǒng)12接收信號(hào)。通過從遠(yuǎn)程系統(tǒng)12接收信號(hào)以及根據(jù)接收到的信號(hào)進(jìn)行PVT確認(rèn)，接口電路102更新依照TOW定值的系統(tǒng)時(shí)間。接口電路104可為通用移動(dòng)電信系統(tǒng)(Universal Mobile Telecommunications System,UMTS)的無(wú)線收發(fā)機(jī)，其能夠與包括多個(gè)基地收發(fā)信臺(tái)(base transceiver station)的遠(yuǎn)程系統(tǒng)14交換信號(hào)。通過與遠(yuǎn)程系統(tǒng)14進(jìn)行幀同步，接口電路104更新依照SFN定值的系統(tǒng)時(shí)間。類似地，接口電路106可為長(zhǎng)期演進(jìn)(Long Term Evolution,LTE)的無(wú)線收發(fā)機(jī)，其能夠與包括多個(gè)基地收發(fā)信臺(tái)的遠(yuǎn)程系統(tǒng)16交換信號(hào)。通過與遠(yuǎn)程系統(tǒng)16進(jìn)行幀同步，接口電路106更新依照SFN定值的系統(tǒng)時(shí)間。接口電路108可為Wi-Fi網(wǎng)絡(luò)的無(wú)線收發(fā)機(jī)，其能夠與包括多個(gè)網(wǎng)絡(luò)節(jié)點(diǎn)(如熱點(diǎn)或接入點(diǎn))的遠(yuǎn)程系統(tǒng)18交換信號(hào)。通過與遠(yuǎn)程系統(tǒng)18進(jìn)行符號(hào)同步，接口電路108更新依照符號(hào)時(shí)序定值的系統(tǒng)時(shí)間。接口電路102-108中的每個(gè)接口電路可包括天線以接收(和發(fā)送)無(wú)線信號(hào)，以及硬件電路(如模擬前端以及/或者數(shù)字后端，圖未示)來(lái)實(shí)現(xiàn)相關(guān)協(xié)議的物理層(如果需要，以及更高層)的功能。

請(qǐng)與圖1一起參照?qǐng)D2，圖2是維持系統(tǒng)時(shí)間T和參考計(jì)時(shí)器130的計(jì)數(shù)Tick之間的時(shí)間關(guān)系(T,Tick)的流程200的流程圖。為了便于理解，假定系統(tǒng)時(shí)間T是接口電路102通過與遠(yuǎn)程系統(tǒng)12同步(如PVT確認(rèn))獲取并更新的系統(tǒng)時(shí)間。流程200可包括以下步驟：

步驟202：接口電路102在與遠(yuǎn)程系統(tǒng)12同步期間，開始執(zhí)行流程200。

步驟204：當(dāng)接口電路102實(shí)現(xiàn)PVT確認(rèn)時(shí)，接口電路102獲取系統(tǒng)時(shí)間T的值T_p，并訪問參考計(jì)時(shí)器130來(lái)獲取計(jì)數(shù)Tick_p。因此，值T_p與計(jì)數(shù)Tick_p關(guān)聯(lián)，以反映值T_p對(duì)應(yīng)于Tick_p。

步驟206：接口電路102(或處理器120)通過數(shù)組(T_p,Tick_p)建立時(shí)間關(guān)系。當(dāng)獲取值T_p與計(jì)數(shù)Tick_p時(shí)，接口電路102(或處理器120)可預(yù)先補(bǔ)償接口電路102的硬件延遲。硬件延遲可包括“無(wú)線信號(hào)到達(dá)接口電路102的天線”和“根據(jù)信號(hào)實(shí)現(xiàn)PVT確認(rèn)”之間的經(jīng)過時(shí)間(elapsed time)。硬件延遲可被估計(jì)(如通過校準(zhǔn))，并從系統(tǒng)計(jì)時(shí)器T獲取的值以及/或者從參考計(jì)時(shí)器130獲取的計(jì)數(shù)中減去，使得得到的時(shí)間關(guān)系(T_p,Tick_p)排除接口電路102的操作引入的硬件延遲。

步驟208：接口電路102(或處理器120)在存儲(chǔ)器140中存儲(chǔ)時(shí)間關(guān)系(T_p,Tick_p)。

步驟210：若步驟208之后的經(jīng)過時(shí)間不長(zhǎng)于閾值TH^T_周期，接口電路102繼續(xù)等待；當(dāng)步驟208之后的經(jīng)過時(shí)間長(zhǎng)于或等于閾值TH^T_周期時(shí)，接口電路102(或處理器120)回到步驟204，建立并存儲(chǔ)新的時(shí)間關(guān)系，如系統(tǒng)時(shí)間T的新值T_p+1和新的PVT確認(rèn)獲取的新計(jì)數(shù)Tick_p+1之間的新的時(shí)間關(guān)系(T_p+1,Tick_p+1)。可根據(jù)系統(tǒng)時(shí)間T和參考計(jì)時(shí)器130之間的時(shí)鐘漂移(clock drift)，并根據(jù)時(shí)間精度要求，決定閾值TH^T_周期。舉例來(lái)說，如觸發(fā)參考計(jì)時(shí)器130的本地時(shí)鐘152與系統(tǒng)時(shí)間T相比，有較大時(shí)鐘漂移(時(shí)鐘頻率變化)，則可將閾值TH^T_周期設(shè)定得較短。類似地，如果需要較高時(shí)間精度，則可將閾值TH^T_周期設(shè)定得較短。較短的閾值TH^T_周期可引起系統(tǒng)時(shí)間T和參考計(jì)時(shí)器130之間的時(shí)間關(guān)系更頻繁地刷新(refresh)。

請(qǐng)與圖1和圖2一起參照?qǐng)D3。圖3是維持系統(tǒng)時(shí)間S和參考計(jì)時(shí)器130的計(jì)數(shù)之間的時(shí)間關(guān)系(S,Tick)的流程300的流程圖。為了便于理解，假定系統(tǒng)時(shí)間S是接口電路106通過與遠(yuǎn)程系統(tǒng)16幀同步獲取并更新的系統(tǒng)時(shí)間。與流程200類似，接口電路106在與遠(yuǎn)程系統(tǒng)16同步期間，開始執(zhí)行流程300(步驟302)。當(dāng)實(shí)現(xiàn)幀同步時(shí)，接口電路106獲取系統(tǒng)時(shí)間S的值S_q和參考計(jì)時(shí)器130的計(jì)數(shù)Tick_q，并將值T_q與計(jì)數(shù)Tick_q關(guān)聯(lián)(步驟304)。接口電路106補(bǔ)償接口電路106的硬件延遲后，建立時(shí)間關(guān)系(S_q,Tick_q)(步驟306)，并在存儲(chǔ)器140中存儲(chǔ)時(shí)間關(guān)系(S_q,Tick_q)(步驟308)。若步驟308之后的經(jīng)過時(shí)間等于或超過閾值TH^S_周期，回到步驟304(步驟310)。其中閾值TH^S_周期可根據(jù)時(shí)間精度要求以及/或者系統(tǒng)時(shí)間S和參考計(jì)時(shí)器130之間的時(shí)鐘漂移決定。閾值TH^T_周期與閾值TH^S_周期可相同或不同。本地時(shí)鐘152的周期可比接口電路102的連續(xù)PVT確認(rèn)之間的間隔、接口電路106連續(xù)幀同步之間的間隔、以及閾值TH^T_周期與閾值TH^S_周期短得多。

在流程200和300之后，系統(tǒng)時(shí)間T和S與采用參考計(jì)時(shí)器130的計(jì)數(shù)刻度Tick的共同時(shí)間軸進(jìn)行關(guān)聯(lián)。盡管接口電路102和106的硬件延遲可能不同，步驟206和306處的補(bǔ)償可分別通過將系統(tǒng)時(shí)間T追蹤回從遠(yuǎn)程系統(tǒng)12接收的信號(hào)到達(dá)接口電路102的天線的時(shí)刻，以及將系統(tǒng)時(shí)間S追蹤回從遠(yuǎn)程系統(tǒng)16接收的信號(hào)到達(dá)接口電路106的時(shí)刻，而減少這種差異。根據(jù)時(shí)間關(guān)系(T,Tick)和(S,Tick)，通過與遠(yuǎn)程系統(tǒng)12和16進(jìn)行同步而分別獲取的不同系統(tǒng)時(shí)間T和S可通過執(zhí)行圖4所示的流程400聯(lián)系到一起。

請(qǐng)與圖2和圖3一起參照?qǐng)D4。圖4是將系統(tǒng)時(shí)間T和S關(guān)聯(lián)以建立和維持跨系統(tǒng)時(shí)間關(guān)系(T,S,D_S)的流程400的流程圖。流程400可包括以下步驟：

步驟402：處理器120開始流程400。

步驟404：若接口電路102和106分別與遠(yuǎn)程系統(tǒng)12和16同步以保持系統(tǒng)時(shí)間T和S激活(active)(可用)，處理器120進(jìn)行步驟406；否則，進(jìn)行步驟408。

步驟406：若(系統(tǒng)時(shí)間S和T與參考計(jì)時(shí)器之間的)時(shí)間關(guān)系(T,Tick)和(S,Tick)均已建立(分別通過執(zhí)行流程200和300)，處理器120進(jìn)行步驟410；否則，進(jìn)行步驟408。

步驟408：處理器120保持先前時(shí)間關(guān)系(T,S,D_S)。

步驟410：在當(dāng)前時(shí)刻t₁，接口電路106與遠(yuǎn)程系統(tǒng)16進(jìn)行幀同步，以獲取系統(tǒng)時(shí)間S的值S₁，同時(shí)訪問參考計(jì)時(shí)器130，以獲取計(jì)數(shù)Tick₁，從而通過執(zhí)行步驟306建立時(shí)間關(guān)系(S₁,Tick₁)?；谟?jì)數(shù)Tick₁以及通過執(zhí)行步驟206在先前時(shí)刻t₀先前建立的時(shí)間關(guān)系(T₀,Tick₀)，處理器120根據(jù)計(jì)數(shù)Tick₀與Tick₁之間的差值(Tick₁-Tick₀)計(jì)算外插區(qū)間(extrapolation interval)，并通過將值T₀與外插區(qū)間相加計(jì)算系統(tǒng)時(shí)間T的值T₁。其中，系統(tǒng)時(shí)間T的(已補(bǔ)償延遲的)值T₀通過在時(shí)刻t₀與遠(yuǎn)程系統(tǒng)12進(jìn)行PVT確認(rèn)獲取，計(jì)數(shù)Tick₀通過在時(shí)刻t₀訪問參考計(jì)時(shí)器130獲取。所計(jì)算出的值T₁可被視為系統(tǒng)T在時(shí)刻t₁的值，數(shù)組(T₁,S₁)可建立，以將系統(tǒng)時(shí)間T和S的并發(fā)值(concurrent value)跨相關(guān)(cross-correlate)。

盡管接口電路106在時(shí)刻t₁進(jìn)行幀同步，從而獲取系統(tǒng)時(shí)間S的值S₁，接口電路102不需要同時(shí)在時(shí)刻t₁進(jìn)行PVT確認(rèn)。不像在時(shí)刻t₀通過PVT確認(rèn)而獲取值T₀，若接口電路102不在時(shí)刻t₁進(jìn)行另一次PVT確認(rèn)，系統(tǒng)時(shí)間T在時(shí)刻t₁的值T₁無(wú)法通過PVT確認(rèn)獲取。然而，為了在時(shí)刻t₁建立關(guān)系(T₁,S₁)，在時(shí)刻t₁獲取的計(jì)數(shù)Tick₁的幫助下，系統(tǒng)時(shí)間T的值T₁通過在時(shí)刻t₀到時(shí)刻t₁外插時(shí)間關(guān)系(T₀,Tick₀)進(jìn)行估計(jì)。

在一實(shí)施例中，處理器120通過將單元計(jì)時(shí)器持續(xù)時(shí)間(unit counter duration)T_tick與差值(Tick₁-Tick₀)相乘計(jì)算外插區(qū)間，并通過將值T₀與外插區(qū)間相加計(jì)算出系統(tǒng)時(shí)間T的值T₁。因此，值T₁可通過以下公式計(jì)算：T₁＝T₀+(Tick₁-Tick₀)*T_tick。其中，單元計(jì)時(shí)器持續(xù)時(shí)間T_tick與參考計(jì)時(shí)器130每個(gè)計(jì)數(shù)的時(shí)間跨度(time span)有關(guān)。舉例來(lái)說，假定參考計(jì)時(shí)器130的計(jì)數(shù)更新(增加或減少)1的理想(期望)間隔為X秒，且系統(tǒng)時(shí)間T的值更新1的理想間隔為Y秒，則單元計(jì)時(shí)器持續(xù)時(shí)間T_tick的理想值等于X/Y。同樣地，若參考計(jì)時(shí)器130的計(jì)數(shù)更新A的理想(期望)間隔等于系統(tǒng)時(shí)間T的值更新B的理想間隔，則單元計(jì)時(shí)器持續(xù)時(shí)間T_tick的理想值等于B/A。

然而，由于本地時(shí)鐘152可能隨著系統(tǒng)時(shí)間T有意外漂移，單元計(jì)時(shí)器持續(xù)時(shí)間T_tick因而可能從其理想值漂移開。為了補(bǔ)償這種不希望有的漂移，處理器120可通過將單元計(jì)時(shí)器持續(xù)時(shí)間T_tick的理想值與補(bǔ)償因子(1+D_tick)以及差值(Tick₁-Tick₀)相乘計(jì)算出發(fā)展區(qū)間(expansion interval)，并通過以下公式計(jì)算T₁：T₁＝T₀+(Tick₁-Tick₀)*T_tick*(1+D_tick)。處理器120可如此計(jì)算補(bǔ)償因子(1+D_tick)：根據(jù)系統(tǒng)時(shí)間T的兩個(gè)先前值T_A1和T_A2計(jì)算系統(tǒng)時(shí)間差值(T_A2-T_A1)，其中系統(tǒng)時(shí)間T的兩個(gè)先前值T_A1和T_A2分別通過在不晚于時(shí)刻t₁的兩個(gè)不同先前時(shí)刻t_A1和t_A2(即t_A1<t_A2≤t₁)與遠(yuǎn)程系統(tǒng)12同步(如通過進(jìn)行PVT確認(rèn))獲?。桓鶕?jù)參考計(jì)時(shí)器130的兩個(gè)先前計(jì)數(shù)Tick_A1和Tick_A2計(jì)算計(jì)數(shù)差值(Tick_A2-Tick_A1)，其中兩個(gè)先前計(jì)數(shù)Tick_A1和Tick_A2分別通過在兩個(gè)不同先前時(shí)刻t_A1和t_A2訪問參考計(jì)時(shí)器130獲?。灰约案鶕?jù)理想的單元計(jì)時(shí)器持續(xù)時(shí)間T_tick和系統(tǒng)時(shí)間差值(T_A2-T_A1)和計(jì)數(shù)差值(Tick_A2-Tick_A1)的比值計(jì)算補(bǔ)償因子(1+D_tick)，如(1+D_tick)＝((T_A2-T_A1)/(Tick_A2-Tick_A1))/T_tick。

步驟412：處理器120進(jìn)一步計(jì)算時(shí)鐘漂移D_S：根據(jù)系統(tǒng)時(shí)間T的兩個(gè)先前值T_B1和T_B2計(jì)算第一時(shí)間差值(T_B2-T_B1)，其中系統(tǒng)時(shí)間T的兩個(gè)先前值T_B1和T_B2分別通過在不晚于時(shí)刻t₁的兩個(gè)不同先前時(shí)刻t_B1和t_B2(即t_B1<t_B2≤t₁)與遠(yuǎn)程系統(tǒng)12同步(如通過進(jìn)行PVT確認(rèn))獲??；根據(jù)系統(tǒng)時(shí)間S的兩個(gè)先前值S_C1和S_C2計(jì)算第二時(shí)間差值(S_C2-S_C1)，其中系統(tǒng)時(shí)間S的兩個(gè)先前值S_C1和S_C2分別通過在不晚于時(shí)刻t₁的兩個(gè)不同先前時(shí)刻t_C1和t_C2(即t_C1<t_C2≤t₁)與遠(yuǎn)程系統(tǒng)16同步(如通過進(jìn)行幀同步)獲??；以及根據(jù)單元持續(xù)時(shí)間(unit timing duration)的理想值T_S以及第一時(shí)間差值(T_B2-T_B1)和第二時(shí)間差值(S_C2-S_C1)的比值計(jì)算時(shí)鐘漂移D_S，如D_S＝((T_B2-T_B1)/(S_C2-S_C1))/T_S-1。其中時(shí)刻t_B1,t_B2,t_C1和t_C2可不同。

單元持續(xù)時(shí)間T_S與系統(tǒng)時(shí)間S每個(gè)單元值的時(shí)間跨度有關(guān)，也與系統(tǒng)時(shí)間T的每個(gè)單元值的時(shí)間跨度有關(guān)。舉例來(lái)說，假定系統(tǒng)時(shí)間S的值更新1的理想(期望)間隔為X_S秒，系統(tǒng)時(shí)間T的值更新1的理想(期望)間隔為X_T秒，則單元持續(xù)時(shí)間T_S的理想值等于X_S/X_T。同樣地，若系統(tǒng)時(shí)間S的值更新A_S(如將值從A_S增加到(A₀+A_S))的理想間隔等于系統(tǒng)時(shí)間T的值更新B_T的理想間隔，則單元持續(xù)時(shí)間T_S的理想值等于B_T/A_S。如圖5和圖6中將要描述的，單元持續(xù)時(shí)間T_S在系統(tǒng)時(shí)間S和T的值之間改變。然而，由于系統(tǒng)時(shí)間S和T可能因?yàn)楸舜擞龅椒抢硐氲淖兓?，需?jì)算時(shí)鐘漂移D_S進(jìn)行補(bǔ)償。

步驟414：處理器120將值T₁、S₁和時(shí)鐘漂移D_S存儲(chǔ)到存儲(chǔ)器140中，作為系統(tǒng)時(shí)間S和T之間的跨系統(tǒng)時(shí)間關(guān)系。

請(qǐng)和圖1到圖4一起參照?qǐng)D6，其中圖6是執(zhí)行流程200(圖2)、300(圖3)和400(圖4)的示范性場(chǎng)景示意圖。圖6中的橫軸代表時(shí)間。在接口電路102已經(jīng)與遠(yuǎn)程系統(tǒng)12實(shí)現(xiàn)同步后的時(shí)刻t₀，接口電路102進(jìn)行PVT確認(rèn)，所以如操作602所示，時(shí)間關(guān)系(T₀,Tick₀)通過執(zhí)行流程200的步驟204、206和208而建立。在接口電路106已經(jīng)與遠(yuǎn)程系統(tǒng)16實(shí)現(xiàn)同步后的時(shí)刻t₁，接口電路106進(jìn)行幀同步，所以如操作604所示，時(shí)間關(guān)系(S₁,Tick₁)通過執(zhí)行流程300的步驟304、306和308建立。同樣在時(shí)刻t₁，由于系統(tǒng)時(shí)間S和T均已激活(圖4中的步驟404)，且分別將系統(tǒng)時(shí)間T和S與參考計(jì)時(shí)器130關(guān)聯(lián)的兩個(gè)時(shí)間關(guān)系(T₀,Tick₀)和(S₁,Tick₁)已建立(步驟406)，如操作606所示，系統(tǒng)時(shí)間T的值T₁通過執(zhí)行流程400的步驟410計(jì)算，通過執(zhí)行步驟412和414，跨系統(tǒng)時(shí)間關(guān)系(T₁,S₁,D_S)因而建立并存儲(chǔ)到存儲(chǔ)器140中。

如圖6的操作608所示，只要接口電路102進(jìn)行PVT確認(rèn)以及/或者只要接口電路106進(jìn)行幀同步，流程400的步驟410、412和414可重復(fù)。舉例來(lái)說，當(dāng)接口電路102和106分別與遠(yuǎn)程系統(tǒng)12和16保持同步時(shí)，通過重復(fù)執(zhí)行步驟204、206和208，接口電路102在時(shí)刻t_i-1進(jìn)行PVT確認(rèn)并相應(yīng)獲取系統(tǒng)時(shí)間T的值T_i-1，以及從參考計(jì)時(shí)器130獲取計(jì)數(shù)Tick_i-1；通過重復(fù)執(zhí)行步驟304、306和308，接口電路106在時(shí)刻t_i進(jìn)行幀同步并相應(yīng)獲取系統(tǒng)時(shí)間S的值S_i，以及從參考計(jì)時(shí)器130獲取計(jì)數(shù)Tick_i。隨后處理器120通過再次執(zhí)行流程400的步驟410，計(jì)算系統(tǒng)時(shí)間T的值T_i為：T_i＝T_i-1+(Tick_i-Tick_i-1)*T_tick*(1+D_tick)，并通過執(zhí)行流程400中的步驟410、412和414建立時(shí)間關(guān)系(T_i,S_i,Ds)。時(shí)刻t_i時(shí)的時(shí)鐘漂移D_S可通過D_S＝((T_D2-T_D1)/(S_E2-S_E1))/T_S-1計(jì)算得到，其中系統(tǒng)時(shí)間T的兩個(gè)先前值T_D1和T_D2分別通過在不晚于時(shí)刻t_i的兩個(gè)不同先前時(shí)刻t_D1和t_D2(即t_D1<t_D2≤t_i)(圖未示)進(jìn)行PVT確認(rèn)得到，系統(tǒng)時(shí)間S的兩個(gè)先前值S_E1和S_E2分別通過在不晚于時(shí)刻t_i的兩個(gè)不同先前時(shí)刻t_E1和t_E2(即t_E1<t_E2≤t_i)(圖未示)進(jìn)行幀同步得到。舉例來(lái)說，時(shí)刻t_D1和t_D2可為最接近于時(shí)刻t_i進(jìn)行的兩次PVT確認(rèn)的時(shí)刻，而時(shí)刻t_E1和t_E2可為最接近于時(shí)刻t_i進(jìn)行的兩次幀同步的時(shí)刻。時(shí)刻t_D1、t_D2、t_E1和t_E2可以不同。

與系統(tǒng)時(shí)間S和T有關(guān)的跨系統(tǒng)時(shí)間關(guān)系(T,S,D_S)是有用的，如可用于加速丟失同步的恢復(fù)。在圖6所示的示范例中，假定接口電路102在時(shí)刻t_x不久之后的時(shí)刻t_a關(guān)閉(powered down)(如禁能(disabled)、失活(inactivated)、暫停(suspended)到空閑模式以省電等)。其中在時(shí)刻t_x，通過執(zhí)行流程400中的步驟410、412和414，時(shí)間關(guān)系(T_x,S_x,D_S)建立。接口電路102在時(shí)刻t_b開啟(powered up)(如使能(enabled)、激活、從空閑模式醒來(lái)等)。從時(shí)刻t_a到t_b，由于接口電路102未被激活，因此無(wú)法與遠(yuǎn)程系統(tǒng)12保持同步。如圖6的操作609所示，在時(shí)刻t_x建立的最近時(shí)間關(guān)系(T_x,S_x,D_S)被存儲(chǔ)并保持(流程400的步驟408)。而接口電路106仍然激活，并繼續(xù)重復(fù)步驟304、306和308，以在系統(tǒng)時(shí)間S和參考計(jì)時(shí)器130之間建立(更新)時(shí)間關(guān)系(S,Tick)，例如如圖6中的操作610所示，在時(shí)刻t_n-1通過進(jìn)行幀同步建立時(shí)間關(guān)系(S_n-1,Tick_n-1)。

因此，當(dāng)接口電路102試圖在時(shí)刻t_b恢復(fù)與遠(yuǎn)程系統(tǒng)12的同步時(shí)，所存儲(chǔ)的時(shí)間關(guān)系(T_x,S_x,D_S)可用來(lái)協(xié)助重新同步，如用來(lái)縮短首次定位時(shí)間(Time To First Fix,TTFF)。請(qǐng)與圖1-圖4和圖6一起參照?qǐng)D5。圖5是根據(jù)系統(tǒng)時(shí)間S和所存儲(chǔ)的跨系統(tǒng)時(shí)間關(guān)系來(lái)協(xié)助系統(tǒng)時(shí)間T重新同步的流程500的流程圖。流程500可包括以下步驟。

步驟502：當(dāng)接口電路102試圖恢復(fù)與遠(yuǎn)程系統(tǒng)12的同步時(shí)，接口電路102(如接口電路102的定位引擎(Positioning Engine,PE)，圖未示)或者處理器120在時(shí)刻t_n開始流程500。

步驟504：若先前存儲(chǔ)的跨系統(tǒng)時(shí)間關(guān)系(如(T_x,S_x,D_S))可用，進(jìn)行步驟506；否則，進(jìn)行步驟512。

步驟506：接口電路102或處理器120獲取(如從時(shí)間管理器獲取)接口電路106按照流程300中的步驟304、306和308在時(shí)刻t_n建立的時(shí)間關(guān)系(S_n,Tick_n)。

步驟508：接口電路102或處理器120訪問在與遠(yuǎn)程系統(tǒng)12同步結(jié)束的時(shí)刻t_a之前的時(shí)刻t_x更新的所存儲(chǔ)的時(shí)間關(guān)系(T_x,S_x,D_S)，以獲取系統(tǒng)時(shí)間T的所存儲(chǔ)值T_x以及系統(tǒng)時(shí)間S的所存儲(chǔ)值S_x，隨后根據(jù)系統(tǒng)時(shí)間S的值S_n和系統(tǒng)時(shí)間S的所存儲(chǔ)值S_x之間的差值(S_n-S_x)計(jì)算發(fā)展區(qū)間，并將系統(tǒng)時(shí)間T的所存儲(chǔ)值T_x與發(fā)展區(qū)間相加。

在一實(shí)施例中，計(jì)算發(fā)展區(qū)間可包括：將單元持續(xù)時(shí)間的理想值T_S(步驟412中提到的)與差值(S_n-S_x)相乘，即發(fā)展區(qū)間通過T_S*(S_n-S_x)計(jì)算得到。在如圖5和圖6的操作612所示的一實(shí)施例中，計(jì)算發(fā)展區(qū)間可包括：根據(jù)所存儲(chǔ)的時(shí)間關(guān)系(T_x,S_x,D_S)的所存儲(chǔ)的時(shí)鐘漂移D_S計(jì)算補(bǔ)償因子(1+D_S)，將單元持續(xù)時(shí)間的理想值T_S與補(bǔ)償因子(1+D_S)和差值(S_n-S_x)相乘，即發(fā)展區(qū)間通過T_S*(S_n-S_x)*(1+D_S)計(jì)算得到。

步驟510：在步驟508中根據(jù)所存儲(chǔ)時(shí)間關(guān)系(T_x,S_x,D_S)計(jì)算的系統(tǒng)時(shí)間T的值T_n可用來(lái)(如由接口電路102的測(cè)量引擎(Measurement Engine,ME)，圖未示)作為與遠(yuǎn)程系統(tǒng)12的衛(wèi)星進(jìn)行第一次確認(rèn)的精確結(jié)果，接口電路102的TTFF因而可被有效縮短。

步驟512：若在系統(tǒng)時(shí)間S和T之間沒有可用的所存儲(chǔ)的跨系統(tǒng)時(shí)間關(guān)系，接口電路102需要在無(wú)法從所存儲(chǔ)的時(shí)間關(guān)系(T_x,S_x,D_S)和系統(tǒng)時(shí)間S獲得時(shí)序協(xié)助(timing assistance)的情況下，重新開始與遠(yuǎn)程系統(tǒng)12建立同步，因而TTFF會(huì)較長(zhǎng)。

步驟514：當(dāng)接口電路102與遠(yuǎn)程系統(tǒng)12實(shí)現(xiàn)同步時(shí)，流程500結(jié)束。

如圖6的操作612所示，通過執(zhí)行圖5中的流程500，跨系統(tǒng)時(shí)間關(guān)系(S,T,D_S)可提供系統(tǒng)時(shí)間T重新同步的時(shí)序協(xié)助。跨系統(tǒng)時(shí)間關(guān)系(S,T,D_S)也可提供系統(tǒng)時(shí)間S重新同步的時(shí)序協(xié)助。請(qǐng)與圖1到圖3一起參照?qǐng)D7和圖8。圖7是根據(jù)同步后系統(tǒng)時(shí)間T和所存儲(chǔ)的跨系統(tǒng)時(shí)間關(guān)系協(xié)助系統(tǒng)時(shí)間S重新同步的流程700的流程圖。圖8是應(yīng)用圖2、圖3、圖4和圖7中分別所示的流程200、300、400和700的示范性場(chǎng)景示意圖。

如圖8所示，在接口電路102已與遠(yuǎn)程系統(tǒng)12實(shí)現(xiàn)同步后的時(shí)刻t’₀，接口電路102進(jìn)行PVT確認(rèn)，使得如操作802所示，時(shí)間關(guān)系(T’₀,Tick’₀)通過執(zhí)行流程200中的步驟204、206和208建立。在接口電路106已與遠(yuǎn)程系統(tǒng)16實(shí)現(xiàn)同步后的時(shí)刻t’₁，接口電路106進(jìn)行幀同步，使得如操作804所示，時(shí)間關(guān)系(S’₁,Tick’₁)通過執(zhí)行流程300中的步驟304、306和308建立。同樣在時(shí)刻t’₁，因?yàn)橄到y(tǒng)時(shí)間S和T均已激活(圖4中的步驟404)，且分別將系統(tǒng)時(shí)間T和S與參考計(jì)時(shí)器130關(guān)聯(lián)的兩個(gè)時(shí)間關(guān)系(T’₀,Tick’₀)和(S’₁,Tick’₁)均已建立(步驟406)，如操作806所示，系統(tǒng)時(shí)間T的值T’₁通過執(zhí)行流程400的步驟410計(jì)算，而通過執(zhí)行步驟412和414，跨系統(tǒng)時(shí)間關(guān)系(T’₁,S’₁,D_S)因而建立并存儲(chǔ)在存儲(chǔ)器140中。

如圖8中的步驟808所示，每當(dāng)接口電路102進(jìn)行PVT確認(rèn)以及/或者每當(dāng)接口電路106進(jìn)行幀同步時(shí)，流程400中的步驟410、412和414可重復(fù)進(jìn)行。舉例來(lái)說，當(dāng)接口電路102和106分別與遠(yuǎn)程系統(tǒng)12和16保持同步時(shí)，通過重復(fù)執(zhí)行步驟204、206和208，接口電路102在時(shí)刻t’_i-1進(jìn)行PVT確認(rèn)并相應(yīng)獲取系統(tǒng)時(shí)間T的值T’_i-1，以及從參考計(jì)時(shí)器130獲取計(jì)數(shù)Tick’_i-1；通過重復(fù)執(zhí)行步驟304、306和308，接口電路106在時(shí)刻t’_i進(jìn)行幀同步并相應(yīng)獲取系統(tǒng)時(shí)間S的值S’_i，以及從參考計(jì)時(shí)器130獲取計(jì)數(shù)Tick’_i。隨后通過再次執(zhí)行流程400中的步驟410，處理器120通過以下公式計(jì)算系統(tǒng)時(shí)間T的值T’_i：T’_i＝T’_i-1+(Tick’_i-Tick’_i-1)*T_tick*(1+D_tick)，并通過執(zhí)行流程400中的步驟410、412和414，相應(yīng)建立時(shí)間關(guān)系(T’_i,S’_i,Ds)。時(shí)刻t’_i時(shí)的時(shí)鐘漂移D_S可通過D_S＝((T’_D2-T’_D1)/(S’_E2-S’_E1))/T_S-1進(jìn)行計(jì)算，其中系統(tǒng)時(shí)間T的兩個(gè)先前值T’_D1和T’_D2分別通過在不晚于時(shí)刻t’_i的兩個(gè)不同先前時(shí)刻t’_D1和t’_D2(即t’_D1<t’_D2≤t’_i)(圖未示)進(jìn)行PVT確認(rèn)獲取；兩個(gè)先前值S’_E1和S’_E2分別通過在不晚于時(shí)刻t’_i的兩個(gè)不同先前時(shí)刻t’_E1和t’_E2(即t’_E1<t’_E2≤t’_i)(圖未示)進(jìn)行幀同步獲取。

在圖8所示的示范例中，假定接口電路106在時(shí)刻t’_x不久之后的時(shí)刻t’_a關(guān)閉(如禁能、失活、暫停以省電等)。其中在時(shí)刻t’_x，通過執(zhí)行流程400中的步驟410、412和414，時(shí)間關(guān)系(T’_x,S’_x,D_S)建立。接口電路106在時(shí)刻t’_b開啟。從時(shí)刻t’_a到t’_b，由于接口電路106未被激活，因此無(wú)法與遠(yuǎn)程系統(tǒng)16保持同步。如圖8的操作809所示，在時(shí)刻t’_x建立的最近時(shí)間關(guān)系(T’_x,S’_x,D_S)被存儲(chǔ)并保持(流程400的步驟408)。而接口電路102仍然激活，并繼續(xù)重復(fù)步驟204、206和208，以在系統(tǒng)時(shí)間T和參考計(jì)時(shí)器130之間建立(更新)時(shí)間關(guān)系(T,Tick)，例如如圖8中的操作810所示，在時(shí)刻t’_n-1通過進(jìn)行PVT確認(rèn)建立時(shí)間關(guān)系(T’_n-1,Tick’_n-1)。

因此，當(dāng)接口電路106試圖在時(shí)刻t’_b恢復(fù)與遠(yuǎn)程系統(tǒng)16的同步時(shí)，通過執(zhí)行圖7中所示的流程700，所存儲(chǔ)的時(shí)間關(guān)系(T’_x,S’_x,D_S)可用來(lái)協(xié)助重新同步，與流程500類似，流程700可包括以下步驟：

步驟702：當(dāng)接口電路106試圖恢復(fù)與遠(yuǎn)程系統(tǒng)16的同步時(shí)，接口電路106或者處理器120在時(shí)刻t’_n開始流程700。

步驟704：若先前存儲(chǔ)的跨系統(tǒng)時(shí)間關(guān)系(如(T’_x,S’_x,D_S))可用，進(jìn)行步驟706；否則，進(jìn)行步驟712。

步驟706：接口電路106或處理器120獲取(如從時(shí)間管理器獲取)接口電路102按照流程200中的步驟204、206和208在時(shí)刻t’_n建立的時(shí)間關(guān)系(T’_n,Tick’_n)。

步驟708：接口電路106或處理器120訪問先前在與遠(yuǎn)程系統(tǒng)16同步結(jié)束的時(shí)刻t’_a之前的時(shí)刻t’_x更新的時(shí)間關(guān)系(T’_x,S’_x,D_S)，以獲取系統(tǒng)時(shí)間T的所存儲(chǔ)值T’_x以及系統(tǒng)時(shí)間S的所存儲(chǔ)值S’_x，并根據(jù)系統(tǒng)時(shí)間T的值T’_n和系統(tǒng)時(shí)間T的所存儲(chǔ)值T’_x之間的差值(T’_n-T’_x)計(jì)算發(fā)展區(qū)間(T’_n-T’_x)*T_T*(1+D_T)，并將系統(tǒng)時(shí)間S的所存儲(chǔ)值S’_x與發(fā)展區(qū)間T_T*(T’_n-T’_x)*(1+D_T)相加。在一實(shí)施例中，計(jì)算發(fā)展區(qū)間T_T*(T’_n-T’_x)*(1+D_T)可包括：根據(jù)所存儲(chǔ)的時(shí)間關(guān)系(T’_x,S’_x,D_S)的所存儲(chǔ)的時(shí)鐘漂移D_S計(jì)算補(bǔ)償因子(1+D_T)：(1+D_T)＝1/(T_S*(1+D_S)*T_S)，將單元持續(xù)時(shí)間的理想值T_T(T_T＝1/T_S)與補(bǔ)償因子(1+D_T)和差值(T’_n-T’_x)相乘。

步驟710：在步驟708中根據(jù)所存儲(chǔ)時(shí)間關(guān)系(T’_x,S’_x,D_S)計(jì)算的系統(tǒng)時(shí)間S的值S’_n可用作與遠(yuǎn)程系統(tǒng)16進(jìn)行第一次幀同步的精確結(jié)果，接口電路106的重新同步的速度可有效加快。

步驟712：若在系統(tǒng)時(shí)間S和T之間沒有可用的所存儲(chǔ)的跨系統(tǒng)時(shí)間關(guān)系，接口電路106需要在無(wú)法從存儲(chǔ)的時(shí)間關(guān)系(T’_x,S’_x,D_S)和系統(tǒng)時(shí)間T獲得時(shí)序協(xié)助的情況下，重新開始與遠(yuǎn)程系統(tǒng)16建立同步。

步驟714：當(dāng)接口電路106與遠(yuǎn)程系統(tǒng)16實(shí)現(xiàn)同步時(shí)，流程700結(jié)束。

盡管上述討論假定系統(tǒng)時(shí)間S由接口電路106(圖1)維持，其中接口電路106可與遠(yuǎn)程系統(tǒng)16同步，以獲取SFN形式的系統(tǒng)時(shí)間S的值，系統(tǒng)時(shí)間S也可由接口電路108維持。其中接口電路108可與遠(yuǎn)程系統(tǒng)18同步，以獲取同步符號(hào)(符號(hào)時(shí)序)形式的系統(tǒng)時(shí)間S的值。

在圖1中，參考計(jì)時(shí)器130可與處理器120集成到同一半導(dǎo)體芯片(chip)或裸片(die)上。存儲(chǔ)器140可與處理器120集成到同一半導(dǎo)體芯片或裸片上，或者存儲(chǔ)器140可通過與處理器120分離的不同半導(dǎo)體芯片實(shí)現(xiàn)。存儲(chǔ)器140可為易失存儲(chǔ)器(如靜態(tài)或動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)或非易失存儲(chǔ)器(如閃存)。

總之，本發(fā)明提供一種管理不同系統(tǒng)時(shí)間之間關(guān)系的機(jī)制，其中不同系統(tǒng)時(shí)間對(duì)應(yīng)于不同的遠(yuǎn)程系統(tǒng)。這種管理機(jī)制將不同的系統(tǒng)時(shí)間與終端的同一本地參考計(jì)時(shí)器關(guān)聯(lián)(如圖2和圖3)，則任何時(shí)刻(如t₁)的系統(tǒng)時(shí)間值(如圖4中的T₁)可通過外插進(jìn)行估計(jì)，跨系統(tǒng)時(shí)間關(guān)系可以建立(如圖4中的(T₁,S₁,D_S))。此外，跨系統(tǒng)時(shí)間關(guān)系可用來(lái)提供時(shí)序協(xié)助，如用來(lái)在與遠(yuǎn)程系統(tǒng)結(jié)束同步后恢復(fù)與遠(yuǎn)程系統(tǒng)的同步。需注意，不同遠(yuǎn)程系統(tǒng)之間的跨系統(tǒng)時(shí)間關(guān)系可在終端本地建立、維持以及/或者更新，而不需要任何遠(yuǎn)程系統(tǒng)提供其他服務(wù)。換句話說，跨系統(tǒng)時(shí)間關(guān)系管理只涉及終端本地操作，而不需要不同遠(yuǎn)程系統(tǒng)之間的大型公共交互性操作或相干橋接(coherence bridging)。

雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。