技術(shù)總結(jié)
本發(fā)明提供一種適用于神經(jīng)形態(tài)計(jì)算的多階混合路由系統(tǒng)及其路由方法。其中系統(tǒng)包括：S階路由節(jié)點(diǎn)層，其中S≥2；每階路由節(jié)點(diǎn)層均包括至少一個(gè)路由區(qū)塊，每個(gè)路由區(qū)塊包括多個(gè)路由節(jié)點(diǎn)，每個(gè)路由區(qū)塊中的多個(gè)路由節(jié)點(diǎn)互聯(lián)，且除第S階路由節(jié)點(diǎn)層之外的同一階路由節(jié)點(diǎn)層中的各個(gè)路由區(qū)塊相互獨(dú)立；第s階路由節(jié)點(diǎn)層中的s階路由節(jié)點(diǎn)的數(shù)量與第s?1階路由節(jié)點(diǎn)層中的s?1階路由區(qū)塊的數(shù)量相同，且s階路由節(jié)點(diǎn)與s?1階路由區(qū)塊一一對(duì)應(yīng)，每個(gè)s階路由節(jié)點(diǎn)與相應(yīng)的s?1階路由區(qū)塊連接，其中，2≤s≤S；各個(gè)階路由節(jié)點(diǎn)上設(shè)置有適用于與神經(jīng)形態(tài)計(jì)算單元連接的外接連接通道。其能在硬件開銷小，實(shí)現(xiàn)復(fù)雜度低的基礎(chǔ)上，降低路由包的傳輸延遲。

技術(shù)研發(fā)人員：馬騁;王世凱;張震;裴京;施路平
受保護(hù)的技術(shù)使用者：清華大學(xué)
文檔號(hào)碼：201610674881
技術(shù)研發(fā)日：2016.08.16
技術(shù)公布日：2017.01.11