1.一種基于FPGA的數(shù)字全向MIC級陣列級聯(lián)系統(tǒng)，包括音頻A/D芯片PCM3168、FPGA處理芯片LFXP2-8E-M132、差分接口芯片DS90LV049和24.576MHZ晶振，其特征在于，F(xiàn)PGA處理芯片LFXP2-8E-M132分別連接音頻A/D芯片PCM3168、差分接口芯片DS90LV049和24.576MHZ晶振，其中差分接口芯片DS90LV049有多個。
2.根據(jù)權(quán)利要求1所述的基于FPGA的數(shù)字全向MIC級陣列級聯(lián)系統(tǒng)，其特征在于，系統(tǒng)時鐘統(tǒng)一由終端通過差分對下發(fā)到MIC陣列，MIC陣列收到系統(tǒng)時鐘會分頻成音頻所需的比特時鐘和聲道同步時鐘，此兩個時鐘提供給PCM3168芯片和內(nèi)部邏輯處理模塊。
3.根據(jù)權(quán)利要求1所述的基于FPGA的數(shù)字全向MIC級陣列級聯(lián)系統(tǒng)，其特征在于，MIC陣列由六個咪頭組成，每個方向兩個咪頭，成120度夾角，分成3組。
4.根據(jù)權(quán)利要求1所述的基于FPGA的數(shù)字全向MIC級陣列級聯(lián)系統(tǒng)，其特征在于，系統(tǒng)統(tǒng)一由終端供電，MIC陣列通過專用線連接到終端時，終端有一12V的專用線連接到陣列，邏輯FPGA通電正常工作后，經(jīng)本地時鐘24.576MHZ對系統(tǒng)時鐘分頻后的時鐘6.144MHZ進行檢測，當檢測到系統(tǒng)時鐘正常工作后，邏輯會輸出一個高電平給上一級，通知其已經(jīng)連接好。