本發(fā)明涉及無線通信技術(shù)領(lǐng)域，具體是涉及一種基于FPGA的前端數(shù)字化裝置。

背景技術(shù)：

在軍事領(lǐng)域中，通常用“電磁環(huán)境復(fù)雜”描述客觀存在的復(fù)雜電磁現(xiàn)象，通過信息設(shè)備的電磁兼容性來表征設(shè)備的抗干擾能力和魯棒性；在工業(yè)領(lǐng)域，隨著現(xiàn)代通信和電力電子技術(shù)的高速發(fā)展，以及大功率非線性設(shè)備的大規(guī)模應(yīng)用，產(chǎn)生電力諧波污染電網(wǎng)的同時(shí)，還向周圍輻射電磁波，因此，工業(yè)測控現(xiàn)場的電磁環(huán)境亦日趨復(fù)雜。而衛(wèi)星通信、移動(dòng)通信、電子對抗等電子系統(tǒng)裝備恰恰長期工作于這種日趨復(fù)雜的電磁環(huán)境中，對設(shè)備的電磁兼容可靠性要求極高。

前端裝備肩負(fù)著在快時(shí)變、大帶寬、多維度的復(fù)雜電磁環(huán)境下對無線通信信道特征參數(shù)進(jìn)行高精度、高分辨率、強(qiáng)實(shí)時(shí)性地采集和提取的任務(wù)，是研究和揭示時(shí)域、頻域、能量域和空域等相關(guān)特征參數(shù)內(nèi)在聯(lián)系的基礎(chǔ)，同時(shí)也是全面辯證地認(rèn)識(shí)無線信道復(fù)雜性的前提。傳統(tǒng)的前端裝備儀器系統(tǒng)由前端一次儀表、后端二次儀表及其之間的傳輸線路構(gòu)成，模/數(shù)轉(zhuǎn)換器（ADC: Analog to Digital Converter）通常布置在后端二次儀表內(nèi)，因此，傳輸線路上的有用信號(hào)為高敏感的模擬信號(hào)，極易受到電磁干擾而導(dǎo)致設(shè)備的可靠性降低。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是，克服上述背景技術(shù)的不足，提供一種電磁兼容性強(qiáng)的基于FPGA的前端數(shù)字化裝置。

本發(fā)明解決其技術(shù)問題采用的技術(shù)方案是，一種基于FPGA的前端數(shù)字化裝置，包括數(shù)字化前端和分析后端，數(shù)字化前端與分析后端連接；所述數(shù)字化前端用于完成空間電磁信號(hào)的采集、預(yù)處理、存儲(chǔ)及傳輸，并將原始空間電磁信號(hào)和特征值數(shù)據(jù)封裝成數(shù)據(jù)幀，傳輸至分析后端；所述分析后端用于接收和解析數(shù)字化前端發(fā)送來的數(shù)據(jù)幀，對數(shù)據(jù)幀進(jìn)行數(shù)據(jù)后處理，同時(shí)提供界面管理。

進(jìn)一步，所述數(shù)字化前端和分析后端通過光纖線纜連接，數(shù)字化前端和分析后端之間采用光纖通信方式通訊。

進(jìn)一步，所述數(shù)字化前端包括接收天線陣列、射頻開關(guān)矩陣、信號(hào)變送模塊、A/D采集模塊、采集驅(qū)動(dòng)模塊、數(shù)字中頻變換器、深度學(xué)習(xí)卷積計(jì)算層以及光纖傳輸協(xié)議層；所述接收天線陣列與射頻開關(guān)矩陣連接；所述射頻開關(guān)矩陣與信號(hào)變送模塊連接；所述信號(hào)變送模塊與A/D采集模塊連接；所述A/D采集模塊與采集驅(qū)動(dòng)模塊連接；所述采集驅(qū)動(dòng)模塊分別與數(shù)字中頻變換器和光纖傳輸協(xié)議層連接；所述數(shù)字中頻變換器與深度學(xué)習(xí)卷積計(jì)算層連接；所述深度學(xué)習(xí)卷積計(jì)算層與光纖傳輸協(xié)議層連接；

所述采集驅(qū)動(dòng)模塊、數(shù)字中頻變換器、深度學(xué)習(xí)卷積計(jì)算層以及光纖傳輸協(xié)議層均以IP CORE的形式集成于FPGA內(nèi)；

所述FPGA內(nèi)嵌入處理器，所述處理器對采集驅(qū)動(dòng)模塊、數(shù)字中頻變換器、深度學(xué)習(xí)卷積計(jì)算層以及光纖傳輸協(xié)議層的IP CORE進(jìn)行任務(wù)管理；

所述接收天線陣列用于完成無線通信信道中的電磁信號(hào)的接收，接收天線陣列的天線陣元以陣列形式布置，支持多維度的空間電磁信號(hào)的接收；

所述射頻開關(guān)矩陣用于完成空間電磁信號(hào)的自動(dòng)切換和靈活接入；

所述信號(hào)變送模塊用于完成空間電磁信號(hào)的下變頻，將射頻信號(hào)變送至中頻；

所述A/D采集模塊用于完成中頻信號(hào)的高精度模數(shù)轉(zhuǎn)換；

所述采集驅(qū)動(dòng)模塊用于完成A/D采集模塊后的信號(hào)接收，并按照FPGA內(nèi)Block RAM的時(shí)序特性輸出片內(nèi)數(shù)字信號(hào)；

所述數(shù)字中頻變換器用于完成對片內(nèi)數(shù)字信號(hào)時(shí)域、頻域、能量域和空域的相關(guān)數(shù)據(jù)域變換和矩陣運(yùn)算；

所述深度學(xué)習(xí)卷積計(jì)算層用于建立對復(fù)雜電磁環(huán)境下無線通信信道特征參數(shù)的深度學(xué)習(xí)訓(xùn)練模型，逼近式地求取無線通信信道的傳遞函數(shù)表達(dá)式，或建立空間參數(shù)的映射表；

所述光纖傳輸協(xié)議層用于將采集驅(qū)動(dòng)模塊后的片內(nèi)數(shù)字信號(hào)和深度學(xué)習(xí)卷積計(jì)算層后的片內(nèi)特征信號(hào)封裝成數(shù)據(jù)幀信號(hào)，完成光纖通信接口的行為和邏輯控制，完成數(shù)字化前端中FPGA的AXI總線地址和分析后端的內(nèi)存物理地址映射。

進(jìn)一步，所述處理器為8位可裁剪的PicoBlaze軟核處理器。

進(jìn)一步，所述分析后端包括上位機(jī)軟件系統(tǒng)和光纖傳輸網(wǎng)絡(luò)；上位機(jī)軟件系統(tǒng)與光纖傳輸網(wǎng)絡(luò)連接，光纖傳輸網(wǎng)絡(luò)與數(shù)字化前端的光纖傳輸協(xié)議層連接；

上位機(jī)軟件系統(tǒng)用于提供數(shù)據(jù)解析軟件、數(shù)據(jù)后處理軟件和界面軟件，數(shù)據(jù)解析軟件用于接收和解析數(shù)字化前端發(fā)送來的數(shù)據(jù)幀；數(shù)據(jù)后處理軟件用于對數(shù)據(jù)幀進(jìn)行數(shù)據(jù)后處理；界面軟件用于界面管理；

光纖傳輸網(wǎng)絡(luò)用于提供數(shù)字化前端和上位機(jī)軟件系統(tǒng)之間的雙向高速通信鏈路。

進(jìn)一步，所述界面管理的內(nèi)容包括觀察和記錄數(shù)字化前端的空間電磁信號(hào)特征值分析結(jié)果以及感興趣目標(biāo)識(shí)別的報(bào)警情況；觀察FPGA內(nèi)的RAM資源消耗狀況。

進(jìn)一步，所述基于FPGA的前端數(shù)字化裝置的數(shù)據(jù)流方向?yàn)椋涸伎臻g電磁信號(hào)依次經(jīng)過接收天線陣列、射頻開關(guān)矩陣、信號(hào)變送模塊和A/D采集模塊，得到原始數(shù)字信號(hào)；再經(jīng)過采集驅(qū)動(dòng)模塊后得到的片內(nèi)數(shù)字信號(hào)，片內(nèi)數(shù)字信號(hào)分為兩路，一路信號(hào)直接通向光纖傳輸協(xié)議層，另一路信號(hào)依次經(jīng)過數(shù)字中頻變換器和深度學(xué)習(xí)卷積計(jì)算層，深度學(xué)習(xí)卷積計(jì)算層計(jì)算得出片內(nèi)特征信號(hào)，得出的片內(nèi)特征信號(hào)通向光纖傳輸協(xié)議層；光纖傳輸協(xié)議層將片內(nèi)數(shù)字信號(hào)和片內(nèi)特征信號(hào)封裝成數(shù)據(jù)幀信號(hào)，數(shù)據(jù)幀信號(hào)通過光纖傳輸網(wǎng)絡(luò)透傳至上位機(jī)軟件系統(tǒng)。

與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)如下：

（1）易受電磁干擾的模擬信號(hào)在本發(fā)明數(shù)字化前端本地得以采集和處理，然后通過光纖通信方式傳輸至分析后端，徹底切斷電磁騷擾的傳播途徑，保證敏感設(shè)備的電磁兼容性，根除傳統(tǒng)模擬前端或測量儀表易受電磁騷擾的問題，進(jìn)一步提升重大敏感裝備的空間電磁信號(hào)特征參數(shù)測量能力。

（2）進(jìn)一步引入FPGA（Field-Programmable Gate Array，現(xiàn)場可編程門陣列） ，構(gòu)成具有強(qiáng)大數(shù)據(jù)預(yù)處理功能的新型數(shù)字化前端，從而使得海量的空間電磁信號(hào)在數(shù)字化前端本地得以預(yù)處理和分析，從根本上解決傳統(tǒng)后端二次儀表（或后端處理器）的任務(wù)負(fù)荷和處理滯后。

（3）本發(fā)明所設(shè)計(jì)的數(shù)字化前端，發(fā)揮FPGA的高速并行優(yōu)勢的同時(shí)，應(yīng)用極其精簡并可重構(gòu)的PicoBlaze軟核處理器，完成FPGA內(nèi)IP CORE的任務(wù)管理，降低FPGA的開發(fā)難度，縮短裝備開發(fā)周期，電路規(guī)模小，硬件集成度高。

附圖說明

圖1是本發(fā)明的整體結(jié)構(gòu)框圖。

圖2是本發(fā)明一實(shí)施例的具體結(jié)構(gòu)方框圖。

具體實(shí)施方式

下面結(jié)合附圖及具體實(shí)施例對本發(fā)明作進(jìn)一步詳細(xì)描述。

參照圖1，本發(fā)明之基于FPGA的前端數(shù)字化裝置包括數(shù)字化前端U1和分析后端U2；數(shù)字化前端U1和分析后端U2通過光纖線纜連接，數(shù)字化前端U1和分析后端U2之間采用光纖通信方式通訊。

數(shù)字化前端U1用于完成空間電磁信號(hào)的采集、預(yù)處理、存儲(chǔ)及傳輸，并將原始空間電磁信號(hào)和特征值數(shù)據(jù)封裝成數(shù)據(jù)幀，傳輸至分析后端U2。

分析后端U2用于接收和解析數(shù)字化前端U1發(fā)送來的數(shù)據(jù)幀，對數(shù)據(jù)幀進(jìn)行數(shù)據(jù)后處理，同時(shí)提供界面管理。

無線通信信道U3是本發(fā)明之基于FPGA的前端數(shù)字化裝置所指向的研究對象，使用時(shí)，數(shù)字化前端U1與無線通信信道U3連接，無線通信信道U3內(nèi)產(chǎn)生空間電磁信號(hào)，本發(fā)明主要針對無線通信信道U3的時(shí)域、頻域、能量域和空域特征參數(shù)的采集、分析和提取。

參照圖2，數(shù)字化前端U1包括接收天線陣列U11、射頻開關(guān)矩陣U12、信號(hào)變送模塊U13、A/D采集模塊U14、采集驅(qū)動(dòng)模塊U15、數(shù)字中頻變換器U16、深度學(xué)習(xí)卷積計(jì)算層U17以及光纖傳輸協(xié)議層U18；接收天線陣列U11與射頻開關(guān)矩陣U12連接；射頻開關(guān)矩陣U12與信號(hào)變送模塊U13連接；信號(hào)變送模塊U13與A/D采集模塊U14連接；A/D采集模塊U14與采集驅(qū)動(dòng)模塊U15連接；采集驅(qū)動(dòng)模塊U15分別與數(shù)字中頻變換器U16和光纖傳輸協(xié)議層U18連接；數(shù)字中頻變換器U16與深度學(xué)習(xí)卷積計(jì)算層U17連接，深度學(xué)習(xí)卷積計(jì)算層U17與光纖傳輸協(xié)議層U18連接；使用時(shí)，接收天線陣列U11與無線通信信道U3連接。

采集驅(qū)動(dòng)模塊U15、數(shù)字中頻變換器U16、深度學(xué)習(xí)卷積計(jì)算層U17以及光纖傳輸協(xié)議層U18均以IP CORE（Intellectual Property Core IP核，即知識(shí)產(chǎn)權(quán)核）的形式集成于FPGA內(nèi)，各模塊之間以AXI（Advanced eXtensible Interface 一種總線協(xié)議）總線方式通信。

FPGA內(nèi)嵌入處理器，該處理器對采集驅(qū)動(dòng)模塊U15、數(shù)字中頻變換器U16、深度學(xué)習(xí)卷積計(jì)算層U17以及光纖傳輸協(xié)議層U18的IP CORE進(jìn)行任務(wù)管理。

FPGA內(nèi)嵌入的處理器可為軟核處理器或硬核處理器，軟核處理器可為8位PicoBlaze軟核處理器或32位MicroBlaze軟核處理器，軟核處理器具有可裁剪的特點(diǎn)；硬核處理器可為32位PowerPC硬核處理器。本實(shí)施例選用8位可裁剪的PicoBlaze軟核處理器。

接收天線陣列U11用于完成無線通信信道U3中的電磁信號(hào)的接收，接收天線陣列U11的天線陣元以陣列形式布置，支持多維度的空間電磁信號(hào)的接收；

射頻開關(guān)矩陣U12，用于完成空間電磁信號(hào)的自動(dòng)切換和靈活接入；

信號(hào)變送模塊U13，用于完成空間電磁信號(hào)的下變頻，將射頻信號(hào)變送至中頻；

A/D采集模塊U14，用于完成中頻信號(hào)的高精度模數(shù)轉(zhuǎn)換，其分辨率一般不低于14位；

采集驅(qū)動(dòng)模塊U15，用于完成A/D采集模塊U14后的信號(hào)接收，并按照FPGA內(nèi)Block RAM（塊隨機(jī)存儲(chǔ)器）的時(shí)序特性輸出片內(nèi)數(shù)字信號(hào)S3；

數(shù)字中頻變換器U16，用于完成對片內(nèi)數(shù)字信號(hào)S3諸如時(shí)域、頻域、能量域和空域的相關(guān)數(shù)據(jù)域變換和矩陣運(yùn)算；

深度學(xué)習(xí)卷積計(jì)算層U17，用于建立對復(fù)雜電磁環(huán)境下無線通信信道U3特征參數(shù)的深度學(xué)習(xí)訓(xùn)練模型，逼近式地求取無線通信信道U3的傳遞函數(shù)表達(dá)式，或建立空間參數(shù)的映射表；深度學(xué)習(xí)卷積計(jì)算層主要涉及卷積和乘加運(yùn)算；

光纖傳輸協(xié)議層U18，用于將采集驅(qū)動(dòng)模塊U15后的片內(nèi)數(shù)字信號(hào)S3和深度學(xué)習(xí)卷積計(jì)算層U17后的片內(nèi)特征信號(hào)S4封裝成數(shù)據(jù)幀信號(hào)S5，完成光纖通信接口的行為和邏輯控制，完成數(shù)字化前端U1中FPGA的AXI（Advanced eXtensible Interface）總線地址和分析后端U2的內(nèi)存物理地址映射。

分析后端U2包括上位機(jī)軟件系統(tǒng)U21和光纖傳輸網(wǎng)絡(luò)U22；上位機(jī)軟件系統(tǒng)U21與光纖傳輸網(wǎng)絡(luò)U22連接，光纖傳輸網(wǎng)絡(luò)U22與數(shù)字化前端U1的光纖傳輸協(xié)議層U18連接。

上位機(jī)軟件系統(tǒng)U21用于提供數(shù)據(jù)解析軟件、數(shù)據(jù)后處理軟件和界面軟件，數(shù)據(jù)解析軟件用于接收和解析數(shù)字化前端U1發(fā)送來的數(shù)據(jù)幀；數(shù)據(jù)后處理軟件用于對數(shù)據(jù)幀進(jìn)行數(shù)據(jù)后處理；界面軟件用于界面管理；界面管理的內(nèi)容包括觀察和記錄數(shù)字化前端U1的空間電磁信號(hào)特征值分析結(jié)果以及感興趣目標(biāo)識(shí)別的報(bào)警情況；觀察FPGA內(nèi)的RAM資源消耗狀況。

光纖傳輸網(wǎng)絡(luò)U22，用于提供數(shù)字化前端U1和上位機(jī)軟件系統(tǒng)U21之間的雙向高速通信鏈路，單個(gè)通道的通訊速率高達(dá)10 Gbps，單芯片可配置多達(dá)4個(gè)收發(fā)通道。

本實(shí)施例FPGA選用Xilinx公司的Virtex-7系列FPGA，采用“極光(Aurora)”通訊協(xié)議，可輕松實(shí)現(xiàn)數(shù)字化前端U1和分析后端U2的光纖通訊，雙向單通道通訊速率高達(dá)10 Gbps，可根據(jù)具體需求，便利地配置多達(dá)4個(gè)收發(fā)通道。本發(fā)明可廣泛應(yīng)用于在快時(shí)變、大帶寬、多維度的復(fù)雜電磁環(huán)境下，對無線通信信道特征參數(shù)進(jìn)行高精度、高分辨率、強(qiáng)實(shí)時(shí)性地采集和提取。

本發(fā)明之基于FPGA的前端數(shù)字化裝置的數(shù)據(jù)流方向?yàn)椋涸从跓o線通信信道U3的原始空間電磁信號(hào)S1為模擬信號(hào)，依次經(jīng)過接收天線陣列U11、射頻開關(guān)矩陣U12、信號(hào)變送模塊U13和A/D采集模塊U14，得到原始數(shù)字信號(hào)S2；再經(jīng)過采集驅(qū)動(dòng)模塊U15后得到的片內(nèi)數(shù)字信號(hào)S3，片內(nèi)數(shù)字信號(hào)S3分為兩路，一路信號(hào)直接通向光纖傳輸協(xié)議層U18，另一路信號(hào)依次經(jīng)過數(shù)字中頻變換器U16和深度學(xué)習(xí)卷積計(jì)算層U17，深度學(xué)習(xí)卷積計(jì)算層U17計(jì)算得出片內(nèi)特征信號(hào)S4，得出的片內(nèi)特征信號(hào)S4通向光纖傳輸協(xié)議層U18；光纖傳輸協(xié)議層U18將片內(nèi)數(shù)字信號(hào)S3和片內(nèi)特征信號(hào)S4封裝成數(shù)據(jù)幀信號(hào)S5，數(shù)據(jù)幀信號(hào)S5通過光纖傳輸網(wǎng)絡(luò)U22透傳至上位機(jī)軟件系統(tǒng)U21。

使用本發(fā)明之基于FPGA的前端數(shù)字化裝置進(jìn)行無線通信信道特征參數(shù)提取的方法為：

（1）安裝數(shù)字化前端U1于具有良好散熱和電磁屏蔽的機(jī)械結(jié)構(gòu)中；給數(shù)字化前端U1上電，并檢測電源工作是否正常，正常上電后電源指示燈亮起，整個(gè)數(shù)字化前端設(shè)備工作期間無過熱、無異味；

（2）下載數(shù)字化前端U1的光纖通信測試子程序于數(shù)字化前端U1中，使用配套的光纖線纜連接數(shù)字化前端U1和分析后端U2，確認(rèn)兩者之間的基地址寄存器(Base Address Register)空間能夠正常讀寫；

（3）下載數(shù)字化前端U1的片內(nèi)數(shù)字信號(hào)S3，采集子程序于數(shù)字化前端U1中，重啟數(shù)字化前端U1，運(yùn)行分析后端U2的上位機(jī)軟件，確認(rèn)片內(nèi)數(shù)字信號(hào)S3能夠正常的采集；

（4）下載數(shù)字化前端U1的主程序于數(shù)字化前端U1中，重啟數(shù)字化前端U1，運(yùn)行分析后端U2的上位機(jī)軟件，可以在界面軟件程序中觀察和記錄數(shù)字化前端U1的空間電磁信號(hào)特征值分析結(jié)果以及感興趣目標(biāo)識(shí)別的報(bào)警情況，同時(shí)可以觀察到FPGA內(nèi)的RAM資源消耗狀況。

（5）運(yùn)行過程中，根據(jù)空間電磁信號(hào)在時(shí)域、頻域、能量域和空域特征參數(shù)的實(shí)際情況，結(jié)合數(shù)字化前端U1所在處的電磁環(huán)境狀況，視情況調(diào)整、改進(jìn)、增加、刪減數(shù)字化前端U1中數(shù)字中頻變換器U16和深度學(xué)習(xí)卷積計(jì)算層U17的部分功能；

（6）優(yōu)化完成后，重復(fù)以上（4）、（5）步驟，直至滿足特定復(fù)雜電磁環(huán)境下空間電磁信號(hào)特征參數(shù)的提取精度指標(biāo)和速度要求。

本發(fā)明之基于FPGA的前端數(shù)字化裝置，電路規(guī)模小，硬件集成度高，具有良好的信號(hào)完整性和電磁兼容性，可用于復(fù)雜電磁環(huán)境下的高精度測量。

本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種修改和變型，倘若這些修改和變型在本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則這些修改和變型也在本發(fā)明的保護(hù)范圍之內(nèi)。

說明書中未詳細(xì)描述的內(nèi)容為本領(lǐng)域技術(shù)人員公知的現(xiàn)有技術(shù)。