優(yōu)先權(quán)

本申請(qǐng)要求2016年1月29日提交的法國專利申請(qǐng)第16/50733號(hào)的優(yōu)先權(quán)，其全部內(nèi)容按照法律允許的最大范圍以引用的方式引入本申請(qǐng)。

本公開總體上涉及視頻解碼器，并且更具體地，涉及能夠通過設(shè)置有模擬視頻輸入的顯示設(shè)備提供將被顯示的模擬視頻信號(hào)的解碼器。

背景技術(shù)：

視頻解碼器常規(guī)被放置在顯示設(shè)備(諸如電視機(jī)、視頻投影器、計(jì)算機(jī)屏幕等)的上游。解碼器接收例如來自互聯(lián)網(wǎng)(adsl、電纜等)、來自數(shù)字光盤(dvd、藍(lán)光等)、來自硬盤、來自數(shù)字無線電接收器或來自任何存儲(chǔ)或數(shù)字傳輸支持的壓縮數(shù)字視頻流，并將該流轉(zhuǎn)換為適應(yīng)顯示設(shè)備下游的視頻信號(hào)。為了確保與各種顯示設(shè)備的兼容性，視頻解碼器通常具有能夠以不同格式提供解碼視頻流的多個(gè)輸出接口。在最近的安裝中，解碼器和顯示設(shè)備之間的鏈接最普遍為數(shù)字鏈接，例如hdmi鏈接或dvi鏈接。然而，為了確保與較舊的安裝和/或特定的具體應(yīng)用兼容，除了一個(gè)或多個(gè)數(shù)字輸出之外，視頻解碼器幾乎對(duì)稱安裝有一個(gè)或多個(gè)模擬視頻輸出，例如cvbs格式(混合視頻)的輸出和/或ypbpr格式的輸出。這里更具體地考慮用于以模擬格式提供解碼視頻信號(hào)的電路。

技術(shù)實(shí)現(xiàn)要素：

實(shí)施例提供了模擬視頻信號(hào)提供電路，包括：第一電路，用于提供第一和第二數(shù)字視頻信號(hào)；第一和第二數(shù)模轉(zhuǎn)換器；以及第二控制電路，可被配置為在第一配置中同時(shí)向第一轉(zhuǎn)換器的輸入施加第一數(shù)字視頻信號(hào)以及向第二轉(zhuǎn)換器的輸入施加第二數(shù)字視頻信號(hào)，以及在第二配置中同時(shí)向第一轉(zhuǎn)換器的輸入和第二轉(zhuǎn)換器的輸入施加第一數(shù)字視頻信號(hào)。

根據(jù)一個(gè)實(shí)施例，第二電路能夠在第一配置中向第一轉(zhuǎn)換器施加第一時(shí)鐘信號(hào)以及向第二轉(zhuǎn)換器施加不同于第一時(shí)鐘信號(hào)的第二時(shí)鐘信號(hào)，并且在第二配置中向第一和第二轉(zhuǎn)換器施加第一時(shí)鐘信號(hào)。

根據(jù)一個(gè)實(shí)施例，模擬視頻信號(hào)提供電路還包括第三和第四數(shù)模轉(zhuǎn)換器，并且第一電路能夠提供第三和第四數(shù)字視頻信號(hào)，并且第二電路能夠在第一配置中同時(shí)向第三轉(zhuǎn)換器的輸入施加第三數(shù)字視頻信號(hào)以及向第四轉(zhuǎn)換器的輸入施加第四數(shù)字視頻信號(hào)，并且在第二配置中同時(shí)向第三和第四轉(zhuǎn)換器的輸入施加第一數(shù)字視頻信號(hào)。

根據(jù)一個(gè)實(shí)施例，第二電路能夠在第一配置中向第三和第四轉(zhuǎn)換器施加第時(shí)鐘信號(hào)，以及在第二配置中向第三和第四轉(zhuǎn)換器施加第一時(shí)鐘信號(hào)。

根據(jù)一個(gè)實(shí)施例，第二電路包括一個(gè)或多個(gè)多路復(fù)用器。

另一實(shí)施例提供了一種視頻解碼器，其包括上述模擬視頻信號(hào)提供電路。

根據(jù)一個(gè)實(shí)施例，模擬視頻信號(hào)提供電路在第一配置中被編程，并且第一和第二數(shù)模轉(zhuǎn)換器的輸出端耦合至解碼器的不同模擬輸出端。

根據(jù)一個(gè)實(shí)施例，模擬視頻信號(hào)提供電路在第二配置中被編程，并且第一和第二數(shù)模轉(zhuǎn)換器的輸出端耦合至解碼器的相同模擬輸出端。

另一實(shí)施例提供了一種系統(tǒng)，包括諸如上述視頻解碼器，并且視頻信號(hào)顯示設(shè)備包括模擬輸入，其中，所述數(shù)模轉(zhuǎn)換器的輸出功率的總和基本等于其模擬輸入上的顯示設(shè)備要求的功率。

附圖說明

將結(jié)合附圖在以下具體實(shí)施例的非限制性描述中詳細(xì)討論前述和其他特征和優(yōu)勢(shì)，其中：

圖1是包括能夠提供模擬視頻信號(hào)的視頻解碼器的安裝示例的簡化電路圖；以及

圖2是包括能夠提供模擬視頻信號(hào)的視頻解碼器的實(shí)施例的安裝示例的簡化電路圖。

具體實(shí)施方式

在不同附圖中，通過相同的參考標(biāo)號(hào)來表示相同的元件。為了簡化，僅示出和詳細(xì)描述用于理解所述實(shí)施例的那些元件。具體地，在圖1和圖2的視頻解碼器的示例中，僅示出和詳細(xì)描述模擬視頻信號(hào)提供電路。視頻解碼器可包括的其他元件(數(shù)字輸入/輸出接口、數(shù)字處理電路、存儲(chǔ)器、音頻信號(hào)管理電路等)沒有詳細(xì)示出，所述實(shí)施例與視頻解碼器的常用部件兼容。在說明書中，術(shù)語“連接”用于指定例如通過一個(gè)或多個(gè)導(dǎo)電軌跡或者多個(gè)導(dǎo)電線直接的電連接而沒有中間的電子部件，并且術(shù)語“耦合”或術(shù)語“鏈接”用于表示直接電連接(表示“連接”)或經(jīng)由一個(gè)或多個(gè)中間部件(電阻器、二極管、電容器等)的連接。除非另有指定，否則表述“近似”、“基本上”和“大約”表示在10％以內(nèi)，優(yōu)選在5％內(nèi)。

圖1是包括能夠提供模擬視頻信號(hào)的視頻解碼器的安裝示例的簡化電路圖。圖1的安裝包括顯示設(shè)備101(例如，電視機(jī)(tv))和視頻解碼器103。

在該示例中，解碼器103能夠提供兩種不同模擬格式的解碼視頻流：cvbs格式(也稱為混合視頻格式)和ypbpr格式。在cvbs格式中，視頻信號(hào)在傳送圖像的色度信息和亮度信息的單個(gè)導(dǎo)體上傳輸。在ypbpr格式中，視頻信號(hào)在三個(gè)不同的導(dǎo)體上平行傳輸，這三個(gè)導(dǎo)體分別傳輸與圖像的亮度y對(duì)應(yīng)的信號(hào)、與亮度y和圖像的藍(lán)色分量之間的差pb＝y(tǒng)-b相對(duì)應(yīng)的信號(hào)以及與亮度y和圖像的紅色分量之間的差pr＝y(tǒng)-r相對(duì)應(yīng)的信號(hào)。因此，解碼器103包括四個(gè)模擬輸出端cvbs_out、pr_out、pb_out和y_out，它們分別提供cvbs格式的模擬視頻信號(hào)、ypbpr格式的模擬視頻信號(hào)的分量pr、ypbpr格式的模擬視頻信號(hào)的分量pb以及ypbpr格式的模擬視頻信號(hào)的分量y。在所示示例中，顯示設(shè)備101包括四個(gè)模擬輸入端cvbs_in、pr_in、pb_in和y_in，它們分別能夠接收cvbs格式的模擬視頻信號(hào)、ypbpr格式的模擬視頻信號(hào)的分量pr、ypbpr格式的模擬視頻信號(hào)的分量pb以及ypbpr格式的模擬視頻信號(hào)的分量y。為了使用解碼器103的cvbs模擬輸出，用戶通過未示出的電纜將解碼器103的輸出端cvbs_out連接至顯示設(shè)備101的輸入端cvbs_in。為了使用解碼器103的模擬輸出ypbpr，用戶通過未示出的電纜分別將解碼器103的輸出端y_out、pb_out和pr_out連接至顯示設(shè)備101的輸入端y_in、pb_in和pr_in。

在解碼器103內(nèi)，首先通過沒有詳細(xì)示出的處理電路，從壓縮視頻流中以數(shù)字形式生成cvbs和ypbpr格式的視頻信號(hào)。更具體地，解碼器103包括處理電路104(未詳細(xì)說明)，其在四個(gè)不同的數(shù)字信號(hào)傳輸路徑上并行提供表示將被傳輸?shù)腸vbs模擬視頻信號(hào)的數(shù)字信號(hào)cvbs_dig、表示將被傳輸?shù)膟pbpr模擬視頻信號(hào)的分量y的數(shù)字信號(hào)y_dig、表示將被傳輸?shù)膟pbpr模擬視頻信號(hào)的分量pb的數(shù)字信號(hào)pb_dig和表示將被傳輸?shù)膟pbpr模擬視頻信號(hào)的分量pr的數(shù)字信號(hào)pr_dig。

解碼器103還包括四個(gè)數(shù)模轉(zhuǎn)換器y_dac、pb_dac、pr_dac和cvbs_dac，它們分別在它們的數(shù)字輸入上接收信號(hào)y_dig、信號(hào)pb_dig、信號(hào)pr_dig和信號(hào)cvbs_dig。轉(zhuǎn)換器y_dac的輸出耦合至提供表示將被傳輸?shù)膟pbpr視頻信號(hào)的分量y的模擬信號(hào)的端子y_ana。轉(zhuǎn)換器pb_dac的輸出耦合至提供表示將被傳輸?shù)膟pbpr視頻信號(hào)的分量pb的模擬信號(hào)的端子pb_ana。轉(zhuǎn)換器pr_dac的輸出耦合至提供表示將被傳輸?shù)膟pbpr視頻信號(hào)的分量pr的模擬信號(hào)的端子pr_ana。轉(zhuǎn)換器cvbs_dac的輸出耦合至提供表示將被傳輸?shù)腸vbs視頻信號(hào)的模擬信號(hào)的端子cvbs_ana。在所示示例中，數(shù)模轉(zhuǎn)換器y_dac、pb_dac、pr_dac和cvbs_dac通過時(shí)鐘信號(hào)來定速(rated)。由于視頻信號(hào)ypbpr和cvbs之間的不同特性，專用于提供ypbpr信號(hào)的轉(zhuǎn)換器y_dac、pb_dac、pr_dac不與專用于提供cvbs信號(hào)的轉(zhuǎn)換器cvbs_dac使用相同的頻率來定速。轉(zhuǎn)換器y_dac、pb_dac、pr_dac接收相同的時(shí)鐘信號(hào)ypbpr_clk，而轉(zhuǎn)換器cvbs_dac接收一般不同于信號(hào)ypbpr_clk的時(shí)鐘信號(hào)cvbs_clk。除速率差之外，轉(zhuǎn)換器y_dac、pb_dac、pr_dac和cvbs_dac可以相同或相似。

在圖1的示例中，模數(shù)轉(zhuǎn)換器y_dac、pb_dac、pr_dac和cvbs_dac的輸出端y_ana、pb_ana、pr_ana和cvbs_ana不直接連接至解碼器103的輸出端y_out、pb_out、pr_out和cvbs_out，但是經(jīng)由用于匹配模數(shù)轉(zhuǎn)換器的輸出信號(hào)的各種元件來與其連接。在所示示例中，每個(gè)端子y_ana、pb_ana、pr_ana、cvbs_ana經(jīng)由放大器g、阻抗匹配電阻器r_tv和模擬濾波器f耦合至解碼器103的對(duì)應(yīng)輸出端y_out、pb_out、pr_out、cvbs_out。更具體地，在所示示例中，每個(gè)端子y_ana、pb_ana、pr_ana、cvbs_ana耦合至放大器g的輸入，并且進(jìn)一步經(jīng)由充電電阻器rl耦合至參考電位節(jié)點(diǎn)gnd(例如，地)。放大器g的輸出耦合至阻抗匹配電阻器r_tv的第一端，電阻器r_tv的第二端經(jīng)由濾波器f耦合至對(duì)應(yīng)的輸出端y_out、pb_out、pr_out、cvbs_out。

放大器g具有增加由數(shù)模轉(zhuǎn)換器提供的模擬信號(hào)的功率(其一般較低而不能直接傳輸至顯示設(shè)備)的功能。

阻抗匹配電阻器r_tv被選擇為基本等于顯示設(shè)備101的對(duì)應(yīng)輸入端y_in、pb_in、pr_in、cvbs_in的阻抗，即，在大多數(shù)安裝中大約為75歐姆。

例如由于數(shù)模轉(zhuǎn)換，任選的濾波器f能夠去除可能的寄生信號(hào)。

更一般地，視頻解碼器的數(shù)模轉(zhuǎn)換器(在所示示例中為轉(zhuǎn)換器y_dac、pb_dac、pr_dac、cvbs_dac)集成在相同的半導(dǎo)體芯片105(dec)中。芯片105可以是大尺寸的芯片，不僅實(shí)現(xiàn)將被傳輸?shù)囊曨l信號(hào)的數(shù)模轉(zhuǎn)換的功能，而且還實(shí)現(xiàn)視頻解碼器的其他功能，例如輸入數(shù)字視頻流的解壓縮、表示將被傳輸?shù)哪M信號(hào)的數(shù)字信號(hào)y_dig、pb_dig、pr_dig、cvbs_dig的生成、解碼器的不同數(shù)字和模擬接口的管理、音頻信號(hào)的管理等。輸出匹配元件g、rl、r_tv、f通常在芯片105外。

對(duì)于特定應(yīng)用，形成簡化的解碼器，其包括有限數(shù)量的模擬輸出，例如單個(gè)cvbs類型的模擬輸出。當(dāng)預(yù)先已知顯示設(shè)備不包括ypbpr模擬輸入時(shí)，這例如能夠減小解碼器的成本和體積。然而，為了簡化并減少與設(shè)計(jì)相關(guān)聯(lián)的成本和形成模擬信號(hào)生成電路105，期望能夠使用具有cvbs格式的模擬輸出和ypbpr格式的模擬輸出的解碼器中的相同電路105以及僅具有cvbs格式的一種模擬輸出的解碼器。

實(shí)施例的目的在于提供一種電路，其能夠以至少兩種不同的模擬格式提供模擬視頻信號(hào)，其中該電路可用于形成以兩種格式具有模擬輸出的解碼器，或者形成具有兩種格式中的一種的模擬輸出的簡化解碼器。

實(shí)施例的目的在于提供這種電路，其能夠在用于其第二目的(簡化解碼器)時(shí)形成尤其簡化和壓縮的解碼器，具體通過減少需要形成解碼器的輸出匹配元件的數(shù)量和/或體積和/或功耗來實(shí)現(xiàn)。

圖2是能夠提供模擬視頻信號(hào)的視頻解碼器的實(shí)施例的安裝示例的簡化電路圖。圖2的安裝包括顯示設(shè)備201(例如，電視機(jī)(tv))和視頻解碼器203。

解碼器203是簡化解碼器，其能夠提供單一模擬格式的解碼視頻信號(hào)，在所示示例中為cvbs格式。因此，解碼器203包括以cvbs格式提供模擬視頻信號(hào)的模擬輸出端cvbs_out，但是沒有ypbpr格式的模擬輸出。當(dāng)然，解碼器203可進(jìn)一步能夠經(jīng)由未示出的輸出提供一個(gè)或多個(gè)數(shù)字格式(hdmi、dvi等)的解碼視頻信號(hào)。

在解碼器203內(nèi)，通過沒有詳細(xì)說明的處理電路，根據(jù)壓縮視頻流以數(shù)字形式生成cvbs和ypbpr格式的視頻信號(hào)。更具體地，解碼器203包括處理電路204(未詳細(xì)示出)，其在四個(gè)不同的數(shù)字信號(hào)傳輸路徑上并行提供表示將被傳輸?shù)腸vbs模擬視頻信號(hào)的數(shù)字信號(hào)cvbs_dig、表示ypbpr視頻信號(hào)的分量y的數(shù)字信號(hào)y_dig、表示ypbpr視頻信號(hào)的分量pb的數(shù)字信號(hào)pb_dig和表示ypbpr視頻信號(hào)的分量pr的數(shù)字信號(hào)pr_dig。

與圖1的示例相同，解碼器203還包括四個(gè)數(shù)模轉(zhuǎn)換器y_dac、pb_dac、pr_dac和cvbs_dac，它們例如是相同或相似的。轉(zhuǎn)換器y_dac的輸出連接至端子y_ana，轉(zhuǎn)換器pb_dac的輸出連接至端子pb_ana，轉(zhuǎn)換器pr_dac的輸出連接至端子pr_ana，以及轉(zhuǎn)換器cvbs_dac的輸出連接至端子cvbs_ana。

解碼器203還包括控制電路，其被配置為：

–在第一配置中，同時(shí)向轉(zhuǎn)換器y_dac的輸入施加數(shù)字信號(hào)y_dig，向轉(zhuǎn)換器pb_dac的輸入施加數(shù)字信號(hào)pb_dig，向轉(zhuǎn)換器pr_dac的輸入施加數(shù)字信號(hào)pr_dig以及向轉(zhuǎn)換器cvbs_dac的輸入施加數(shù)字信號(hào)cvbs_dig；以及

–在第二配置中，同時(shí)向四個(gè)轉(zhuǎn)換器y_dac、pb_dac、pr_dac和cvbs_dac的輸入施加數(shù)字信號(hào)cvbs_dig。

作為示例，控制電路包括：

第一多路復(fù)用器m1，具有兩個(gè)輸入和一個(gè)輸出，其第一和第二輸入分別接收數(shù)字?jǐn)?shù)據(jù)信號(hào)y_dig和cvbs_dig，并且其輸出連接至轉(zhuǎn)換器y_dac的輸入；

第二多路復(fù)用器m2，具有兩個(gè)輸入和一個(gè)輸出，其第一和第二輸入分別接收數(shù)字?jǐn)?shù)據(jù)信號(hào)pb_dig和cvbs_dig，并且其輸出連接至轉(zhuǎn)換器pb_dac的輸入；以及

第三多路復(fù)用器m3，具有兩個(gè)輸入和一個(gè)輸出，其第一和第二輸入分別接收數(shù)字?jǐn)?shù)據(jù)信號(hào)pr_dig和cvbs_dig，并且其輸出連接至轉(zhuǎn)換器pr_dac的輸入。

在所示示例中，數(shù)模轉(zhuǎn)換器y_dac、pb_dac、pr_dac和cvbs_dac通過時(shí)鐘信號(hào)來定速，并且控制電路進(jìn)一步能夠：

–在第一配置中，向轉(zhuǎn)換器y_dac、pb_dac、pr_dac施加相同的第一時(shí)鐘信號(hào)ypbpr_clk以及向轉(zhuǎn)換器cvbs_dac施加不同于信號(hào)ypbpr_clk的第二時(shí)鐘信號(hào)cvbs_clk；以及

–在第二配置中，同時(shí)向四個(gè)轉(zhuǎn)換器y_dac、pb_dac、pr_dac和cvbs_dac施加時(shí)鐘信號(hào)cvbs_clk。

作為示例，控制電路進(jìn)一步包括第四多路復(fù)用器m4，具有兩個(gè)輸入和一個(gè)輸出，其第一和第二輸入分別接收數(shù)字時(shí)鐘信號(hào)ypbpr_clk和cvbs_clk，并且其輸出連接至施加轉(zhuǎn)換器y_dac、pb_dac和pr_dac共同的時(shí)鐘信號(hào)的節(jié)點(diǎn)。

在該示例中，轉(zhuǎn)換器cvbs_dac的數(shù)據(jù)輸入直接(沒有插入的調(diào)制器)接收數(shù)字信號(hào)cvbs_dig，并且轉(zhuǎn)換器cvbs_dac的時(shí)鐘信號(hào)的施加節(jié)點(diǎn)直接(沒有插入的多路復(fù)用器)接收信號(hào)cvbs_clk。

多路復(fù)用器m1、m2、m3和m4例如同時(shí)可通過相同的配置信號(hào)conf(例如，二進(jìn)制信號(hào))來控制?？刂齐娐返牡谝慌渲?分別通過轉(zhuǎn)換器y_dac、pb_dac、pr_dac和cvbs_dac將數(shù)字信號(hào)y_dig、pb_dig、pr_dig和cvbs_dig轉(zhuǎn)換為模擬信號(hào))對(duì)應(yīng)于信號(hào)conf的第一狀態(tài)，并且控制電路的第二配置(通過四個(gè)轉(zhuǎn)換器y_dac、pb_dac、pr_dac和cvbs_dac同時(shí)將數(shù)字信號(hào)cvbs_dig轉(zhuǎn)換為模擬)對(duì)應(yīng)于信號(hào)conf的第二狀態(tài)。

在圖2的示例中，在其第二配置中對(duì)控制電路編程，即，四個(gè)數(shù)模轉(zhuǎn)換器y_dac、pb_dac、pr_dac和cvbs_dac同時(shí)將相同的數(shù)字視頻信號(hào)cvbs_dig轉(zhuǎn)換為模擬信號(hào)。轉(zhuǎn)換器y_dac、pb_dac、和pr_dac的輸出端y_ana、pb_ana和pr_ana均連接至轉(zhuǎn)換器cvbs_dac的輸出端cvbs_ana。在所示示例中，數(shù)模轉(zhuǎn)換電路的輸出端cvbs_ana經(jīng)由濾波器f連接至解碼器203的輸出端cvbs_out。濾波器f能夠去除可能的寄生信號(hào)，例如由于數(shù)模轉(zhuǎn)換。然而，可以省略濾波器f，并且端子cvbs_ana可以直接連接至端子cvbs_out。端子cvbs_ana進(jìn)一步經(jīng)由阻抗匹配電阻器r_tv連接至參考電位gnd(例如，地)。阻抗匹配電阻器r_tv被選擇為基本等于顯示設(shè)備201的阻抗cvbs_in，即，在大多數(shù)安裝為大約為75歐姆。

如圖2所示，解碼器203在模數(shù)轉(zhuǎn)換電路的端子cvbs_ana與解碼器的輸出端子cvbs_out之間不包括放大器。確實(shí)，在圖2的示例中，模數(shù)轉(zhuǎn)換器y_dac、pb_dac、pr_dac和cvbs_dac所有四個(gè)信號(hào)均用于在端子cvbs_ana上并行提供模擬輸出信號(hào)。因此，對(duì)于數(shù)模轉(zhuǎn)換器的相同尺寸，在圖2的示例中，在輸出端子cvbs_ana上提供的模擬信號(hào)的功率近似地大于圖1的示例的四倍。這能夠減少或者甚至完全抑制數(shù)模轉(zhuǎn)換電路的輸出信號(hào)的放大的需求。

為了形成包括cvbs格式的模擬輸出和ypbpr格式的模擬輸出的解碼器，控制電路可以在其第一配置中進(jìn)行編程，即，使得四個(gè)數(shù)模轉(zhuǎn)換器y_dac、pb_dac、pr_dac和cvbs_dac分別將四個(gè)數(shù)字信號(hào)y_dig、pb_dig、pr_dig和cvbs_dig轉(zhuǎn)換為四個(gè)不同的模擬信號(hào)。在這種情況下，輸出端y_ana、pb_ana、pr_ana和cvbs_ana不連接，而是分別經(jīng)由匹配元件耦合至解碼器的端子y_out、pb_out、pr_out和cvbs_out，這與圖1所述相似或相同。

數(shù)模轉(zhuǎn)換器y_dac、pb_dac、pr_dac和cvbs_dac以及多路復(fù)用器m1、m2、m3和m4可以在相同的半導(dǎo)體芯片205(dec)中集成。配置信號(hào)conf可以存儲(chǔ)在例如集成到芯片205中的解碼器203的配置存儲(chǔ)器中。芯片205可進(jìn)一步包括實(shí)施解碼器的其他功能的其他電路，例如輸入數(shù)字視頻流的解碼、表示cvbs和ypbpr格式的模擬信號(hào)的數(shù)字信號(hào)y_dig、pb_dig、pr_dig和cvbs_dig的生成、解碼器的不同數(shù)字和模擬接口的管理、音頻信號(hào)的管理等。

參照?qǐng)D2描述的模擬視頻信號(hào)提供電路205的優(yōu)勢(shì)在于，其可用于形成具有cvbs和ypbpr兩種格式的模擬輸出的解碼器，或者形成僅具有cvbs格式的模擬輸出的簡化解碼器。

另一優(yōu)勢(shì)在于，當(dāng)其用于第二目的(具有單個(gè)模擬輸出的解碼器)時(shí)，該電路能夠形成尤其簡化和壓縮的解碼器，因?yàn)槠鋫鬏斚鄬?duì)較大功率的模擬信號(hào)，這減小或者甚至抑制了簡化數(shù)模轉(zhuǎn)換電路的輸出信號(hào)的需求。

描述了具體實(shí)施例。各種變化、修改和改進(jìn)對(duì)于本領(lǐng)域技術(shù)人員來說是可以的。具體地，所述實(shí)施例不限于兩種考慮的視頻格式是ypbpr格式和cvbs格式的單個(gè)上述示例。更一般地，所述實(shí)施例可用于其他模擬視頻信號(hào)，例如rgb格式、yuv格式等。此外，在其第一配置中可由電路205提供的模擬視頻格式的數(shù)量可以大于2，并且在其第二配置中電路205可施加的模擬視頻格式的數(shù)量可以大于1。此外，每個(gè)模擬視頻格式的分量的數(shù)量可以不同于上述示例所述。

應(yīng)該注意，在圖1的示例中，數(shù)模轉(zhuǎn)換器y_dac、pb_dac、pr_dac、cvbs_dac的輸出功率可以被選擇為與顯示設(shè)備101要求的功率、輸出負(fù)載(在圖1的示例中為電阻器rl)和放大器g的增益(其能夠被調(diào)整以向顯示設(shè)備101提供所要求的功率)無關(guān)。在圖2的示例中，數(shù)模轉(zhuǎn)換器y_dac、pb_dac、pr_dac、cvbs_dac的輸出功率被優(yōu)選選擇為使得轉(zhuǎn)換器y_dac、pb_dac、pr_dac、cvbs_dac的輸出功率的總和基本等于顯示設(shè)備201要求的功率，能夠完全在具有單個(gè)模擬輸出的簡化解碼器中使用電路205時(shí)不具有放大器的情況下進(jìn)行。然而，對(duì)轉(zhuǎn)換器y_dac、pb_dac、pr_dac、cvbs_dac的輸出功率的這種約束保持與參照?qǐng)D1描述的傳統(tǒng)解碼器類型的形成兼容。

對(duì)本公開的這些改變、修改和改進(jìn)包括在本發(fā)明的精神和范圍內(nèi)。因此，前面的描述僅僅是示例性的而不用于限制。本發(fā)明僅通過權(quán)利要求及其等效物來限制。