本發(fā)明涉及一種基于面陣CCD的可變譜段多光譜相機的信號處理系統(tǒng)，可以作為多光譜相機的視頻信號處理系統(tǒng)使用，屬于航天或航空遙感相機視頻電子學設(shè)計的技術(shù)領(lǐng)域。

背景技術(shù)：

現(xiàn)有國內(nèi)的多光譜相機一般選用線陣CCD作為探測器。為實現(xiàn)相機的多光譜成像，需要使用多片單行線陣CCD，每片CCD對一個譜段進行成像，或者CCD廠商將多片單行線陣CCD封裝在一片CCD內(nèi)，以實現(xiàn)對目標的多光譜成像。使用線陣CCD作為探測器的多光譜相機，受器件工藝限制，只能對目標的幾個譜段進行探測，無法實現(xiàn)幾十個甚至幾百個譜段的獲取。同時，幾個譜段的光譜范圍是固定的，一旦確定，無法實現(xiàn)在軌譜段寬度的改變。

技術(shù)實現(xiàn)要素：

本發(fā)明的技術(shù)解決問題是：克服現(xiàn)有技術(shù)的不足，提供了一種基于面陣CCD的可變譜段多光譜相機的信號處理系統(tǒng)，實現(xiàn)了譜段個數(shù)1到2個數(shù)量級的增長，同時實現(xiàn)了各個譜段光譜范圍的精確實時調(diào)整。

本發(fā)明的技術(shù)解決方案是：一種基于面陣CCD的可變譜段多光譜相機的信號處理系統(tǒng)，包括：可變譜段時序控制器、驅(qū)動電路、帶傾瀉電荷功能的面陣CCD、模數(shù)轉(zhuǎn)換電路、信號處理器；

可變譜段時序控制器，產(chǎn)生驅(qū)動面陣CCD工作所需的時序信號，包括垂直轉(zhuǎn)移時序信號和水平轉(zhuǎn)移時序信號，提供給驅(qū)動電路；所述垂直轉(zhuǎn)移時序信號和水平轉(zhuǎn)移時序信號為LVCMOS電平標準信號；

驅(qū)動電路，將可變譜段時序控制器產(chǎn)生的LVCMOS電平標準信號轉(zhuǎn)換為CCD高電壓驅(qū)動信號，送至帶傾瀉電荷功能的幀轉(zhuǎn)移面陣CCD；

帶傾瀉電荷功能的幀轉(zhuǎn)移面陣CCD，在驅(qū)動電路提供的CCD高電壓驅(qū)動信號的作用下，輸出帶有指定譜段信息的模擬信號，提供給模數(shù)轉(zhuǎn)換電路；

模數(shù)轉(zhuǎn)換電路，將帶傾瀉電荷功能的幀轉(zhuǎn)移面陣CCD傳輸來的帶有指定譜段信息的模擬信號進行模數(shù)轉(zhuǎn)換生成數(shù)字圖像信號，傳輸給信號處理器；

信號處理器，接收來自模數(shù)轉(zhuǎn)換電路的數(shù)字圖像信號，按照要求的輸出格式對數(shù)字圖像信號進行排列并輸出。

所述的可變譜段時序控制器由垂直轉(zhuǎn)移時序模塊和水平轉(zhuǎn)移時序模塊組成；垂直轉(zhuǎn)移時序模塊產(chǎn)生垂直轉(zhuǎn)移時序信號，水平轉(zhuǎn)移時序模塊產(chǎn)生水平轉(zhuǎn)移時序信號。

可變譜段時序控制器中的垂直轉(zhuǎn)移時序模塊包括：脈沖計數(shù)器1、脈沖計數(shù)器2、脈沖計數(shù)器3、脈沖計數(shù)器4、比較器1、比較器2、比較器3、比較器4、選擇器1、選擇器2、選擇器3、RAM1、D觸發(fā)器1、D觸發(fā)器2、D觸發(fā)器3、D觸發(fā)器4、D觸發(fā)器5、D觸發(fā)器6、D觸發(fā)器7、反相器1、反相器2、反相器3、與門1、與門2、與門3、與門4、與門5、或門1和或門2；

外部輸入的幀信號連接脈沖計數(shù)器1的高有效復(fù)位端R、脈沖計數(shù)器2的高有效復(fù)位端R、D觸發(fā)器1的復(fù)位端R、D觸發(fā)器2的復(fù)位端R和D觸發(fā)器6的復(fù)位端R；外部輸入的垂直轉(zhuǎn)移單脈沖周期信號連接與門1的一個輸入端、與門2的一個輸入端、與門3的一個輸入端、與門5的一個輸入端、脈沖計數(shù)器4的使能端EN、D觸發(fā)器1的使能端EN、D觸發(fā)器2的使能端EN、D觸發(fā)器4的使能端EN、D觸發(fā)器6的使能端EN；外部輸入的本地時鐘連接脈沖計數(shù)器1的時鐘端C1、脈沖計數(shù)器2的時鐘端C1、脈沖計數(shù)器3的時鐘端C1、脈沖計數(shù)器4的時鐘端C1、D觸發(fā)器1的時鐘端C1、D觸發(fā)器2的時鐘端C1、D觸發(fā)器3的時鐘端C1、D觸發(fā)器4的時鐘端C1、D觸發(fā)器5的時鐘端C1、D觸發(fā)器6的時鐘端C1、D觸發(fā)器7的時鐘端C1；外部輸入的垂直轉(zhuǎn)移連續(xù)周期信號連接選擇器1的輸入端D0和選擇器2的輸入端D0，選擇器1的輸入端D1連接預(yù)先設(shè)定的固定邏輯電平，選擇器2的輸入端D1連接預(yù)先設(shè)定的固定邏輯電平；

脈沖計數(shù)器1的使能端EN連接與門1的輸出端，與門1的另一個輸入端連接反相器1的輸出端，脈沖計數(shù)器的輸出端連接比較器1的輸入端A，比較器1的輸入端B連接預(yù)先設(shè)定的帶傾瀉電荷功能的幀轉(zhuǎn)移面陣CCD的行數(shù)m，比較器1的輸出端Y連接反相器1的輸入端和D觸發(fā)器1的輸入端D，D觸發(fā)器1的輸出端連接D觸發(fā)器2的輸入端D，D觸發(fā)器2的輸出端連接選擇器1的地址端A0、選擇器2的地址端A0、與門2的第二個輸入端；

脈沖計數(shù)器2的使能端連接與門3的輸出端，與門3的第二個輸入端連接與門4的輸出端，脈沖計數(shù)器2的輸出端連接RAM1的地址輸入端；

脈沖計數(shù)器3的使能端連接與門2的輸出端，與門2的第三個輸入端連接反相器2的輸出端，脈沖計數(shù)器3的高有效復(fù)位端R連接或門2的輸出端，脈沖計數(shù)器3的輸出端連接比較器3的輸入端A，比較器3的輸入端B連接RAM1的輸出端，比較器3的輸出端連接反相器2的輸入端和D觸發(fā)器4的輸入端D，D觸發(fā)器4的輸出端連接或門1的一個輸入端和脈沖計數(shù)器的低有效復(fù)位端R；

比較器2的輸入端A連接RAM1的輸出端，比較器2的輸入端B連接預(yù)先設(shè)定的結(jié)尾標識字符，比較器2的輸出連接或門2的一個輸入、或門1的第二個輸入端，或門1的輸出端連接選擇器2的地址端A1，或門2的第二個輸入端連接與門4的輸出端；

比較器4的輸入端A連接脈沖計數(shù)器4的輸出端，比較器4的輸入端B連接選擇器3的輸出端，比較器4的輸出端Y連接D觸發(fā)器6的輸入端D和與門4的一個輸入端，D觸發(fā)器6的輸出端反向后連接到與門4的另一個輸入端；

D觸發(fā)器7的輸入端D連接反相器3的輸出端，反相器3的輸入端連接D觸發(fā)器7的的輸出端，D觸發(fā)器的使能端EN連接與門5的輸出端，與門5的第二個輸入端連接與門4的輸出端；選擇器3的地址端A0連接D觸發(fā)器7的輸出端，選擇器3的輸入端D0連接預(yù)先設(shè)定的固定值N1，選擇器3的輸入端D1連接預(yù)先設(shè)定的固定值N2；

D觸發(fā)器3的輸入端D連接選擇器1的輸出，D觸發(fā)器3的輸出端即為垂直轉(zhuǎn)移時序信號中的曝光區(qū)垂直轉(zhuǎn)移時序信號；D觸發(fā)器5的輸入端D連接選擇器2的輸出，D觸發(fā)器5的輸出端即為垂直轉(zhuǎn)移時序信號中的存儲區(qū)垂直轉(zhuǎn)移時序信號。

所述的脈沖計數(shù)器1、脈沖計數(shù)器2、脈沖計數(shù)器3、脈沖計數(shù)器4均為邊沿觸發(fā)的同步十進制計數(shù)器；所述的觸發(fā)器1、觸發(fā)器2、觸發(fā)器3、觸發(fā)器4、觸發(fā)器5、觸發(fā)器6、觸發(fā)器7的初始化值均為邏輯0；當外部輸入的幀信號為邏輯1時對脈沖計數(shù)器1進行復(fù)位操作，復(fù)位完成后脈沖計數(shù)器1以外部輸入的本地時鐘為基準，在垂直轉(zhuǎn)移單脈沖周期信號，即垂直轉(zhuǎn)移單脈沖周期信號為高電平為一個本地時鐘周期的與垂直轉(zhuǎn)移時序信號同頻率的周期信號，的使能控制下進行加1計數(shù)，同時比較器1將脈沖計數(shù)器1的計數(shù)值和預(yù)先設(shè)定的面陣CCD的行數(shù)m進行比較，當脈沖計數(shù)器1的計數(shù)值小于m時，比較器1輸出邏輯0，經(jīng)過D觸發(fā)器1和D觸發(fā)器2后傳輸?shù)竭x擇器1的地址端A0，控制選擇器1選通輸出垂直轉(zhuǎn)移連續(xù)周期信號，即與垂直轉(zhuǎn)移時序信號同頻同占空比的周期信號，輸出至D觸發(fā)器3，D觸發(fā)器3在本地時鐘的作用下，作為曝光區(qū)垂直轉(zhuǎn)移時序信號輸出，同時比較器1的輸出經(jīng)過反相器1后將邏輯1賦予與門1的輸入端，在與門1的使能下脈沖計數(shù)器1繼續(xù)計數(shù)；當脈沖計數(shù)器1的計數(shù)值等于預(yù)先設(shè)定的面陣CCD的行數(shù)m時，比較器1輸出邏輯1，經(jīng)過D觸發(fā)器1和D觸發(fā)器2后傳輸?shù)竭x擇器1的地址端A0，控制選擇器1在比較器1選通輸出預(yù)先設(shè)定的垂直轉(zhuǎn)移時序信號的默認邏輯電平，經(jīng)過D觸發(fā)器3，作為曝光區(qū)垂直轉(zhuǎn)移時序信號輸出，同時比較器1的輸出經(jīng)過反相器后將邏輯0賦予與門1的輸入端，此時與門輸出邏輯0，脈沖計數(shù)器1停止計數(shù)，比較器1、D觸發(fā)器1和D觸發(fā)器2的輸出始終保持邏輯1，選擇器1始終選通D1輸入端，D觸發(fā)器3始終輸出垂直轉(zhuǎn)移信號的默認邏輯電平，一直維持到下一個外部輸入幀信號的到來；

脈沖計數(shù)器2的輸出作為RAM1的地址指針，RAM1按照地址從小到大依次存儲了外部輸入的譜段1起始行數(shù)、譜段1包含行數(shù)、譜段2起始行數(shù)與譜段1起始行數(shù)和譜段1包含行數(shù)之和的差值、譜段2包含行數(shù)，以此類推，一直到譜段x起始行數(shù)與譜段x-1起始行數(shù)和譜段x-1包含行數(shù)之和的差值、譜段x包含行數(shù)、面陣CCD的剩余行數(shù)、預(yù)先設(shè)定的結(jié)尾標識字符，數(shù)值上不等于RAM1內(nèi)部可能的任何值；脈沖計數(shù)器2初始值為0，RAM1輸出的初始值是譜段1起始行數(shù)，比較器2對比RAM1的輸出是否等于預(yù)先設(shè)定的結(jié)尾標識字符，由于信號系統(tǒng)譜段個數(shù)至少為1個，故比較器2輸出邏輯0電平；脈沖計數(shù)器3在比較器1輸出為邏輯1后，以本地時鐘為基準，在垂直轉(zhuǎn)移單脈沖周期信號的使能控制下進行加1計數(shù)，同時比較器3將脈沖計數(shù)器3與RAM1的地址0內(nèi)的數(shù)值進行比較，譜段1起始行數(shù)，當脈沖計數(shù)器3的輸出值小于內(nèi)部RAM1的輸出值時，比較器3輸出邏輯0，經(jīng)過一級D觸發(fā)器4和或門1后，選擇器2選通輸出垂直轉(zhuǎn)移連續(xù)周期信號，選擇器2的輸出經(jīng)過一級D觸發(fā)器5后，作為存儲區(qū)垂直轉(zhuǎn)移時序信號輸出；當脈沖計數(shù)器3計數(shù)到RAM1的0地址的數(shù)值后，譜段1起始行數(shù)，比較器3輸出邏輯1，經(jīng)過反相器2和與門2后，不再使能脈沖計數(shù)器3，脈沖計數(shù)器保持當前計數(shù)值；選擇器2此時選通輸出垂直轉(zhuǎn)移信號的默認邏輯電平，經(jīng)過一級D觸發(fā)器5后作為存儲區(qū)垂直轉(zhuǎn)移時序信號輸出；

比較器3保持為邏輯1，脈沖計數(shù)器4在系統(tǒng)時鐘和垂直轉(zhuǎn)移同頻周期信號作用下進行加1計數(shù)，選擇器3在D觸發(fā)器7的控制下輸出預(yù)先設(shè)定的固定值1，比較器4將脈沖計數(shù)器4和固定值1進行比較，當脈沖計數(shù)器4的值小于1，脈沖計數(shù)器4繼續(xù)加1計數(shù)；當脈沖計數(shù)器4的值等于1，比較器4輸出邏輯1，比較器4的輸出經(jīng)過D觸發(fā)器6后同比較器4的輸出進行與操作，得到一個寬度為一個垂直轉(zhuǎn)移信號周期的高電平脈沖，該脈沖和外部輸入的垂直轉(zhuǎn)移單脈沖周期信號經(jīng)過與門5后作為使能信號作用于D觸發(fā)器7，選擇器在D觸發(fā)器7輸出的控制下，選通n輸出，n即水平轉(zhuǎn)移一行像元所占用的垂直轉(zhuǎn)移周期個數(shù)，同時該高脈沖用于復(fù)位脈沖計數(shù)器3使其計數(shù)值清零，且經(jīng)過與門3后使能脈沖計數(shù)器2進行加1操作，內(nèi)部RAM1的輸出為地址1的內(nèi)容，譜段1包含行數(shù)，比較器3對比脈沖計數(shù)器3和內(nèi)部RAM1的輸出值，比較器3輸出邏輯0，脈沖計數(shù)器4處于復(fù)位清零狀態(tài)；

垂直轉(zhuǎn)移時序模塊按照上述過程進行了x個譜段的垂直轉(zhuǎn)移時序信號輸出后，脈沖計數(shù)器2計數(shù)到存儲有結(jié)尾標識字符的RAM1地址，比較器2對比RAM1的輸出與預(yù)先設(shè)定的結(jié)尾標識字符是否相等，當相等時，比較器2輸出邏輯1，經(jīng)過或門2后復(fù)位脈沖計數(shù)器3，同時選擇器2選通垂直轉(zhuǎn)移信號默認邏輯狀態(tài)，經(jīng)過D觸發(fā)器2后作為存儲區(qū)垂直轉(zhuǎn)移信號輸出。

可變譜段時序控制器中的水平轉(zhuǎn)移時序模塊包含脈沖計數(shù)器5、比較器5、選擇器3、與門6和與門7；外部輸入的連續(xù)周期水平轉(zhuǎn)移R信號連接與門6的一個輸入端，外部輸入的水平轉(zhuǎn)移使能信號連接與門6的第二個輸入端和與門7的一個輸入端，與門6的輸出端即為水平轉(zhuǎn)移R時序信號；外部輸入的連續(xù)周期RST信號連接與門7的第二個輸入端，與門7的輸出端連接脈沖計數(shù)器5的使能端EN；外部輸入的像元頻率4倍頻時鐘連接脈沖計數(shù)器5的時鐘端，脈沖計數(shù)器的輸出端連接比較器5的輸入端A，比較器5的輸入端B連接外部輸入的水平像元合并個數(shù)；選擇器3的地址端A0連接比較器5的輸出端，選擇器3的輸入端D0連接水平轉(zhuǎn)移RST時序信號的默認邏輯電平，選擇器3的輸入端D1連接外部輸入的連續(xù)周期RST信號。

所述脈沖計數(shù)器5以外部輸入的像元頻率4倍頻時鐘為基準，當水平轉(zhuǎn)移信號使能為邏輯1且連續(xù)周期RST信號為邏輯1時進行加1計數(shù)，同時比較器5比較脈沖計數(shù)器5的輸出值和水平像元合并個數(shù)，當脈沖計數(shù)器5的值小于水平像元合并個數(shù)時，比較器5輸出邏輯0，選擇器3選通默認RST邏輯電平作為水平轉(zhuǎn)移RST時序信號輸出；當脈沖計數(shù)器5的值等于水平像元合并個數(shù)時，比較器5輸出邏輯1，選擇器3選通連續(xù)周期RST信號作為水平轉(zhuǎn)移RST時序信號輸出；

水平轉(zhuǎn)移使能信號和連續(xù)周期水平轉(zhuǎn)移R信號進行與操作后作為水平轉(zhuǎn)移R時序信號輸出。

所述的驅(qū)動電路由第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第一電容C1、第二電容C2、第一二極管D1和驅(qū)動器(201)組成；輸入信號連接第一電阻R1、第二電阻R2和驅(qū)動201的IN輸入端；第一電阻R1的另一端連接驅(qū)動信號幅值電平Vamp，第二電阻的另一端接至電路地；驅(qū)動器(201)的VH電源端接至Vamp，VL電源端接至電路地；驅(qū)動器(201)的OUT輸出端連接第三電阻R3，R3的另一端同時連接波形化第一電容C1的一端和隔直電容C2的一端，第一電容C1的另一端連接至電路地，C2的另一端連接至第一二極管D1、第四電阻R4和輸出信號；D1的另一端接至鉗位電平Vclp，R4的另一端接至初始化電平Vinit。

所述第一電阻R1、第二電阻R2取值范圍為：第三電阻R3取值需要匹配電路板上驅(qū)動信號走線的阻抗；第四電阻R4取值100KΩ；第一電容C1和第三電阻R3組成低通濾波，增加驅(qū)動信號的上升時間；隔直電容C2取值1uF。

所述的帶傾瀉電荷功能的面陣CCD包含曝光區(qū)和存儲區(qū)，存儲區(qū)不曝光且像元結(jié)構(gòu)與曝光區(qū)相同，通過連續(xù)的垂直轉(zhuǎn)移可將曝光區(qū)信號電荷快速轉(zhuǎn)移至存儲區(qū)；帶傾瀉電荷功能的面陣CCD具有快速傾瀉水平寄存器信號電荷的功能，能夠?qū)⒎悄繕藚^(qū)域信號電荷快速清除。

所述的模數(shù)轉(zhuǎn)換電路包含的AD芯片具有相關(guān)雙采樣功能，且具有實時更改像元頻率后無需配置直接按照新參數(shù)工作的能力；所述輸入?yún)?shù)包括：譜段個數(shù)、單個譜段的光譜范圍。

本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點：

(1)本發(fā)明使用面陣CCD作為多光譜相機的探測器，相較線陣CCD能夠獲得更多更精細的譜段信息；

(2)本發(fā)明使用可編程邏輯器件生成面陣CCD驅(qū)動信號，可實時響應(yīng)外部指令，通過更改CCD驅(qū)動信號實現(xiàn)多光譜相機譜段個數(shù)和譜段范圍的在軌精確調(diào)整；

(3)本發(fā)明譜段信息的合成通過CCD信號電荷的合并實現(xiàn)，相較數(shù)字圖像合成，減小了CCD的讀出噪聲，提高了多光譜相機的信噪比；

(4)本發(fā)明通過控制面陣CCD的傾瀉電荷功能，可以迅速清除非感興趣的光譜信息，提高了基于面陣CCD的多光譜相機的幀頻；

(5)本發(fā)明能夠相應(yīng)外部指令，通過更改水平驅(qū)動RST信號的周期實現(xiàn)一行內(nèi)相鄰像元信號電荷的合并，相較于單個信號電荷量化為數(shù)字信號之后的合并，提高了多光譜相機的信噪比；

(6)本發(fā)明使用少量的組合邏輯門電路和時序邏輯門電路實現(xiàn)了可變譜段時序控制器，通過復(fù)用這些門電路進一步節(jié)省了器件資源；

(7)本發(fā)明的驅(qū)動信號電路使用了單電平供電和信號鉗位技術(shù)，相較于基本的雙電平供電驅(qū)動電路，降低了驅(qū)動電路的電源種類，縮小了信號處理系統(tǒng)的電路規(guī)模。

附圖說明

圖1為本發(fā)明信號處理系統(tǒng)結(jié)構(gòu)框圖；

圖2為本發(fā)明生成多個可調(diào)光譜范圍的譜段示意圖；

圖3為本發(fā)明可變譜段時序控制器垂直轉(zhuǎn)移時序模塊結(jié)構(gòu)框圖；

圖4為本發(fā)明可變譜段時序控制器垂直轉(zhuǎn)移時序模塊時序圖；

圖5為本發(fā)明可變譜段時序控制器垂直轉(zhuǎn)移時序模塊時序圖舉例說明；

圖6為本發(fā)明可變譜段時序控制器水平轉(zhuǎn)移時序模塊結(jié)構(gòu)框圖；

圖7為本發(fā)明可變譜段時序控制器水平轉(zhuǎn)移時序模塊時序圖；

圖8為本發(fā)明驅(qū)動電路原理圖。

具體實施方式

本發(fā)明的基本思路為：提出了一種基于面陣CCD的可變譜段多光譜相機的信號處理系統(tǒng)，包括可變譜段時序控制器，驅(qū)動電路，帶傾瀉電荷功能的幀轉(zhuǎn)移面陣CCD，模數(shù)轉(zhuǎn)換電路和視頻處理器?？勺冏V段時序控制器產(chǎn)生用于驅(qū)動面陣CCD按照指定譜段工作的時序信號；驅(qū)動電路將時序信號轉(zhuǎn)換成相應(yīng)幅值的驅(qū)動信號；帶傾瀉電荷功能的幀轉(zhuǎn)移面陣CCD在驅(qū)動信號的作用下輸出譜段信息；模數(shù)轉(zhuǎn)換電路將CCD輸出的模擬信號轉(zhuǎn)換為數(shù)字信號；視頻處理器接收數(shù)字圖像信號，并按照輸入?yún)?shù)要求對圖像信息進行處理。與傳統(tǒng)多線陣多光譜相機的信號處理系統(tǒng)相比，本發(fā)明具有譜段數(shù)量多、譜段光譜范圍實時可調(diào)、譜段寬度調(diào)整精度高等特點。

下面結(jié)合附圖進一步說明本發(fā)明的結(jié)構(gòu)組成和工作原理。

如圖1所示，本發(fā)明提出的一種基于面陣CCD的可變譜段多光譜相機的信號處理系統(tǒng)，包括可變譜段時序控制器，驅(qū)動電路，帶傾瀉電荷功能的面陣CCD，模數(shù)轉(zhuǎn)換電路和視頻處理器；可變譜段時序控制器產(chǎn)生用于驅(qū)動面陣CCD按照指定譜段工作的時序信號；驅(qū)動電路將時序信號轉(zhuǎn)換成相應(yīng)幅值的驅(qū)動信號；帶傾瀉電荷功能的面陣CCD在驅(qū)動信號的作用下輸出譜段信息；模數(shù)轉(zhuǎn)換電路將CCD輸出的模擬信號轉(zhuǎn)換為數(shù)字信號；視頻處理器接收數(shù)字圖像信號，并按照輸入?yún)?shù)要求對圖像信息進行處理；

本發(fā)明一種基于面陣CCD的可變譜段多光譜相機的信號處理系統(tǒng)包括：可變譜段時序控制器、驅(qū)動電路、帶傾瀉電荷功能的面陣CCD、模數(shù)轉(zhuǎn)換電路、信號處理器；

可變譜段時序控制器，采用可編程邏輯器件，用于產(chǎn)生驅(qū)動面陣CCD工作所需的時序信號；按照輸入的譜段個數(shù)、單個譜段的寬度范圍、水平像元合并個數(shù)，更改內(nèi)部計數(shù)器和比較器及判斷標準，輸出相應(yīng)的垂直轉(zhuǎn)移時序信號和水平轉(zhuǎn)移時序信號，提供給驅(qū)動電路，進而驅(qū)動面陣CCD按照指定的譜段個數(shù)和譜段寬度范圍輸出譜段信息；

驅(qū)動電路，使用驅(qū)動芯片實現(xiàn)將可變譜段時序控制器產(chǎn)生的LVCMOS電平標準信號轉(zhuǎn)換為CCD高電壓驅(qū)動信號；驅(qū)動電路包括垂直轉(zhuǎn)移驅(qū)動模塊和水平轉(zhuǎn)移驅(qū)動模塊；垂直轉(zhuǎn)移驅(qū)動模塊用于產(chǎn)生微秒級垂直轉(zhuǎn)移驅(qū)動信號，水平轉(zhuǎn)移驅(qū)動模塊用于產(chǎn)生納秒級水平轉(zhuǎn)移驅(qū)動信號；

帶傾瀉電荷功能的面陣CCD，在驅(qū)動電路提供的驅(qū)動信號的作用下，按照輸入?yún)?shù)，輸出帶有指定譜段信息的模擬信號，提供給模數(shù)轉(zhuǎn)換電路；

模數(shù)轉(zhuǎn)換電路，將面陣CCD傳輸來的模擬信號進行模數(shù)轉(zhuǎn)換生成數(shù)字圖像信號，傳輸給信號處理器；

信號處理器，采用可編程邏輯器件實現(xiàn)，接收來自模數(shù)轉(zhuǎn)換電路的數(shù)字圖像信息，按照輸入的光譜合成等參數(shù)，對數(shù)字光譜信息進行整合。

如圖2所示，本發(fā)明使用面陣CCD(有效像元m行n列)作為探測器，面陣CCD的每一行對應(yīng)一條光譜帶，該光譜帶代表了基于面陣CCD的可變譜段多光譜相機的信號處理系統(tǒng)的譜段范圍調(diào)整精度；通過將面陣CCD若干行進行合并實現(xiàn)了對目標特定光譜帶的合并，形成了一個譜段；本發(fā)明支持多個譜段、每個譜段光譜范圍單獨可調(diào)的譜段信息的獲??；

如圖3和圖4所示，所述的脈沖計數(shù)器1、脈沖計數(shù)器2、脈沖計數(shù)器3、脈沖計數(shù)器4均為邊沿觸發(fā)的同步十進制計數(shù)器；所述的觸發(fā)器1、觸發(fā)器2、觸發(fā)器3、觸發(fā)器4、觸發(fā)器5、觸發(fā)器6、觸發(fā)器7的初始化值均為邏輯0；當外部輸入的幀信號(高電平為一個本地時鐘周期)為邏輯1時對脈沖計數(shù)器1進行復(fù)位操作，復(fù)位完成后脈沖計數(shù)器1以外部輸入的本地時鐘為基準，在垂直轉(zhuǎn)移單脈沖周期信號(垂直轉(zhuǎn)移單脈沖周期信號為高電平為一個本地時鐘周期的與垂直轉(zhuǎn)移時序信號同頻率的周期信號)的使能控制下進行加1計數(shù)，同時比較器1將脈沖計數(shù)器1的計數(shù)值和預(yù)先設(shè)定的面陣CCD的行數(shù)m進行比較，當脈沖計數(shù)器1的計數(shù)值小于m時，比較器1輸出邏輯0，經(jīng)過D觸發(fā)器1和D觸發(fā)器2后傳輸?shù)竭x擇器1的地址端A0，控制選擇器1選通輸出垂直轉(zhuǎn)移連續(xù)周期信號(與垂直轉(zhuǎn)移時序信號同頻同占空比的周期信號)輸出至D觸發(fā)器3，D觸發(fā)器3在本地時鐘的作用下，作為曝光區(qū)垂直轉(zhuǎn)移時序信號輸出，同時比較器1的輸出經(jīng)過反相器1后將邏輯1賦予與門1的輸入端，在與門1的使能下脈沖計數(shù)器1繼續(xù)計數(shù)；當脈沖計數(shù)器1的計數(shù)值等于預(yù)先設(shè)定的面陣CCD的行數(shù)m時，比較器1輸出邏輯1，經(jīng)過D觸發(fā)器1和D觸發(fā)器2后傳輸?shù)竭x擇器1的地址端A0，控制選擇器1在比較器1選通輸出預(yù)先設(shè)定的垂直轉(zhuǎn)移時序信號的默認邏輯電平，經(jīng)過D觸發(fā)器3，作為曝光區(qū)垂直轉(zhuǎn)移時序信號輸出，同時比較器1的輸出經(jīng)過反相器后將邏輯0賦予與門1的輸入端，此時與門輸出邏輯0，脈沖計數(shù)器1停止計數(shù)，比較器1、D觸發(fā)器1和D觸發(fā)器2的輸出始終保持邏輯1，選擇器1始終選通D1輸入端，D觸發(fā)器3始終輸出垂直轉(zhuǎn)移信號的默認邏輯電平，一直維持到下一個外部輸入幀信號的到來；

脈沖計數(shù)器2的輸出作為RAM1的地址指針，RAM1按照地址從小到大依次存儲了外部輸入的譜段1起始行數(shù)、譜段1包含行數(shù)、譜段2起始行數(shù)與譜段1起始行數(shù)和譜段1包含行數(shù)之和的差值、譜段2包含行數(shù)，以此類推，一直到譜段x起始行數(shù)與譜段x-1起始行數(shù)和譜段x-1包含行數(shù)之和的差值、譜段x包含行數(shù)、面陣CCD的剩余行數(shù)、預(yù)先設(shè)定的結(jié)尾標識字符(數(shù)值上不等于RAM1內(nèi)部可能的任何值)；脈沖計數(shù)器2初始值為0，RAM1輸出的初始值是譜段1起始行數(shù)，比較器2對比RAM1的輸出是否等于預(yù)先設(shè)定的結(jié)尾標識字符，由于信號系統(tǒng)譜段個數(shù)至少為1個，故比較器2輸出邏輯0電平；脈沖計數(shù)器3在比較器1輸出為邏輯1后，以本地時鐘為基準，在垂直轉(zhuǎn)移單脈沖周期信號的使能控制下進行加1計數(shù)，同時比較器3將脈沖計數(shù)器3與RAM1的地址0內(nèi)的數(shù)值(譜段1起始行數(shù))進行比較，當脈沖計數(shù)器3的輸出值小于內(nèi)部RAM1的輸出值時，比較器3輸出邏輯0，經(jīng)過一級D觸發(fā)器4和或門1后，選擇器2選通輸出垂直轉(zhuǎn)移連續(xù)周期信號，選擇器2的輸出經(jīng)過一級D觸發(fā)器5后，作為存儲區(qū)垂直轉(zhuǎn)移時序信號輸出；當脈沖計數(shù)器3計數(shù)到RAM1的0地址的數(shù)值(譜段1起始行數(shù))后，比較器3輸出邏輯1，經(jīng)過反相器2和與門2后，不再使能脈沖計數(shù)器3，脈沖計數(shù)器保持當前計數(shù)值；選擇器2此時選通輸出垂直轉(zhuǎn)移信號的默認邏輯電平，經(jīng)過一級D觸發(fā)器5后作為存儲區(qū)垂直轉(zhuǎn)移時序信號輸出。

比較器3保持為邏輯1，脈沖計數(shù)器4在系統(tǒng)時鐘和垂直轉(zhuǎn)移同頻周期信號作用下進行加1計數(shù)，選擇器3在D觸發(fā)器7的控制下輸出預(yù)先設(shè)定的固定值1，比較器4將脈沖計數(shù)器4和固定值1進行比較，當脈沖計數(shù)器4的值小于1，脈沖計數(shù)器4繼續(xù)加1計數(shù)；當脈沖計數(shù)器4的值等于1，比較器4輸出邏輯1，比較器4的輸出經(jīng)過D觸發(fā)器6后同比較器4的輸出進行與操作，得到一個寬度為一個垂直轉(zhuǎn)移信號周期的高電平脈沖，該脈沖和外部輸入的垂直轉(zhuǎn)移單脈沖周期信號經(jīng)過與門5后作為使能信號作用于D觸發(fā)器7，選擇器在D觸發(fā)器7輸出的控制下，選通n(水平轉(zhuǎn)移一行像元所占用的垂直轉(zhuǎn)移周期個數(shù))輸出，同時該高脈沖用于復(fù)位脈沖計數(shù)器3使其計數(shù)值清零，且經(jīng)過與門3后使能脈沖計數(shù)器2進行加1操作，內(nèi)部RAM1的輸出為地址1的內(nèi)容(譜段1包含行數(shù))，比較器3對比脈沖計數(shù)器3和內(nèi)部RAM1的輸出值，比較器3輸出邏輯0，脈沖計數(shù)器4處于復(fù)位清零狀態(tài)；

垂直轉(zhuǎn)移時序模塊按照上述過程進行了x個譜段的垂直轉(zhuǎn)移時序信號輸出后，脈沖計數(shù)器2計數(shù)到存儲有結(jié)尾標識字符的RAM1地址，比較器2對比RAM1的輸出與預(yù)先設(shè)定的結(jié)尾標識字符是否相等，當相等時，比較器2輸出邏輯1，經(jīng)過或門2后復(fù)位脈沖計數(shù)器3，同時選擇器2選通垂直轉(zhuǎn)移信號默認邏輯狀態(tài)，經(jīng)過D觸發(fā)器2后作為存儲區(qū)垂直轉(zhuǎn)移信號輸出；

例如：若有20行10列的帶傾瀉電荷功能的幀轉(zhuǎn)移面陣CCD，20行對應(yīng)20個光譜帶。要求輸出2個譜段，譜段1包含光譜帶6至光譜帶9，譜段2包含光譜帶12至光譜帶18。則RAM1中地址0中數(shù)值為4，地址1中數(shù)值為3，地址2中數(shù)值為1，地址3中數(shù)值為6，地址4中數(shù)值為1，地址5中數(shù)值預(yù)設(shè)為10，同時結(jié)尾標識字符設(shè)為10。

如圖5所示，幀信號(高電平為一個本地時鐘周期)為邏輯1時，脈沖計數(shù)器1、脈沖計數(shù)器2復(fù)位為0，D觸發(fā)器1、D觸發(fā)器2和D觸發(fā)器7復(fù)位為0。幀信號變?yōu)檫壿?后，脈沖計數(shù)器1的復(fù)位端R失效，脈沖計數(shù)器1開始以本地時鐘和垂直轉(zhuǎn)移單脈沖周期信號為基準進行加1計數(shù)。在脈沖計數(shù)器1計數(shù)到14之前，比較器1一直輸出邏輯0，在經(jīng)過一級觸發(fā)器D觸發(fā)器1后，選擇器1選通垂直轉(zhuǎn)移連續(xù)周期信號(和垂直轉(zhuǎn)移時序信號同頻同占空比)輸出，經(jīng)過一級D觸發(fā)器3后輸出為曝光區(qū)垂直轉(zhuǎn)移時序信號；同時選擇器2選通D0端垂直轉(zhuǎn)移連續(xù)周期信號輸出，經(jīng)過一級D觸發(fā)器5后輸出為存儲區(qū)垂直轉(zhuǎn)移時序信號。當脈沖計數(shù)器1計數(shù)到14時，比較器1輸出邏輯1，經(jīng)過反相器1和與門1后，不使能脈沖計數(shù)器1，脈沖計數(shù)器1的輸出保持為14，比較器1輸出的邏輯1經(jīng)過一級D觸發(fā)器1后，選擇器1選通垂直轉(zhuǎn)移時序信號默認邏輯0電平輸出，并一直保持0電平，一直到下一個幀信號到來；選擇器2選通垂直轉(zhuǎn)移連續(xù)周期信號輸出，經(jīng)過一級D觸發(fā)器5后輸出為存儲區(qū)垂直轉(zhuǎn)移時序信號。

在D觸發(fā)器2輸出為邏輯1時，脈沖計數(shù)器3開始在本地時鐘和垂直轉(zhuǎn)移單脈沖周期信號作用下進行加1計數(shù)，此時脈沖計數(shù)器2的輸出為0，指向RAM1的地址0，RAM1的輸出為數(shù)值4；比較器3將脈沖計數(shù)器3的輸出和4進行比較，當前者小于4時，比較器3輸出0，經(jīng)過D觸發(fā)器4和或門1后，選擇器2選通垂直轉(zhuǎn)移連續(xù)周期信號作為輸出，經(jīng)過D觸發(fā)器5后輸出為存儲區(qū)垂直轉(zhuǎn)移時序信號。當脈沖計數(shù)器3計數(shù)到4后，比較器3輸出1，經(jīng)過D觸發(fā)器4和或門1后，選擇器2選通垂直轉(zhuǎn)移默認0電平輸出，經(jīng)過D觸發(fā)器5后，輸出為0存儲區(qū)垂直轉(zhuǎn)移時序信號，這樣就實現(xiàn)了光譜帶1至光譜帶5信號電荷的傾瀉。此時D觸發(fā)器4輸出的1不再復(fù)位脈沖計數(shù)器4，脈沖計數(shù)器4開始在本地時鐘和垂直轉(zhuǎn)移單脈沖周期信號作用下進行加1計數(shù)；D觸發(fā)器7當前為0，選擇器3選通預(yù)先設(shè)定的數(shù)值1輸出；當脈沖計數(shù)器4的值小于1時，比較器4輸出邏輯0，當脈沖計數(shù)器4的值等于1時，比較器4輸出邏輯1，經(jīng)過D觸發(fā)器6和與門4后，生成一個垂直轉(zhuǎn)移信號周期的高電平信號，在該高電平信號作用下，D觸發(fā)器7翻轉(zhuǎn)輸出邏輯1，選擇器3選通固定值n(n個垂直轉(zhuǎn)移時序信號周期，大于一行像元水平轉(zhuǎn)移所需時間)；同時，與門4輸出的高電平復(fù)位脈沖計數(shù)器3，脈沖計數(shù)器3重新開始加1計數(shù)；與門4輸出的高電平同時使能脈沖計數(shù)器2進行加1計數(shù)，RAM1輸出地址1中的數(shù)值3。脈沖計數(shù)器3的值和數(shù)值3進行比較，當脈沖計數(shù)器3的值小于3時，比較器3輸出邏輯0，經(jīng)過D觸發(fā)器4和或門1后，選擇選擇器的D0端，存儲區(qū)垂直轉(zhuǎn)移時序信號輸出垂直轉(zhuǎn)移連續(xù)周期信號；當脈沖計數(shù)器3的值等于3時，比較器3輸出邏輯1，經(jīng)過D觸發(fā)器4和或門1后，選擇選擇器的D1端，存儲區(qū)垂直轉(zhuǎn)移時序信號輸出默認的0電平。脈沖計數(shù)器4重新開始加1計數(shù)，比較器4比較脈沖計數(shù)器4和固定值n的值，當前者小于n時，比較器4輸出邏輯0；當前者等于n時，比較器輸出邏輯1，在D觸發(fā)器6和與門4的作用下，生成一個高電平，該高電平復(fù)位脈沖計數(shù)器3，且使能脈沖計數(shù)器2進行加1操作，同時翻轉(zhuǎn)D觸發(fā)器7的值為0。這樣就進行了光譜帶6至光譜帶9的合并。

以此類推，則可以實現(xiàn)光譜帶10至光譜帶11的傾瀉、光譜帶12至光譜帶18的合成和光譜帶19至光譜帶20的傾瀉。具體時序圖見圖5所示。

如圖6和圖7所示，可調(diào)譜段時序控制器中的水平轉(zhuǎn)移時序模塊由脈沖計數(shù)器5、比較器5、選擇器3和2個與邏輯門組成；脈沖計數(shù)器5以像元頻率4倍頻時鐘為基準，當水平轉(zhuǎn)移信號使能為邏輯1且連續(xù)周期RST信號為邏輯1時進行加1計數(shù)，同時比較器5比較脈沖計數(shù)器5的輸出值和水平像元合并個數(shù)，當脈沖計數(shù)器5的值小于水平像元合并個數(shù)時，比較器5輸出邏輯0，選擇器3選通默認RST邏輯電平作為水平轉(zhuǎn)移RST時序信號輸出；當脈沖計數(shù)器5的值等于水平像元合并個數(shù)時，比較器5輸出邏輯1，選擇器3選通連續(xù)周期RST信號作為水平轉(zhuǎn)移RST時序信號輸出；

水平轉(zhuǎn)移使能信號和連續(xù)周期水平轉(zhuǎn)移R信號進行與操作后作為水平轉(zhuǎn)移R時序信號輸出；

如圖8所示，所述的驅(qū)動電路由第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第一電容C1、第二電容C2、第一開關(guān)二極管D1和驅(qū)動器(201)組成；輸入信號連接第一電阻R1、第二電阻R2和驅(qū)動201的IN輸入端；第一電阻R1的另一端連接驅(qū)動信號幅值電平Vamp，第二電阻的另一端接至電路地；驅(qū)動器(201)的VH電源端接至Vamp，VL電源端接至電路地；驅(qū)動器(201)的OUT輸出端連接第三電阻R3，R3的另一端同時連接波形化第一電容C1的一端和隔直電容C2的一端，第一電容C1的另一端連接至電路地，C2的另一端連接至第一二極管D1、第四電阻R4和輸出信號；D1的另一端接至鉗位電平Vclp，R4的另一端接至初始化電平Vinit；

第一電阻R1、第二電阻R2取值范圍要求：降低驅(qū)動電路的靜態(tài)功耗；第三電阻R3取值需要匹配電路板上驅(qū)動信號走線的阻抗；第四電阻R4取值約為100KΩ；第一電容C1和第三電阻R3組成低通濾波，去除高頻噪聲，增加驅(qū)動信號的上升時間t_Rise，由于階躍函數(shù)的RC低通濾波響應(yīng)公式為u_C(t)＝v(1-e^-t/T)，其中v為驅(qū)動信號幅值電平Vamp，T為電路時間常數(shù)RC，故上升時間t_Rise＝ln9×RC，即約為t_Rise≈2.2RC；隔直電容C2取值約為1uF，更該C2的取值可以改變電路的高通截止頻率；

所述的帶傾瀉電荷功能的面陣CCD包含曝光區(qū)和存儲區(qū)，存儲區(qū)遮光且像元結(jié)構(gòu)與曝光區(qū)相同，通過連續(xù)的垂直轉(zhuǎn)移可將曝光區(qū)信號電荷快速轉(zhuǎn)移至存儲區(qū)；帶傾瀉電荷功能的面陣CCD具有快速傾瀉水平寄存器信號電荷的功能，能夠?qū)⒎悄繕藚^(qū)域信號電荷快速清除；

所述的模數(shù)轉(zhuǎn)換電路包含的AD芯片具有相關(guān)雙采樣功能，且具有實時更改像元頻率后無需配置直接按照新參數(shù)工作的能力；

與傳統(tǒng)多線陣多光譜相機的信號處理系統(tǒng)相比，本發(fā)明具有譜段數(shù)量多、譜段光譜范圍實時可調(diào)、譜段寬度調(diào)整精度高等特點。

本發(fā)明說明書中未作詳細描述的內(nèi)容屬本領(lǐng)域技術(shù)人員的公知技術(shù)。