本發(fā)明涉及通信系統(tǒng)領(lǐng)域，具體而言，涉及一種抖動(dòng)數(shù)據(jù)的注入方法和電路，及眼圖監(jiān)測(cè)器。

背景技術(shù)：

在通信系統(tǒng)中，時(shí)鐘數(shù)據(jù)恢復(fù)電路(Clock Data Recovery，簡(jiǎn)寫為CDR)是接收機(jī)的重要電路。其作用是從含噪聲的信號(hào)中恢復(fù)出有效的信號(hào)，并找到最佳的時(shí)鐘相位采樣數(shù)據(jù)，使數(shù)據(jù)恢復(fù)最穩(wěn)定。

圖1根據(jù)現(xiàn)有技術(shù)的一種接收機(jī)的示意圖，如圖1所示，接收機(jī)接收的數(shù)據(jù)會(huì)有一定程度的衰減，經(jīng)過連續(xù)時(shí)間線性均衡器(Continuos time linear equalization，簡(jiǎn)寫為CTLE)與判決反饋均衡器(Decision Feedback equalizer，簡(jiǎn)寫為DFE)對(duì)其進(jìn)行第一步的恢復(fù)，再然后經(jīng)過CDR進(jìn)行第二步的數(shù)據(jù)恢復(fù)。通常情況下，可以通過繪制其抖動(dòng)容限(jitter tolerance)曲線可以得出CDR還有多大的裕度(margin)，margin用來表征接收器的容忍范圍，用來檢測(cè)CDR能否跟得上數(shù)據(jù)的抖動(dòng)。

在現(xiàn)有技術(shù)中，為了對(duì)CDR的jitter margin進(jìn)行檢測(cè)，需要通過人工方式從片外向CDR中注入jitter，判斷CDR輸出的恢復(fù)數(shù)據(jù)是否出現(xiàn)錯(cuò)誤，如果出現(xiàn)錯(cuò)誤，則確定CDR不能跟蹤jitter，此時(shí)，可以根據(jù)當(dāng)前注入的jitter大小來判定CDR的跟蹤能力以及時(shí)鐘采集的數(shù)據(jù)還有多大的margin。但是，為了能夠準(zhǔn)確得到判定結(jié)果，需要通過人工方式多次注入jitter，人工成本高、測(cè)試周期長(zhǎng)、且測(cè)試效率低。

針對(duì)現(xiàn)有技術(shù)從片外向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)，注入過程復(fù)雜且效率低的問題，目前尚未提出有效的解決方案。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供了一種抖動(dòng)數(shù)據(jù)的注入方法和電路，及眼圖監(jiān)測(cè)器，以至少解決現(xiàn)有技術(shù)從片外向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)，注入過程復(fù)雜且效率低的技術(shù)問題。

根據(jù)本發(fā)明實(shí)施例的一個(gè)方面，提供了一種抖動(dòng)數(shù)據(jù)的注入方法，包括：通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)；判斷時(shí)鐘數(shù)據(jù)恢復(fù)電路輸出的恢復(fù)數(shù)據(jù)是否出現(xiàn)錯(cuò)誤；如果恢復(fù)數(shù)據(jù)出現(xiàn)錯(cuò)誤，則停止通過眼圖監(jiān)測(cè)器注入抖動(dòng)數(shù)據(jù)。

進(jìn)一步地，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)包括：獲取眼圖監(jiān)測(cè)器的工作模式，其中，工作模式包括：連續(xù)工作模式和間斷工作模式；在工作模式為連續(xù)工作模式的情況下，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路連續(xù)地注入抖動(dòng)數(shù)據(jù)；在工作模式為間斷工作模式的情況下，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路間斷地注入抖動(dòng)數(shù)據(jù)。

進(jìn)一步地，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路連續(xù)地注入抖動(dòng)數(shù)據(jù)包括：通過眼圖監(jiān)測(cè)器按照預(yù)設(shè)周期，向時(shí)鐘數(shù)據(jù)恢復(fù)電路連續(xù)地注入抖動(dòng)數(shù)據(jù)，其中，預(yù)設(shè)周期為時(shí)鐘周期與預(yù)設(shè)值的積值的四倍。

進(jìn)一步地，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路間斷地注入抖動(dòng)數(shù)據(jù)包括：通過眼圖監(jiān)測(cè)器每間隔預(yù)設(shè)時(shí)間段，向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)，其中，注入抖動(dòng)數(shù)據(jù)的時(shí)長(zhǎng)為時(shí)鐘周期與預(yù)設(shè)值的積值。

進(jìn)一步地，在通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路中注入抖動(dòng)數(shù)據(jù)之后，上述方法還包括：時(shí)鐘數(shù)據(jù)恢復(fù)電路接收抖動(dòng)數(shù)據(jù)；時(shí)鐘數(shù)據(jù)恢復(fù)電路根據(jù)抖動(dòng)數(shù)據(jù)和接收到的有效數(shù)據(jù)，得到恢復(fù)數(shù)據(jù)。

進(jìn)一步地，在通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路間斷地注入抖動(dòng)數(shù)據(jù)的同時(shí)，上述方法還包括：時(shí)鐘數(shù)據(jù)恢復(fù)電路接收眼圖監(jiān)測(cè)器輸出的控制信號(hào)；在控制信號(hào)為低電平信號(hào)的情況下，時(shí)鐘數(shù)據(jù)恢復(fù)電路停止接收有效數(shù)據(jù)。

根據(jù)本發(fā)明實(shí)施例的另一方面，還提供了一種抖動(dòng)數(shù)據(jù)的注入電路，包括：眼圖監(jiān)測(cè)器，用于輸出抖動(dòng)數(shù)據(jù)；時(shí)鐘數(shù)據(jù)恢復(fù)電路，與眼圖監(jiān)測(cè)器連接，用于接收抖動(dòng)數(shù)據(jù)，并輸出恢復(fù)數(shù)據(jù)；眼圖監(jiān)測(cè)器還用于如果恢復(fù)數(shù)據(jù)出現(xiàn)錯(cuò)誤，則停止注入抖動(dòng)數(shù)據(jù)。

進(jìn)一步地，時(shí)鐘數(shù)據(jù)恢復(fù)電路包括：比例積分電路，比例積分電路的輸入端輸入有效數(shù)據(jù)，用于對(duì)有效數(shù)據(jù)進(jìn)行處理，得到第一數(shù)據(jù)；第一加法器，第一加法器的第一輸入端與眼圖監(jiān)測(cè)器的第一輸出端連接，第一加法器的第二輸入端與比例積分電路的第一輸出端連接，用于計(jì)算抖動(dòng)數(shù)據(jù)和第一數(shù)據(jù)之和，得到第二數(shù)據(jù)；選擇器，選擇器的第一輸入端和第二輸入端分別與比例積分電路的第一輸出端和第二輸出端連接，選擇器的第三輸入端與第一加法器的輸出端連接，用于對(duì)第一數(shù)據(jù)和第二數(shù)據(jù)進(jìn)行選擇，得到選擇數(shù)據(jù)；相位差值器，相位差值器的輸入端與選擇器的輸出端連接，用于根據(jù)選擇數(shù)據(jù)，生成恢復(fù)數(shù)據(jù)所需的時(shí)鐘信號(hào)。

進(jìn)一步地，時(shí)鐘數(shù)據(jù)恢復(fù)電路還包括：與門，與門的第一輸入端輸入有效數(shù)據(jù)，與門的第二輸入端與眼圖監(jiān)測(cè)器的第二輸出端連接，與門的輸出端與比例積分電路的輸入端連接，用于在眼圖監(jiān)測(cè)器輸出的控制信號(hào)為低電平信號(hào)的情況下，輸出低電平信號(hào)，以使比例積分電路停止接收有效數(shù)據(jù)。

進(jìn)一步地，比例積分電路包括：比例路徑，比例路徑的輸入端與與門的輸出端連接，比例路徑的輸出端與選擇器的第二輸入端連接；積分路徑，積分路徑的輸入端與與門的輸出端連接；第二加法器，第二加法器的第一輸入端和第二輸入端分別與比例路徑的輸出端和積分路徑的輸出端連接，第二加法器的輸出端分別與選擇器的第一輸入端和第一加法器的第二輸入端連接。

根據(jù)本發(fā)明實(shí)施例的另一方面，還提供了一種眼圖監(jiān)測(cè)器，包括：計(jì)數(shù)器，計(jì)數(shù)器的第一輸入端輸入時(shí)鐘信號(hào)，用于根據(jù)時(shí)鐘信號(hào)，生成計(jì)數(shù)值；符號(hào)位數(shù)據(jù)生成電路，符號(hào)位數(shù)據(jù)生成電路的第一輸入端與計(jì)數(shù)器的輸出端連接，符號(hào)位數(shù)據(jù)生成電路的第二輸入端輸入預(yù)設(shè)值，符號(hào)位數(shù)據(jù)生成電路的第一控制端、第二控制端和第三控制端分別輸入第一控制信號(hào)、第二控制信號(hào)和第三控制信號(hào)，用于根據(jù)計(jì)數(shù)值、預(yù)設(shè)值、第一控制信號(hào)、第二控制信號(hào)和第三控制信號(hào)，生成符號(hào)位數(shù)據(jù)；抖動(dòng)數(shù)據(jù)生成電路，抖動(dòng)數(shù)據(jù)生成電路的第一輸入端與符號(hào)位數(shù)據(jù)生成電路的輸出端連接，抖動(dòng)數(shù)據(jù)生成電路的第一控制端輸入第四控制信號(hào)，抖動(dòng)數(shù)據(jù)生成電路的第二控制端輸入工作模式控制信號(hào)，用于根據(jù)符號(hào)位數(shù)據(jù)、第四控制信號(hào)和工作模式控制信號(hào)，生成抖動(dòng)數(shù)據(jù)。

進(jìn)一步地，符號(hào)位數(shù)據(jù)生成電路的輸出端與計(jì)數(shù)器的第二輸入端連接，計(jì)數(shù)器還用于根據(jù)符號(hào)位數(shù)據(jù)和時(shí)鐘信號(hào)，生成計(jì)數(shù)值。

進(jìn)一步地，計(jì)數(shù)器包括：加法器，加法器的第一輸入端與符號(hào)位數(shù)據(jù)生成電路的輸出端連接；第一寄存器，第一寄存器的輸入端與加法器的輸出端連接，第一寄存器的時(shí)鐘控制端輸入時(shí)鐘信號(hào)，第一寄存器的正向輸出端分別與加法器的第二輸入端和計(jì)數(shù)器的輸出端連接。

進(jìn)一步地，符號(hào)位數(shù)據(jù)生成電路包括：第一異或門，第一異或門的第一輸入端輸入預(yù)設(shè)值，第一異或門的第二輸入端輸入計(jì)數(shù)值；第二異或門，第二異或門的第一輸入端輸入預(yù)設(shè)值，第二異或門的第二輸入端輸入計(jì)數(shù)值的取反值；第二寄存器，第二寄存器的第一輸入端與第一異或門的輸出端連接，第二寄存器的第二輸入端與第二異或門的輸出端連接；第一選擇器，第一選擇器的第一輸入端與第二寄存器的正向輸出端連接，第一選擇器的第二輸入端輸入低電平信號(hào)，第一選擇器的第三輸入端輸入高電平信號(hào)，第一選擇器的第一控制端、第二控制端和第三控制端分別輸入第一控制信號(hào)、第二控制信號(hào)和第三控制信號(hào)，第一選擇器的輸出端與符號(hào)位數(shù)據(jù)生成電路的輸出端連接。

進(jìn)一步地，抖動(dòng)數(shù)據(jù)生成電路包括：第二選擇器，第二選擇器的第一輸入端輸入符號(hào)位數(shù)據(jù)，第二選擇器的第二輸入端輸入符號(hào)位數(shù)據(jù)的兩倍，第二選擇器的第三輸入端輸入符號(hào)位數(shù)據(jù)的四倍，第二選擇器的第四輸入端輸入符號(hào)位數(shù)據(jù)的八倍，第二選擇器的控制端輸入第四控制信號(hào)；第一與非門，第一與非門的第一輸入端輸入工作模式控制信號(hào)；與門，與門的第一輸入端與第二選擇器的輸出端連接，與門的第二輸入端與第一與非門的輸出端連接，與門的輸出端與抖動(dòng)數(shù)據(jù)生成電路的輸出端連接。

進(jìn)一步地，眼圖監(jiān)測(cè)器還包括：清零信號(hào)生成電路，清零信號(hào)生成電路的第一輸入端輸入時(shí)鐘信號(hào)，清零信號(hào)生成電路的第二輸入端輸入預(yù)設(shè)值，清零信號(hào)生成電路的第三輸入端輸入計(jì)數(shù)值，清零信號(hào)生成電路的第四輸入端輸入復(fù)位信號(hào)，清零信號(hào)生成電路的第一控制端輸入工作模式控制信號(hào)，清零信號(hào)生成電路的第二控制端輸入間隔時(shí)間信號(hào)，清零信號(hào)生成器的第一輸出端與計(jì)數(shù)器的控制端連接，清零信號(hào)生成器的第二輸出端與抖動(dòng)數(shù)據(jù)生成電路的第三輸入端連接，用于根據(jù)時(shí)鐘信號(hào)、預(yù)設(shè)值、計(jì)數(shù)值、復(fù)位信號(hào)、工作模式控制信號(hào)和間隔時(shí)間信號(hào)，生成清零信號(hào)；計(jì)數(shù)器還用于在接收到清零信號(hào)之后，輸出的計(jì)數(shù)值為0。

進(jìn)一步地，清零信號(hào)生成電路包括：第三異或門，第三異或門的第一輸入端輸入預(yù)設(shè)值，第三異或門的第二輸入端輸入計(jì)數(shù)值；第三寄存器，第三寄存器的第一輸入端與第三異或門的輸出端連接，第三寄存器的反向輸出端與清零信號(hào)生成電路的第二輸出端連接；或門，或門的第一輸入端輸入時(shí)鐘信號(hào)；第四寄存器，第四寄存器的時(shí)鐘控制端與或門的輸出端連接，第四寄存器的狀態(tài)控制端與第三寄存器的正向輸出端連接；第一反相器，第一反相器的輸入端與第四寄存器的正向輸出端連接，第一反相器的輸出端與第四寄存器的輸入端連接；第三選擇器，第三選擇器的第一輸入端、第二輸入端、第三輸入端和第四輸入端分別與或門的輸出端連接，第三選擇器的控制端輸入間隔時(shí)間信號(hào)；第二反相器，第二反相器的輸入端與第三選擇器的輸出端連接，第二反相器的輸出端與或門的第二輸入端，第二反相器的輸出端輸出的數(shù)據(jù)取反后輸入第三寄存器的第二輸入端連接；第四選擇器，第四選擇器的第一輸入端輸入復(fù)位信號(hào)，第四選擇器的第二輸入端與第三寄存器的反向輸出端連接，第四選擇器的控制端輸入工作模式控制信號(hào)，第四選擇器的輸出端與清零信號(hào)生成器的第一輸出端連接。

進(jìn)一步地，眼圖監(jiān)測(cè)器還包括：控制信號(hào)生成電路，控制信號(hào)生成電路的第一輸入端輸入使能信號(hào)，控制信號(hào)生成電路的第二輸入端輸入工作模式控制信號(hào)，控制信號(hào)生成電路的第三輸入端與清零信號(hào)生成電路的第二輸出端連接，用于在使能信號(hào)、工作模式控制信號(hào)和清零信號(hào)生成電路的第二輸出端輸出的信號(hào)均為高電平信號(hào)的情況下，輸出低電平信號(hào)。

進(jìn)一步地，控制信號(hào)生成電路包括：第二與非門，第二與非門的第一輸入端輸入使能信號(hào)，第二與非門的第二輸入端輸入工作模式控制信號(hào)，第二與非門的第三輸入端與清零信號(hào)生成電路的第二輸出端連接，第二與非門的輸出端與控制信號(hào)生成電路的輸出端連接。

在本發(fā)明實(shí)施例中，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)，判斷時(shí)鐘數(shù)據(jù)恢復(fù)電路輸出的恢復(fù)數(shù)據(jù)是否出現(xiàn)錯(cuò)誤，如果恢復(fù)數(shù)據(jù)出現(xiàn)錯(cuò)誤，則停止通過眼圖監(jiān)測(cè)器注入抖動(dòng)數(shù)據(jù)，從而實(shí)現(xiàn)向時(shí)鐘數(shù)據(jù)恢復(fù)電路中注入抖動(dòng)數(shù)據(jù)的目的。容易注意到的是，在時(shí)鐘數(shù)據(jù)恢復(fù)電路輸出的恢復(fù)數(shù)據(jù)出現(xiàn)錯(cuò)誤之前，可以通過眼圖監(jiān)測(cè)器不斷地向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)，解決了現(xiàn)有技術(shù)從片外向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)，注入過程復(fù)雜且效率低的技術(shù)問題。因此，通過本發(fā)明上述實(shí)施例提供的方案，可以實(shí)現(xiàn)從片內(nèi)自動(dòng)注入抖動(dòng)數(shù)據(jù)，從而達(dá)到測(cè)量時(shí)鐘數(shù)據(jù)恢復(fù)電路的裕度的目的，并且可以達(dá)到簡(jiǎn)化注入過程，提升注入效率，進(jìn)一步達(dá)到降低抖動(dòng)空間的測(cè)試周期，提高抖動(dòng)空間的測(cè)試效率的技術(shù)效果。

附圖說明

此處所說明的附圖用來提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中：

圖1根據(jù)現(xiàn)有技術(shù)的一種接收機(jī)的示意圖；

圖2是根據(jù)本發(fā)明實(shí)施例的一種抖動(dòng)數(shù)據(jù)的注入方法的流程圖；

圖3是根據(jù)本發(fā)明實(shí)施例的一種恢復(fù)數(shù)據(jù)的眼圖的示意圖；

圖4是根據(jù)本發(fā)明實(shí)施例的一種眼圖監(jiān)測(cè)器的工作模式的時(shí)序示意圖；

圖5是根據(jù)本發(fā)明實(shí)施例的一種抖動(dòng)數(shù)據(jù)的注入電路的示意圖；

圖6是根據(jù)本發(fā)明實(shí)施例的一種可選的低通濾波器的示意圖；

圖7是根據(jù)本發(fā)明實(shí)施例的一種眼圖監(jiān)測(cè)器的示意圖；以及

圖8是根據(jù)本發(fā)明實(shí)施例的一種可選的眼圖監(jiān)測(cè)器的示意圖。

具體實(shí)施方式

為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分的實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都應(yīng)當(dāng)屬于本發(fā)明保護(hù)的范圍。

需要說明的是，本發(fā)明的說明書和權(quán)利要求書及上述附圖中的術(shù)語“第一”、“第二”等是用于區(qū)別類似的對(duì)象，而不必用于描述特定的順序或先后次序。應(yīng)該理解這樣使用的數(shù)據(jù)在適當(dāng)情況下可以互換，以便這里描述的本發(fā)明的實(shí)施例能夠以除了在這里圖示或描述的那些以外的順序?qū)嵤?。此外，術(shù)語“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過程、方法、系統(tǒng)、產(chǎn)品或設(shè)備不必限于清楚地列出的那些步驟或單元，而是可包括沒有清楚地列出的或?qū)τ谶@些過程、方法、產(chǎn)品或設(shè)備固有的其它步驟或單元。

實(shí)施例1

根據(jù)本發(fā)明實(shí)施例，提供了一種抖動(dòng)數(shù)據(jù)的注入方法的實(shí)施例，需要說明的是，在附圖的流程圖示出的步驟可以在諸如一組計(jì)算機(jī)可執(zhí)行指令的計(jì)算機(jī)系統(tǒng)中執(zhí)行，并且，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟。

圖2是根據(jù)本發(fā)明實(shí)施例的一種抖動(dòng)數(shù)據(jù)的注入方法的流程圖，如圖2所示，該方法包括如下步驟：

步驟S202，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)。

步驟S204，判斷時(shí)鐘數(shù)據(jù)恢復(fù)電路輸出的恢復(fù)數(shù)據(jù)是否出現(xiàn)錯(cuò)誤。

步驟S206，如果恢復(fù)數(shù)據(jù)出現(xiàn)錯(cuò)誤，則停止通過眼圖監(jiān)測(cè)器注入抖動(dòng)數(shù)據(jù)。

在一種可選的方案中，可以通過眼圖監(jiān)測(cè)器(eye monitor)不斷向CDR中注入jitter，直到CDR不能跟蹤jitter，輸出的恢復(fù)數(shù)據(jù)出現(xiàn)錯(cuò)誤，此時(shí)可以通過eye monitor注入的jitter大小來判定CDR的跟蹤能力以及時(shí)鐘采集的數(shù)據(jù)還有多大margin。圖3是根據(jù)本發(fā)明實(shí)施例的一種恢復(fù)數(shù)據(jù)的眼圖的示意圖，如圖3所示，圖3中的上半部分是沒有注入jitter時(shí)CDR輸出的恢復(fù)數(shù)據(jù)的眼圖，下半部分是通過eye monitor注入一定量jitter后CDR輸出的恢復(fù)數(shù)據(jù)的眼圖，由圖3可以看出注入jitter后的眼圖的margin明顯變小。

通過本發(fā)明上述實(shí)施例，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)，判斷時(shí)鐘數(shù)據(jù)恢復(fù)電路輸出的恢復(fù)數(shù)據(jù)是否出現(xiàn)錯(cuò)誤，如果恢復(fù)數(shù)據(jù)出現(xiàn)錯(cuò)誤，則停止通過眼圖監(jiān)測(cè)器注入抖動(dòng)數(shù)據(jù)，從而實(shí)現(xiàn)向時(shí)鐘數(shù)據(jù)恢復(fù)電路中注入抖動(dòng)數(shù)據(jù)的目的。容易注意到的是，在時(shí)鐘數(shù)據(jù)恢復(fù)電路輸出的恢復(fù)數(shù)據(jù)出現(xiàn)錯(cuò)誤之前，可以通過眼圖監(jiān)測(cè)器不斷地向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)，解決了現(xiàn)有技術(shù)從片外向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)，注入過程復(fù)雜且效率低的技術(shù)問題。因此，通過本發(fā)明上述實(shí)施例提供的方案，可以實(shí)現(xiàn)從片內(nèi)自動(dòng)注入抖動(dòng)數(shù)據(jù)，從而達(dá)到測(cè)量時(shí)鐘數(shù)據(jù)恢復(fù)電路的裕度的目的，并且可以達(dá)到簡(jiǎn)化注入過程，提升注入效率，進(jìn)一步達(dá)到降低抖動(dòng)空間的測(cè)試周期，提高抖動(dòng)空間的測(cè)試效率的技術(shù)效果。

可選地，在本發(fā)明上述實(shí)施例中，步驟S202，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)包括：

步驟S2022，獲取眼圖監(jiān)測(cè)器的工作模式，其中，工作模式包括：連續(xù)工作模式和間斷工作模式。

步驟S2024，在工作模式為連續(xù)工作模式的情況下，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路連續(xù)地注入抖動(dòng)數(shù)據(jù)。

步驟S2026，在工作模式為間斷工作模式的情況下，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路間斷地注入抖動(dòng)數(shù)據(jù)。

在一種可選的方案中，eye monitor對(duì)CDR進(jìn)行jitter的注入分為兩種模式，即連續(xù)工作模式mode 0和間斷工作模式mode 1，在mode 0模式下，eye monitor是對(duì)CDR進(jìn)行連續(xù)周期性的jitter注入；在mode1模式下，eye monitor是對(duì)CDR有周期性的間斷注入jitter。

可選地，在本發(fā)明上述實(shí)施例中，步驟S2024，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路中連續(xù)地注入抖動(dòng)數(shù)據(jù)包括：

步驟S20242，通過眼圖監(jiān)測(cè)器按照預(yù)設(shè)周期，向時(shí)鐘數(shù)據(jù)恢復(fù)電路連續(xù)地注入抖動(dòng)數(shù)據(jù)，其中，預(yù)設(shè)周期為時(shí)鐘周期與預(yù)設(shè)值的積值的四倍。

具體的，上述的預(yù)設(shè)值可以是預(yù)先設(shè)定的注入CDR中的jitter的最大值value。

在一種可選的方案中，eye monitor中設(shè)置有計(jì)數(shù)器counter，每個(gè)時(shí)鐘周期clock周期，counter加1或者減1。在mode 0模式下，初始狀態(tài)下counter為0，然后每個(gè)clock時(shí)鐘周期+1，直到counter值等于設(shè)定的value值后，counter開始每個(gè)時(shí)鐘周期-1，再計(jì)數(shù)到-1*value值時(shí)開始+1，重復(fù)這樣的行為完成jitter的注入。圖4是根據(jù)本發(fā)明實(shí)施例的一種眼圖監(jiān)測(cè)器的工作模式的時(shí)序示意圖，如圖4中的上半部分所示，其中，clk是時(shí)鐘信號(hào)，RB信號(hào)是復(fù)位reset清零信號(hào)，sign是符號(hào)位，在mode 0模式下，jitter信息的完整注入是以4倍的value值乘以clock周期為周期進(jìn)行周期性的注入，包括：以2倍的value值乘以clock周期為注入時(shí)長(zhǎng)進(jìn)行的加方向的jitter信息注入，以及以2倍的value值乘以clock周期為注入時(shí)長(zhǎng)進(jìn)行的減方向的jitter信息注入。

可選地，在本發(fā)明上述實(shí)施例中，步驟S2026，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路中間斷地注入抖動(dòng)數(shù)據(jù)包括：

步驟S20262，通過眼圖監(jiān)測(cè)器每間隔預(yù)設(shè)時(shí)間段，向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)，其中，注入抖動(dòng)數(shù)據(jù)的時(shí)長(zhǎng)為時(shí)鐘周期與預(yù)設(shè)值的積值。

在一種可選的方案中，在mode1模式下，eye monitor是對(duì)CDR有周期性的間斷注入jitter，而且注入的jitter有兩個(gè)方向分別為正方向+1，負(fù)方向-1，當(dāng)沿一個(gè)方向注入的jitter值達(dá)到value或者-1*value值時(shí)，停止jitter注入，間隔一定時(shí)間然后重復(fù)注入操作，間隔的時(shí)間可以通過eye monitor的set_rtime端進(jìn)行設(shè)置。如圖4中的下半部分所示，在mode 1模式下，在注入一個(gè)value值乘以clock周期后停止注入，經(jīng)過一個(gè)set rtime cycle后繼續(xù)注入。

可選地，在本發(fā)明上述實(shí)施例中，在步驟S202，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路中注入抖動(dòng)數(shù)據(jù)之后，上述方法還包括：

步驟S208，時(shí)鐘數(shù)據(jù)恢復(fù)電路接收抖動(dòng)數(shù)據(jù)。

步驟S210，時(shí)鐘數(shù)據(jù)恢復(fù)電路根據(jù)抖動(dòng)數(shù)據(jù)和接收到的有效數(shù)據(jù)，得到恢復(fù)數(shù)據(jù)。

在一種可選的方案中，eye monitor可以增加在時(shí)鐘數(shù)據(jù)恢復(fù)電路中的低通濾波器(low pass fillter，簡(jiǎn)寫為lpf)模塊中，如圖1所示，lpf模塊可以接收相位檢測(cè)器輸出的采樣數(shù)據(jù)，將eye monitor輸出的jitter和采樣數(shù)據(jù)進(jìn)行疊加，輸出疊加數(shù)據(jù)至相位差值器，從而得到恢復(fù)數(shù)據(jù)所需的時(shí)鐘信號(hào)，進(jìn)一步得到恢復(fù)數(shù)據(jù)。

可選地，在本發(fā)明上述實(shí)施例中，在步驟S2026，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路間斷地注入抖動(dòng)數(shù)據(jù)的同時(shí)，上述方法還包括：

步驟S212，時(shí)鐘數(shù)據(jù)恢復(fù)電路接收眼圖監(jiān)測(cè)器輸出的控制信號(hào)。

步驟S214，在控制信號(hào)為低電平信號(hào)的情況下，時(shí)鐘數(shù)據(jù)恢復(fù)電路停止接收有效數(shù)據(jù)。

在一種可選的方案中，在工作mode 1模式下，在eye monitor進(jìn)行jitter注入的同時(shí)，eye monitor輸出gate_emode信號(hào)為低電平信號(hào)，時(shí)鐘數(shù)據(jù)恢復(fù)電路停止接收有效數(shù)據(jù)。如圖4中的下半部分所示，在注入過程中，rdata信號(hào)為0，cdata信號(hào)則hold住，注入完后，釋放gate_mode信號(hào)，CDR的環(huán)(loop)正常工作。

實(shí)施例2

根據(jù)本發(fā)明實(shí)施例，提供了一種抖動(dòng)數(shù)據(jù)的注入電路的實(shí)施例。

圖5是根據(jù)本發(fā)明實(shí)施例的一種抖動(dòng)數(shù)據(jù)的注入電路的示意圖，如圖5所示，該電路包括：

眼圖監(jiān)測(cè)器51，用于輸出抖動(dòng)數(shù)據(jù)。

時(shí)鐘數(shù)據(jù)恢復(fù)電路53，與眼圖監(jiān)測(cè)器連接，用于接收抖動(dòng)數(shù)據(jù)，并生成恢復(fù)數(shù)據(jù)。

具體的，上述的有效數(shù)據(jù)可以是接收機(jī)中經(jīng)過CTLE和DFE恢復(fù)后的數(shù)據(jù)。

眼圖監(jiān)測(cè)器還用于如果恢復(fù)數(shù)據(jù)出現(xiàn)錯(cuò)誤，則停止輸出抖動(dòng)數(shù)據(jù)。

在一種可選的方案中，可以通過眼圖監(jiān)測(cè)器(eye monitor)不斷向CDR中注入jitter，直到CDR不能跟蹤jitter，輸出的恢復(fù)數(shù)據(jù)出現(xiàn)錯(cuò)誤，此時(shí)可以通過eye monitor注入的jitter大小來判定CDR的跟蹤能力以及時(shí)鐘采集的數(shù)據(jù)還有多大margin。如圖3所示，圖3中的上半部分是沒有注入jitter時(shí)CDR輸出的恢復(fù)數(shù)據(jù)的眼圖，下半部分是通過eye monitor注入一定量jitter后CDR輸出的恢復(fù)數(shù)據(jù)的眼圖，由圖3可以看出注入jitter后的眼圖的margin明顯變小。eye monitor對(duì)CDR進(jìn)行jitter的注入分為兩種模式，即連續(xù)工作模式mode 0和間斷工作模式mode 1，在mode 0模式下，eye monitor是對(duì)CDR進(jìn)行連續(xù)周期性的jitter注入，初始狀態(tài)下counter為0，然后每個(gè)clock時(shí)鐘周期+1，直到counter值等于設(shè)定的value值后，counter開始每個(gè)時(shí)鐘周期-1，再計(jì)數(shù)到-1*value值時(shí)開始+1，重復(fù)這樣的行為完成jitter的注入。如圖4中的上半部分所示，其中，clk是時(shí)鐘信號(hào)，RB信號(hào)是復(fù)位reset清零信號(hào)，sign是符號(hào)位，在mode 0模式下，jitter信息是以2倍的value值乘以clock周期為周期進(jìn)行周期性的注入。在mode1模式下，eye monitor是對(duì)CDR有周期性的間斷注入jitter。而且注入的jitter有兩個(gè)方向分別為正方向+1，負(fù)方向-1，當(dāng)沿一個(gè)方向注入的jitter值達(dá)到value或者-1*value值時(shí)，停止jitter注入，間隔一定時(shí)間然后重復(fù)注入操作，間隔的時(shí)間可以通過eye monitor的set_rtime端進(jìn)行設(shè)置。如圖4中的下半部分所示，在mode 1模式下，在注入一個(gè)value值乘以clock周期后停止注入，經(jīng)過一個(gè)set rtime cycle后繼續(xù)注入。

通過本發(fā)明上述實(shí)施例，眼圖監(jiān)測(cè)器輸出抖動(dòng)數(shù)據(jù)，時(shí)鐘數(shù)據(jù)恢復(fù)電路接收抖動(dòng)數(shù)據(jù)，并生成恢復(fù)數(shù)據(jù)，如果恢復(fù)數(shù)據(jù)出現(xiàn)錯(cuò)誤，則眼圖監(jiān)測(cè)器停止輸出抖動(dòng)數(shù)據(jù)，從而實(shí)現(xiàn)向時(shí)鐘數(shù)據(jù)恢復(fù)電路中注入抖動(dòng)數(shù)據(jù)的目的。容易注意到的是，在時(shí)鐘數(shù)據(jù)恢復(fù)電路輸出的恢復(fù)數(shù)據(jù)出現(xiàn)錯(cuò)誤之前，可以通過眼圖監(jiān)測(cè)器不斷地向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)，解決了現(xiàn)有技術(shù)從片外向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)，注入過程復(fù)雜且效率低的技術(shù)問題。因此，通過本發(fā)明上述實(shí)施例提供的方案，可以實(shí)現(xiàn)從片內(nèi)自動(dòng)向抖動(dòng)數(shù)據(jù)，從而達(dá)到測(cè)量時(shí)鐘數(shù)據(jù)恢復(fù)電路的裕度的目的，并且可以達(dá)到簡(jiǎn)化注入過程，提升注入效率，進(jìn)一步達(dá)到降低抖動(dòng)空間的測(cè)試周期，提高抖動(dòng)空間的測(cè)試效率的技術(shù)效果。

可選地，在本發(fā)明上述實(shí)施例中，時(shí)鐘數(shù)據(jù)恢復(fù)電路包括：

比例積分電路，比例積分電路的輸入端輸入有效數(shù)據(jù)，用于對(duì)有效數(shù)據(jù)進(jìn)行處理，得到第一數(shù)據(jù)。

第一加法器，第一加法器的第一輸入端與眼圖監(jiān)測(cè)器的第一輸出端連接，第一加法器的第二輸入端與比例積分電路的第一輸出端連接，用于計(jì)算抖動(dòng)數(shù)據(jù)和第一數(shù)據(jù)之和，得到第二數(shù)據(jù)。

選擇器，選擇器的第一輸入端和第二輸入端分別與比例積分電路的第一輸出端和第二輸出端連接，選擇器的第三輸入端與第一加法器的輸出端連接，用于對(duì)第一數(shù)據(jù)和第二數(shù)據(jù)進(jìn)行選擇，得到選擇數(shù)據(jù)。

具體的，上述的選擇器可以是三選一選擇器(MUX 3-1)。

相位差值器，相位差值器的輸入端與選擇器的輸出端連接，用于根據(jù)選擇數(shù)據(jù)，生成恢復(fù)數(shù)據(jù)所需的時(shí)鐘信號(hào)。

在一種可選的方案中，如圖1所示，CDR可以包含依次連接的相位檢測(cè)器(phase detection)、低通濾波器(lpf)、加法器(SUM)和相位差值器，其中，eye monitor可以增加在時(shí)鐘數(shù)據(jù)恢復(fù)電路的lpf模塊中。圖6是根據(jù)本發(fā)明實(shí)施例的一種可選的低通濾波器的示意圖，如圖6所示，CDR的lpf模塊可以包括：eye monitor、比例積分電路、第一加法器ADD2和MUX 3-1。比例積分電路對(duì)phase detection輸出的terr進(jìn)行處理，第一輸出端輸出sum，第二輸出端輸出rdata；eye monitor的第一輸出端輸出emx_pre(即上述的jitter)，加法器將eye monitor輸出的emx_pre和比例積分電路輸出的sum進(jìn)行求和運(yùn)算，得到emx；MUX 3-1對(duì)比例積分電路輸出的sum和rdata，以及加法器輸出的emx進(jìn)行選擇，得到To cdr_pi_int，并輸出至相位差值器，從而完成jitter注入。

可選地，在本發(fā)明上述實(shí)施例中，時(shí)鐘數(shù)據(jù)恢復(fù)電路還包括：

與門，與門的第一輸入端輸入有效數(shù)據(jù)，與門的第二輸入端與眼圖監(jiān)測(cè)器的第二輸出端連接，與門的輸出端與比例積分電路的輸入端連接，用于在眼圖監(jiān)測(cè)器輸出的控制信號(hào)為低電平信號(hào)的情況下，輸出低電平信號(hào)，以使比例積分電路停止接收有效數(shù)據(jù)。

在一種可選的方案中，如圖6所示，lpf模塊還可以包括：與門A1，對(duì)phase detection輸出的terr和eye monitor輸出的gate_mode進(jìn)行與操作，當(dāng)gate_mode＝0時(shí)，A1的輸出信號(hào)為0，比例積分電路輸入的數(shù)據(jù)為0，即比例積分電路停止接收phase detection輸出的terr。在工作mode 1模式下，在eye monitor進(jìn)行jitter注入的同時(shí)，eye monitor輸出gate_emode信號(hào)為低電平信號(hào)，時(shí)鐘數(shù)據(jù)恢復(fù)電路停止接收有效數(shù)據(jù)。如圖4中的下半部分所示，在注入過程中，rdata信號(hào)為0，cdata信號(hào)則hold住，注入完后，釋放gate_mode信號(hào)，CDR的環(huán)(loop)正常工作。

可選地，在本發(fā)明上述實(shí)施例中，比例積分電路包括：

比例路徑，比例路徑的輸入端與與門的輸出端連接，比例路徑的輸出端與選擇器的第二輸入端連接。

積分路徑，積分路徑的輸入端與與門的輸出端連接。

第二加法器，第二加法器的第一輸入端和第二輸入端分別與比例路徑的輸出端和積分路徑的輸出端連接，第二加法器的輸出端分別與選擇器的第一輸入端和第一加法器的第二輸入端連接。

在一種可選的方案中，如圖6所示，比例積分電路可以包括：比例路徑rpath、積分路徑cpath和加法器1，phase detection輸出的terr分別比例路徑rpath之后，輸出rdata，phase detection輸出的terr進(jìn)過積分路徑cpath之后，輸出cdata，加法器1對(duì)rdata和cpath進(jìn)行求和運(yùn)算，輸出sum。

實(shí)施例3

根據(jù)本發(fā)明實(shí)施例，提供了一種眼圖監(jiān)測(cè)器的實(shí)施例。

圖7是根據(jù)本發(fā)明實(shí)施例的一種眼圖監(jiān)測(cè)器的示意圖，如圖7所示，該眼圖監(jiān)測(cè)器包括：

計(jì)數(shù)器71，計(jì)數(shù)器的第一輸入端輸入時(shí)鐘信號(hào)，用于根據(jù)時(shí)鐘信號(hào)，生成計(jì)數(shù)值。

符號(hào)位數(shù)據(jù)生成電路73，符號(hào)位數(shù)據(jù)生成電路的第一輸入端與計(jì)數(shù)器的輸出端連接，符號(hào)位數(shù)據(jù)生成電路的第二輸入端輸入預(yù)設(shè)值，符號(hào)位數(shù)據(jù)生成電路的第一控制端、第二控制端和第三控制端分別輸入第一控制信號(hào)、第二控制信號(hào)和第三控制信號(hào)，用于根據(jù)計(jì)數(shù)值、預(yù)設(shè)值、第一控制信號(hào)、第二控制信號(hào)和第三控制信號(hào)，生成符號(hào)位數(shù)據(jù)。

具體的，上述的預(yù)設(shè)值可以是預(yù)先設(shè)定的注入CDR中的jitter的最大值value；上述的第一控制信號(hào)、第二控制信號(hào)和第三控制信號(hào)分別為m0、m1和m2，分別是mode0，mode 1加方向，mode 1減方向輸入jitter的控制信號(hào)。

抖動(dòng)數(shù)據(jù)生成電路75，抖動(dòng)數(shù)據(jù)生成電路的第一輸入端與符號(hào)位數(shù)據(jù)生成電路的輸出端連接，抖動(dòng)數(shù)據(jù)生成電路的第一控制端輸入第四控制信號(hào)，抖動(dòng)數(shù)據(jù)生成電路的第二控制端輸入工作模式控制信號(hào)，用于根據(jù)符號(hào)位數(shù)據(jù)、第四控制信號(hào)和工作模式控制信號(hào)，生成抖動(dòng)數(shù)據(jù)。

具體的，上述的第四控制信號(hào)可以是gain信號(hào)，可以控制輸出的jitter是幾倍的value值；上述的工作模式控制信號(hào)可以是選擇工作模式的控制信號(hào)Emon_mode。

圖8是根據(jù)本發(fā)明實(shí)施例的一種可選的眼圖監(jiān)測(cè)器的示意圖，如圖8所示，在一種可選的方案中，eye monitor可以包括計(jì)數(shù)器counter、符號(hào)位數(shù)據(jù)生成電路和抖動(dòng)數(shù)據(jù)生成電路，如圖8所示的<n：0>表示二進(jìn)制信號(hào)所占位數(shù)，當(dāng)信號(hào)為2位二進(jìn)制數(shù)時(shí)，n為1。counter輸入時(shí)鐘信號(hào)clk，每個(gè)clock周期counter加1或者減1，得到計(jì)數(shù)值Counter<n:0>，其中n為Counter值的位數(shù)，符號(hào)位數(shù)據(jù)生成電路根據(jù)value<n:0>值、Counter<n:0>值、m0值、m1值和m2值，生成符號(hào)位sign，并將sign輸出至抖動(dòng)數(shù)據(jù)生成電路，抖動(dòng)數(shù)據(jù)生成電路根據(jù)sign、Gain<1:0>和Emon_mode生成jitter。

通過本發(fā)明上述實(shí)施例，通過眼圖監(jiān)測(cè)器向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)，判斷時(shí)鐘數(shù)據(jù)恢復(fù)電路輸出的恢復(fù)數(shù)據(jù)是否出現(xiàn)錯(cuò)誤，如果恢復(fù)數(shù)據(jù)出現(xiàn)錯(cuò)誤，則停止注入抖動(dòng)數(shù)據(jù)，從而實(shí)現(xiàn)向時(shí)鐘數(shù)據(jù)恢復(fù)電路中注入抖動(dòng)數(shù)據(jù)的目的，解決了現(xiàn)有技術(shù)從片外向時(shí)鐘數(shù)據(jù)恢復(fù)電路注入抖動(dòng)數(shù)據(jù)，注入過程復(fù)雜且效率低的技術(shù)問題。因此，通過本發(fā)明上述實(shí)施例提供的方案，可以達(dá)到從片內(nèi)自動(dòng)注入抖動(dòng)數(shù)據(jù)，從而達(dá)到測(cè)量時(shí)鐘數(shù)據(jù)恢復(fù)電路的裕度的目的，并且可以達(dá)到簡(jiǎn)化注入過程，提升注入效率，從而降低抖動(dòng)空間的測(cè)試周期，提高抖動(dòng)空間的測(cè)試效率的技術(shù)效果。

可選地，在本發(fā)明上述實(shí)施例中，符號(hào)位數(shù)據(jù)生成電路的輸出端與計(jì)數(shù)器的第二輸入端連接，計(jì)數(shù)器還用于根據(jù)符號(hào)位數(shù)據(jù)和時(shí)鐘信號(hào)，生成計(jì)數(shù)值。

在一種可選的方案中，如圖8所示，符號(hào)位數(shù)據(jù)生成電路將sign輸出至counter，從而counter可以根據(jù)sign生成下一個(gè)clock周期的Counter<n:0>。

可選地，在本發(fā)明上述實(shí)施例中，計(jì)數(shù)器包括：

加法器，加法器的第一輸入端與符號(hào)位數(shù)據(jù)生成電路的輸出端連接。

具體的，上述的加法器可以是N位加法器(N-bits adder)，包括輸入A端，輸入B端和輸出S端。

第一寄存器，第一寄存器的輸入端與加法器的輸出端連接，第一寄存器的時(shí)鐘控制端輸入時(shí)鐘信號(hào)，第一寄存器的正向輸出端分別與加法器的第二輸入端和計(jì)數(shù)器的輸出端連接。

具體的，上述的第一寄存器可以是d觸發(fā)器DFF1，d觸發(fā)器包括D端(即上述的輸入端)，時(shí)鐘控制端、CLR端(狀態(tài)控制端)、SET端、輸出Q端(即上述的正向輸出端)和輸出端，其中，SET端懸空，即SET＝1，當(dāng)CLR＝0時(shí)，DFF1復(fù)位，Q＝0；當(dāng)CLR＝1時(shí)，Q＝D。

在一種可選的方案中，如圖8所示，計(jì)數(shù)器counter可以由加法器N-bits adder和第一寄存器DFF1組成，每個(gè)clock周期counter加1或者減1，eye monitor有兩種工作模式，即連續(xù)工作模式mode 0和間斷工作模式mode 1，在mode 0模式下，初始狀態(tài)下counter為0，然后每個(gè)clock時(shí)鐘周期+1，直到counter值等于設(shè)定的value值后，counter開始每個(gè)時(shí)鐘周期-1，再計(jì)數(shù)到-1*value值時(shí)開始+1，重復(fù)這樣的行為完成jitter的注入；在mode1模式下，是對(duì)CDR有周期性的間斷注入jitter，而且注入的jitter有兩個(gè)方向分別為正方向+1，負(fù)方向-1，當(dāng)沿一個(gè)方向注入的值達(dá)到value或者-1*value值時(shí)，停止jitter注入，間隔一定時(shí)間然后重復(fù)操作，間隔的時(shí)間可以通過eye monitor的set_rtime端進(jìn)行設(shè)置。如圖4中的上半部分所示，其中，clk是時(shí)鐘信號(hào)，RB信號(hào)是復(fù)位reset清零信號(hào)，sign是符號(hào)位，在mode 0模式下，jitter信息是以2倍的value值乘以clock周期為周期進(jìn)行周期性的注入；在mode 1模式下，在注入一個(gè)value值乘以clock周期后停止注入，經(jīng)過一個(gè)set rtime cycle后繼續(xù)注入。

可選地，在本發(fā)明上述實(shí)施例中，符號(hào)位數(shù)據(jù)生成電路包括：

第一異或門，第一異或門的第一輸入端輸入預(yù)設(shè)值，第一異或門的第二輸入端輸入計(jì)數(shù)值。

第二異或門，第二異或門的第一輸入端輸入預(yù)設(shè)值，第二異或門的第二輸入端輸入計(jì)數(shù)值的取反值。

第二寄存器，第二寄存器的第一輸入端與第一異或門的輸出端連接，第二寄存器的第二輸入端與第二異或門的輸出端連接。

具體的，上述的第二寄存器可以是RS觸發(fā)器RST1，RST1包括：輸入R端(R＝CLS)、輸入S端、輸出Q端(即上述的正向輸出端)和輸出端，其中，當(dāng)S＝1，R＝0時(shí)，Q＝0，當(dāng)S＝0，R＝1時(shí)，Q＝1，

第一選擇器，第一選擇器的第一輸入端與第二寄存器的正向輸出端連接，第一選擇器的第二輸入端輸入低電平信號(hào)，第一選擇器的第三輸入端輸入高電平信號(hào)，第一選擇器的第一控制端、第二控制端和第三控制端分別輸入第一控制信號(hào)、第二控制信號(hào)和第三控制信號(hào)，第一選擇器的輸出端與符號(hào)位數(shù)據(jù)生成電路的輸出端連接。

具體的，上述的選擇器可以是3選1選擇器(MUX 3-1)MUX1；上述的高電平信號(hào)可以為1；上述的低電平信號(hào)可以為0。

在一種可選的方案中，如圖8所示，符號(hào)位數(shù)據(jù)生成電路可以包括：第一異或門XOR1、第二異或門XOR2，第二寄存器RST1和第一選擇器MUX1，XOR1的兩個(gè)輸入端分別輸入value<n:0>和Counter<n:0>，輸出端輸出Set_s1；XOR2的兩個(gè)輸入端分別輸入value<n:0>和-1*Counter<n:0>，輸出端輸出Set_a1；RST1的S端輸入Set_s1，R端輸入Set_a1，Q端輸出sign1；MUX1的三個(gè)輸入端分別輸入sign1、0和1，三個(gè)控制端分別輸入m0、m1和m2，輸出端輸出sign。

可選地，在本發(fā)明上述實(shí)施例中，抖動(dòng)數(shù)據(jù)生成電路包括：

第二選擇器，第二選擇器的第一輸入端輸入符號(hào)位數(shù)據(jù)，第二選擇器的第二輸入端輸入符號(hào)位數(shù)據(jù)的兩倍，第二選擇器的第三輸入端輸入符號(hào)位數(shù)據(jù)的四倍，第二選擇器的第四輸入端輸入符號(hào)位數(shù)據(jù)的八倍，第二選擇器的控制端輸入第四控制信號(hào)。

具體的，上述的第二選擇器可以是4選1選擇器(MUX 4-1)MUX2。

第一與非門，第一與非門的第一輸入端輸入工作模式控制信號(hào)。

與門，與門的第一輸入端與第二選擇器的輸出端連接，與門的第二輸入端與第一與非門的輸出端連接，與門的輸出端與抖動(dòng)數(shù)據(jù)生成電路的輸出端連接。

在一種可選的方案中，如圖8所示，抖動(dòng)數(shù)據(jù)生成電路可以包括：第二選擇器MUX2、第一與非門NAND1和與門AND1，MUX2的四個(gè)輸入端分別輸入‘sign，X1’、‘sign，X2’、‘sign，X4’和‘sign，X8’，其中，X1表示sign的一倍，X2表示sign的兩倍，X4表示sign的四倍和X8表示sign的八倍，控制端輸入Gain<1:0>，輸出端輸出errout<3:0>；NAND1的一個(gè)輸入端輸入Emon_mode，輸出端與AND1的一個(gè)輸入端連接；AND1的另一個(gè)輸入端輸入errout<3:0>，輸出端輸出errout_pre<3:0>。

可選地，在本發(fā)明上述實(shí)施例中，眼圖監(jiān)測(cè)器還包括：

清零信號(hào)生成電路，清零信號(hào)生成電路的第一輸入端輸入時(shí)鐘信號(hào)，清零信號(hào)生成電路的第二輸入端輸入預(yù)設(shè)值，清零信號(hào)生成電路的第三輸入端輸入計(jì)數(shù)值，清零信號(hào)生成電路的第四輸入端輸入復(fù)位信號(hào)，清零信號(hào)生成電路的第一控制端輸入工作模式控制信號(hào)，清零信號(hào)生成電路的第二控制端輸入間隔時(shí)間信號(hào)，清零信號(hào)生成器的第一輸出端與計(jì)數(shù)器的控制端連接，清零信號(hào)生成器的第二輸出端與抖動(dòng)數(shù)據(jù)生成電路的第三輸入端連接，用于根據(jù)時(shí)鐘信號(hào)、預(yù)設(shè)值、計(jì)數(shù)值、復(fù)位信號(hào)、工作模式控制信號(hào)和間隔時(shí)間信號(hào)，生成清零信號(hào)。

具體的，上述的復(fù)位信號(hào)可以是reset信號(hào)，通過該信號(hào)可以控制清零信號(hào)生成電路生成清零信號(hào)；上述的間隔時(shí)間信號(hào)可以是set_rtime，通過該信號(hào)可以控制mode 1模式下，注入jitter的間隔時(shí)間。

計(jì)數(shù)器還用于在接收到清零信號(hào)之后，輸出的計(jì)數(shù)值為0。

在一種可選的方案中，如圖8所示，眼圖監(jiān)測(cè)器還可以包括：清零信號(hào)生成電路，四個(gè)輸入端分別輸入時(shí)鐘信號(hào)clk，計(jì)數(shù)值Counter<n:0>，set_rtime<1:0>和Emon_mode，輸出的Emode2_en取反后，輸入至NAND1的另一個(gè)輸入端，NAND1的輸出端輸出RB清零信號(hào)至DFF1的CLR端。當(dāng)RB＝0時(shí)，計(jì)數(shù)值Counter<n:0>＝0，即計(jì)數(shù)器輸出的計(jì)數(shù)值為0。

可選地，在本發(fā)明上述實(shí)施例中，清零信號(hào)生成電路包括：

第三異或門，第三異或門的第一輸入端輸入預(yù)設(shè)值，第三異或門的第二輸入端輸入計(jì)數(shù)值。

第三寄存器，第三寄存器的第一輸入端與第三異或門的輸出端連接，第三寄存器的反向輸出端與清零信號(hào)生成電路的第二輸出端連接。

具體的，上述的第三寄存器可以是RS觸發(fā)器RST2，RST2包括：輸入R端(即上述的第一輸入端)、輸入S端(第二輸入端)、輸出Q端(正向輸出端)和輸出端(即上述的反向輸出端)，其中當(dāng)S＝1，R＝0時(shí)，Q＝0，當(dāng)S＝0，R＝1時(shí)，Q＝1，

或門，或門的第一輸入端輸入時(shí)鐘信號(hào)。

第四寄存器，第四寄存器的時(shí)鐘控制端與或門的輸出端連接，第四寄存器的狀態(tài)控制端與第三寄存器的正向輸出端連接。

具體的，上述的第四寄存器可以是d觸發(fā)器DFF2，DFF2包括D端(輸入端)，時(shí)鐘控制端、CLR端(即上述的狀態(tài)控制端)、SET端、輸出Q端(正向輸出端)和輸出端，其中，SET端懸空，即SET＝1，當(dāng)CLR＝0時(shí)，DFF1復(fù)位，Q＝0；當(dāng)CLR＝1時(shí)，Q＝D。

第一反相器，第一反相器的輸入端與第四寄存器的正向輸出端連接，第一反相器的輸出端與第四寄存器的輸入端連接。

第三選擇器，第三選擇器的第一輸入端、第二輸入端、第三輸入端和第四輸入端分別與或門的輸出端連接，第三選擇器的控制端輸入間隔時(shí)間信號(hào)。

具體的，上述的第三選擇器可以是四選一選擇器MUX3(MUX 4-1)。

第二反相器，第二反相器的輸入端與第三選擇器的輸出端連接，第二反相器的輸出端分別與或門的第二輸入端和第四寄存器的第二輸入端連接。

第四選擇器，第四選擇器的第一輸入端輸入復(fù)位信號(hào)，第四選擇器的第二輸入端與第四寄存器的反向輸出端連接，第四選擇器的控制端輸入工作模式控制信號(hào)，第四選擇器的輸出端與清零信號(hào)生成器的第一輸出端連接。

具體的，上述的第四選擇器可以是二選一選擇器MUX4(MUX 2-1)。

在一種可選的方案中，如圖8所示，清零信號(hào)生成電路可以包括：第三異或門XOR3、或門OR1、第三寄存器RST2、第四寄存器DFF2、第一反相器TTL1，第三選擇去MUX3、第四選擇器MUX4和第二反相器TTL2。XOR4的一個(gè)輸入端輸入clk，輸出端輸出q<0>；MUX4的四個(gè)輸入端分別輸入q<m>、q<m-1>、q<m-2>和q<m-3>，控制端輸出Set_rtime<1:0>，輸出端與TTL2的輸入端連接，TTL2的輸出端輸出Ini_out至XOR4的另一個(gè)輸入端；XOR3的兩個(gè)輸入端分別輸入value值value<n:0>和計(jì)數(shù)值Counter<n:0>，輸出端輸出Set_mod1_s1至RST2的S端；RST2的R端輸入Ini_out取反后的值，Q端輸出Start_count至DFF2的CLR端，端輸出Emode2_en至MUX4的一個(gè)輸入端；DFF2的時(shí)鐘控制端輸入q<m-1:0>，Q端與TTL1的輸入端連接，TTL1的輸出端輸出q<m:1>至DFF2的D端；MUX3的輸入端分別輸入Emode2_en和Em_rst(即上述的復(fù)位信號(hào))，控制端輸入Emon_mode，輸出端輸出RB至counter的CLR端。

可選地，在本發(fā)明上述實(shí)施例中，眼圖監(jiān)測(cè)器還包括：

控制信號(hào)生成電路，控制信號(hào)生成電路的第一輸入端輸入使能信號(hào)，控制信號(hào)生成電路的第二輸入端輸入工作模式控制信號(hào)，控制信號(hào)生成電路的第三輸入端與清零信號(hào)生成電路的第二輸出端連接，用于在使能信號(hào)、工作模式控制信號(hào)和清零信號(hào)生成電路的第二輸出端輸出的信號(hào)均為高電平信號(hào)的情況下，輸出低電平信號(hào)。

具體的，上述的使能信號(hào)可以是eye monitor的enable信號(hào)。

在一種可選的方案中，如圖8所示，控制信號(hào)生成電路的輸入端分別輸入使能信號(hào)Add_emonitor、Emon_mode和Emode2_en，輸出gate_emode，當(dāng)Add_emonitor＝Emon_mode＝Emode2_en＝1時(shí)，gate_emode＝0，從而eye monitor輸出控制信號(hào)為低電平信號(hào)。在工作mode 1模式下，在eye monitor進(jìn)行jitter注入的同時(shí)，eye monitor輸出gate_emode信號(hào)為低電平信號(hào)，時(shí)鐘數(shù)據(jù)恢復(fù)電路停止接收有效數(shù)據(jù)。如圖4中的下半部分所示，在注入過程中，rdata信號(hào)為0，cdata信號(hào)則hold住，注入完后，釋放gate_mode信號(hào)，CDR的環(huán)(loop)正常工作。

可選地，在本發(fā)明上述實(shí)施例中，控制信號(hào)生成電路包括：

第二與非門，第二與非門的第一輸入端輸入使能信號(hào)，第二與非門的第二輸入端輸入工作模式控制信號(hào)，第二與非門的第三輸入端與清零信號(hào)生成電路的第二輸出端連接，第二與非門的輸出端與控制信號(hào)生成電路的輸出端連接。

在一種可選的方案中，如圖8所示，控制信號(hào)生成電路可以包括：第二與非門NAND2，NAND2的輸入端分別輸入Add_emonitor、Emon_mode和Emode2_en，輸出端輸出gate_emode，當(dāng)Add_emonitor＝Emon_mode＝Emode2_en＝1時(shí)，gate_emode＝0，從而eye monitor輸出控制信號(hào)為低電平信號(hào)。

上述本發(fā)明實(shí)施例序號(hào)僅僅為了描述，不代表實(shí)施例的優(yōu)劣。

在本發(fā)明的上述實(shí)施例中，對(duì)各個(gè)實(shí)施例的描述都各有側(cè)重，某個(gè)實(shí)施例中沒有詳述的部分，可以參見其他實(shí)施例的相關(guān)描述。

在本申請(qǐng)所提供的幾個(gè)實(shí)施例中，應(yīng)該理解到，所揭露的技術(shù)內(nèi)容，可通過其它的方式實(shí)現(xiàn)。其中，以上所描述的裝置實(shí)施例僅僅是示意性的，例如所述單元的劃分，可以為一種邏輯功能劃分，實(shí)際實(shí)現(xiàn)時(shí)可以有另外的劃分方式，例如多個(gè)單元或組件可以結(jié)合或者可以集成到另一個(gè)系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點(diǎn)，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，單元或模塊的間接耦合或通信連接，可以是電性或其它的形式。

所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個(gè)地方，或者也可以分布到多個(gè)單元上。可以根據(jù)實(shí)際的需要選擇其中的部分或者全部單元來實(shí)現(xiàn)本實(shí)施例方案的目的。

另外，在本發(fā)明各個(gè)實(shí)施例中的各功能單元可以集成在一個(gè)處理單元中，也可以是各個(gè)單元單獨(dú)物理存在，也可以兩個(gè)或兩個(gè)以上單元集成在一個(gè)單元中。上述集成的單元既可以采用硬件的形式實(shí)現(xiàn)，也可以采用軟件功能單元的形式實(shí)現(xiàn)。

所述集成的單元如果以軟件功能單元的形式實(shí)現(xiàn)并作為獨(dú)立的產(chǎn)品銷售或使用時(shí)，可以存儲(chǔ)在一個(gè)計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對(duì)現(xiàn)有技術(shù)做出貢獻(xiàn)的部分或者該技術(shù)方案的全部或部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計(jì)算機(jī)軟件產(chǎn)品存儲(chǔ)在一個(gè)存儲(chǔ)介質(zhì)中，包括若干指令用以使得一臺(tái)計(jì)算機(jī)設(shè)備(可為個(gè)人計(jì)算機(jī)、服務(wù)器或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個(gè)實(shí)施例所述方法的全部或部分步驟。而前述的存儲(chǔ)介質(zhì)包括：U盤、只讀存儲(chǔ)器(ROM，Read-Only Memory)、隨機(jī)存取存儲(chǔ)器(RAM，Random Access Memory)、移動(dòng)硬盤、磁碟或者光盤等各種可以存儲(chǔ)程序代碼的介質(zhì)。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。