本發(fā)明涉及CMOS圖像傳感器領域，特別是涉及一種監(jiān)控CIS像素單元相關電容的電路及方法。

背景技術：

CIS(CMOS Image Sensor)，即CMOS圖像傳感器，具有低功耗(CMOS的耗電量只有普通CCD的1/3左右)、低成本、高可靠、寬動態(tài)范圍以及與硅基元件工藝高度兼容，正在逐步取代傳統(tǒng)CCD(Charge Coupled Device)圖像傳感器在市場中的地位。

圖1為典型的4T CIS單元結(jié)構(gòu)，由傳輸管Tx、復位管RST、源極跟隨器SF、行選擇器RS以及光電二極管PD組成，其中T_{1_1}為傳輸管Tx，P_{1_1}為復位管RST，S_{1_1}為源極跟隨器SF，R_{1_1}為行選擇器RS，D_{1_1}為光電二極管PD，圖2為圖1的4T CIS單元的等效電容示意圖，其中，6為D_{1_1}光電二極管PD的等效電容，7為FD點對地的等效電容，T_{1_1}為傳輸管Tx等效為開關沒這種4T結(jié)構(gòu)單元以陣列的形式構(gòu)成圖像傳感器的像素區(qū)。具體地，該4T CIS單元由4個CMOS管和一個光電二極管PD組成，傳輸管T_{1_1}的源極接光電二極管D_{1_1}的陰極，光電二極管D_{1_1}的陽極接地，傳輸管T_{1_1}的漏極與復位管P_{1_1}的源極和源極跟隨器S_{1_1}的柵極相連組成節(jié)點FD_{1_1}，復位管P_{1_1}的漏極和源極跟隨器S_{1_1}的漏極接電源V_dd，源極跟隨器S_{1_1}的源極連接行選擇器R_{1_1}的漏極，行選擇器R_{1_1}的源極為輸出V_out，傳輸管T_{1_1}的柵極連接傳輸控制信號TX G，復位管P_{1_1}的柵極連接復位控制信號RST G，行選擇器R_{1_1}的柵極連接行選擇控制信號RS G。進行電容測量時，復位控制信號RST G和行選擇控制信號RS G為低，復位管P_{1_1}和行選擇器R_{1_1}關閉，其等效電路為光電二極管PD的電容C_{PD1_1}和FD點的等效電容C_{FD1_1}通過傳輸管T_{1_1}并聯(lián)。滿阱容量是表征CIS性能的一項參數(shù)，表示能被轉(zhuǎn)移出來最大的光電子數(shù)。該參數(shù)與光電二極管以及FD點電容直接相關，通過監(jiān)控這兩項電容即可監(jiān)控芯片的滿阱容量。

由于PD的尺寸不斷縮小，傳統(tǒng)監(jiān)控二極管電容的結(jié)構(gòu)為大尺寸二極管，主要由于測試電容儀器的精度有限，所以被測二極管電容面積一般在上萬平方微米。但實際上CIS的像素區(qū)是由小尺寸的PD陣列構(gòu)成，傳統(tǒng)的監(jiān)控結(jié)構(gòu)忽略了邊緣效應，由于PD的尺寸隨著集成度的增加越來越小，邊緣的電容影響越大，傳統(tǒng)監(jiān)控結(jié)構(gòu)已經(jīng)不能準確監(jiān)控PD的電容。

技術實現(xiàn)要素：

為克服上述現(xiàn)有技術存在的不足，本發(fā)明之目的在于提供一種監(jiān)控CIS像素單元相關電容的電路及方法，其可精確的監(jiān)控CIS中PD的電容以及FD電容。

為達上述及其它目的，本發(fā)明提出一種監(jiān)控CIS像素單元相關電容的電路，該電路包括m×n個4T CIS單元組成的陣列，將4T CIS單元的各引腳并聯(lián)引出，通過控制作為控制開關的傳輸控制信號TX G，實現(xiàn)測量PD等效電容以及FD等效電容。

進一步地，所有PD等效電容并聯(lián)，所有FD等效電容并聯(lián)，所有TX G等效開關并聯(lián)，且三者并聯(lián)后串聯(lián)。

進一步地，將該陣列中的m×n個傳輸管T_{1_1}～T_{m_n}的柵極均連接至傳輸控制信號TX G，將m×n個行選擇器R_{1_1}～R_{m_n}的柵極均連接至行選擇控制信號RS G，將m×n個復位管P_{1_1}～P_{m_n}的柵極均連接至復位控制信號RST G，將m×n個4T CIS單元的節(jié)點FD_{1_1}～FD_{m_n}均連接到一起作為電容測試的輸出端FD，將m×n個4T CIS單元的輸出均連接到一起作為CIS的輸出。

進一步地，將傳輸控制信號TX G置低，測得像素陣列FD等效電容C_FD，將傳輸控制信號TX G置高，在FD節(jié)點測得的電容為節(jié)點FD總等效電容C_FD與光電管總等效電容C_PD之和C_FD+C_PD，將兩者相減可得到光電管總等效電容C_PD。

進一步地，該陣列的數(shù)量根據(jù)電容測試機臺精度確定。

為達到上述目的，本發(fā)明還提供一種監(jiān)控CIS像素單元相關電容的方法，包括如下步驟：

步驟一，以被監(jiān)控芯片的4T CIS單元版圖為基礎，并以相同的方式組成一個m×n的陣列，將4TCIS單元的陣列各端口并聯(lián)；

步驟二，測量電容時，將復位控制信號RST G和行選擇控制信號RS G置低；

步驟三，將傳輸控制信號TX G置低，關閉所有的m×n個傳輸管T_{1_1}～T_{m_n}，在FD節(jié)點測得電容即為節(jié)點FD總等效電容C_FD，將傳輸控制信號TX G置高，開啟所有的m×n個傳輸管T_{1_1}～T_{m_n}，測得光電管總等效電容C_PD。

進一步地，于步驟一中，所有PD等效電容并聯(lián)，所有FD等效電容并聯(lián)，所有TX G等效開關并聯(lián)，且三者并聯(lián)后串聯(lián)。

進一步地，將該陣列中的m×n個傳輸管T_{1_1}～T_{m_n}的柵極均連接至傳輸控制信號TX G，將m×n個行選擇器R_{1_1}～R_{m_n}的柵極均連接至行選擇控制信號RS G，將m×n個復位管P_{1_1}～P_{m_n}的柵極均連接至復位控制信號RST G，將m×n個4T CIS單元的節(jié)點FD_{1_1}～FD_{m_n}均連接到一起作為電容測試的輸出端FD，將m×n個4T CIS單元的輸出均連接到一起作為CIS的輸出。

進一步地，于步驟二中，將復位控制信號RST G和行選擇控制信號RS G置低，關閉m×n個復位管P_{1_1}～P_{m_n}和m×n個行選擇器R_{1_1}～R_{m_n}關閉，該陣列中所有節(jié)點FD_{1_1}～FD_{m_n}等效電容C_{FD1_1}～C_{FDm_n}并聯(lián)形成節(jié)點FD總等效電容C_FD，各4T CIS單元的PD等效電容與相應的傳輸管串聯(lián)后并聯(lián)形成光電管總等效電容C_PD。

進一步地，于步驟三中，將傳輸控制信號TX G置高，開啟所有的m×n個傳輸管T_{1_1}～T_{m_n}，m×n個光電管PD通過各自的開關被連接至節(jié)點FD，在FD節(jié)點測得的電容為節(jié)點FD總等效電容C_FD與光電管總等效電容C_PD之和C_FD+C_PD，將兩者相減得出光電管總等效電容C_PD。

與現(xiàn)有技術相比，本發(fā)明一種監(jiān)控CIS像素單元相關電容的電路及方法，在CIS產(chǎn)品中，基于版圖像素區(qū)的單元陣列，將各像素單元的引腳并聯(lián)，通過控制Tx開關，在一個測試結(jié)構(gòu)上實現(xiàn)測量PD等效電容以及FD等效電容，實現(xiàn)了精確監(jiān)控像素區(qū)相關電容的目的，即可監(jiān)控產(chǎn)品滿阱容量。

附圖說明

圖1為典型的4T CIS單元結(jié)構(gòu)示意圖；

圖2為圖1的4T CIS單元的等效電容示意圖；

圖3為本發(fā)明一種監(jiān)控CIS像素單元相關電容的電路的電路示意圖；

圖4為本發(fā)明一種監(jiān)控CIS像素單元相關電容的方法的步驟流程圖。

具體實施方式

以下通過特定的具體實例并結(jié)合附圖說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點與功效。本發(fā)明亦可通過其它不同的具體實例加以施行或應用，本說明書中的各項細節(jié)亦可基于不同觀點與應用，在不背離本發(fā)明的精神下進行各種修飾與變更。

圖3為本發(fā)明一種監(jiān)控CIS像素單元相關電容的電路的電路示意圖。如圖1所示，本發(fā)明一種監(jiān)控CIS像素單元相關電容的電路，包括m×n個4T CIS單元組成的陣列，在本發(fā)明較佳實施例中，以被監(jiān)控芯片的4T CIS單元版圖為基礎，并以相同的方式組成一個m×n的陣列(m行、n列個4T CIS單元)，將4T CIS單元陣列的各端口并聯(lián)，即將m×n個傳輸管T_{1_1}～T_{m_n}的柵極均連接至傳輸控制信號TX G，將m×n個行選擇器R_{1_1}～R_{m_n}的柵極均連接至行選擇控制信號RS G，將m×n個復位管P_{1_1}～P_{m_n}的柵極均連接至復位控制信號RST G，將m×n個4T CIS單元的節(jié)點FD_{1_1}～FD_{m_n}均連接到一起作為電容測試的輸出端FD，將m×n個4T CIS單元的輸出V_out均連接到一起作為CIS的輸出，陣列的數(shù)量(行數(shù)m和列數(shù)n)可根據(jù)電容測試機臺精度確定，如機臺測試精度為0.1pF，F(xiàn)D電容約為1fF，則測試結(jié)構(gòu)至少需要100個4T CIS單元。

圖4為本發(fā)明一種監(jiān)控CIS像素單元相關電容的方法的步驟流程圖。如圖4所示，本發(fā)明一種監(jiān)控CIS像素單元相關電容的方法，包括如下步驟：

步驟401，以被監(jiān)控芯片的4T CIS單元版圖為基礎，并以相同的方式組成一個m×n的陣列(m行、n列個4T CIS單元)，將4T單元的陣列各端口并聯(lián)，即將m×n個傳輸管T_{1_1}～T_{m_n}的柵極均連接至傳輸控制信號TX G，將m×n個行選擇器R_{1_1}～R_{m_n}的柵極均連接至行選擇控制信號RS G，將m×n個復位管P_{1_1}～P_{m_n}的柵極均連接至復位控制信號RST G，將m×n個4T CIS單元的節(jié)點FD_{1_1}～FD_{m_n}均連接到一起作為電容測試的輸出端FD，將m×n個4T CIS單元的輸出V_out均連接到一起作為CIS的輸出，陣列的數(shù)量(行數(shù)m和列數(shù)n)可根據(jù)電容測試機臺精度確定，如機臺測試精度為0.1pF，F(xiàn)D電容約為1fF，則測試結(jié)構(gòu)至少需要100個4T CIS單元。

步驟402，測量電容時，將復位控制信號RST G和行選擇控制信號RS G置低，關閉m×n個復位管P_{1_1}～P_{m_n}和m×n個行選擇器R_{1_1}～R_{m_n}關閉，陣列中如圖2所示的所有節(jié)點FD_{1_1}～FD_{m_n}等效電容C_{FD1_1}～C_{FDm_n}并聯(lián)形成節(jié)點FD總等效電容C_FD，各4T CIS單元的PD等效電容C_{PDj_j}(i＝1,……,m，j＝1,……n,)與相應的傳輸管T_{j_j}(i＝1,……,m，j＝1,……n,)串聯(lián)后并聯(lián)形成光電管總等效電容C_PD。

步驟403，將傳輸控制信號TX G置低，關閉所有的m×n個傳輸管T_{1_1}～T_{m_n}，在FD節(jié)點測得電容即為節(jié)點FD總等效電容C_FD，將傳輸控制信號TX G置高，開啟所有的m×n個傳輸管T_{1_1}～T_{m_n}，m×n個光電管PD通過各自的開關被連接至節(jié)點FD，在FD節(jié)點測得的電容為節(jié)點FD總等效電容C_FD與光電管總等效電容C_PD之和C_FD+C_PD，將兩者相減可得出光電管總等效電容C_PD。

在實際中，由于C_PD較小，若僅測量該電容，測試結(jié)構(gòu)需要占更大的面積。上述方法使得測試結(jié)構(gòu)面積小，且通過控制Tx開關狀態(tài)實現(xiàn)在一個測試結(jié)構(gòu)上同時測得PD電容和FD電容。

綜上所述，本發(fā)明一種監(jiān)控CIS像素單元相關電容的電路及方法，在CIS產(chǎn)品中，基于版圖像素區(qū)的單元陣列，將各像素單元的引腳并聯(lián)，通過控制Tx開關，在一個測試結(jié)構(gòu)上實現(xiàn)測量PD等效電容以及FD等效電容，實現(xiàn)了精確監(jiān)控像素區(qū)相關電容的目的，即可監(jiān)控產(chǎn)品滿阱容量。

上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領域技術人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾與改變。因此，本發(fā)明的權利保護范圍，應如權利要求書所列。