本發(fā)明屬于通用接口技術領域，尤其涉及一種DVI接口電路及電視機。

背景技術：

DVI(Digital Visual Interface，數(shù)字視頻接口)接口是一種數(shù)字視頻顯示接口，連接于上位機的顯卡與顯示屏控制電路之間，負責接收來自上位機輸出的數(shù)字視頻圖像信息，并將該數(shù)字視頻圖像信息輸出至顯示屏控制電路。

傳統(tǒng)的DVI接口電路只包括DVI接口，DVI接口將接收到的數(shù)字視頻圖像信息直接輸出至顯示屏控制電路，電路中的靜電會直接串入顯示屏控制電路，給顯示屏控制電路中的芯片造成損壞。因此，現(xiàn)有技術存在DVI接口電路中的靜電直接串入顯示屏控制電路，造成顯示屏控制電路的芯片損壞的問題。

技術實現(xiàn)要素：

本發(fā)明的目的在于提供一種DVI接口電路及電視機，旨在解決現(xiàn)有的DVI接口電路中的靜電直接串入顯示屏控制電路，造成顯示屏控制電路的芯片損壞的問題。

本發(fā)明提供了一種DVI接口電路，連接于上位機的顯卡與顯示屏控制電路之間，所述DVI接口電路包括DVI接口，所述DVI接口連接上位機的顯卡及顯示屏控制電路，其特征在于，所述DVI接口電路還包括數(shù)字靜電保護單元和模擬靜電保護單元；

所述數(shù)字靜電保護單元的輸入端和所述模擬靜電保護單元的輸入端均連接于所述DVI接口，所述數(shù)字靜電保護單元的輸出端和所述模擬靜電保護單元的輸出端均與所述顯示屏控制電路的輸入端連接；

當所述DVI接口輸出數(shù)字信號至所述數(shù)字靜電保護單元時，所述數(shù)字靜電保護單元對所述DVI接口所輸出的靜電進行吸收處理；當所述DVI接口輸出模擬信號至所述模擬靜電保護單元時，所述模擬靜電保護單元對所述DVI接口所輸出的靜電進行吸收處理。

本發(fā)明還提供了一種電視機，其包括顯卡和顯示屏控制電路，所述電視機還包括上述的DVI接口電路。

本發(fā)明通過在DVI接口和顯示屏控制電路之間設置數(shù)字靜電保護單元和模擬靜電保護單元，數(shù)字靜電保護單元的輸入端和模擬靜電保護單元的輸入端均連接于DVI接口，數(shù)字靜電保護單元的輸出端和模擬靜電保護單元的輸出端均與顯示屏控制電路的輸入端連接，當DVI接口輸出數(shù)字信號至數(shù)字靜電保護單元時，數(shù)字靜電保護單元對DVI接口所輸出的靜電進行吸收處理；當DVI接口輸出模擬信號至模擬靜電保護單元時，模擬靜電保護單元對DVI接口所輸出的靜電進行吸收處理，從而解決DVI接口電路中的靜電直接串入顯示屏控制電路，造成顯示屏控制電路的芯片損壞的問題。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本發(fā)明實施例一提供的DVI接口電路的單元結構示意圖；

圖2是本發(fā)明實施例一提供的DVI接口電路的電路結構示意圖；

圖3是本發(fā)明實施例二提供的DVI接口電路的單元結構示意圖；

圖4是本發(fā)明實施例二提供的DVI接口電路的電路結構示意圖。

具體實施方式

為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

需要說明的是，本發(fā)明的說明書和權利要求書中的術語“包括”以及它們?nèi)魏巫冃?，意圖在于覆蓋不排他的包含。例如包含一系列步驟或單元的過程、方法或系統(tǒng)、產(chǎn)品或設備沒有限定于已列出的步驟或單元，而是可選地還包括沒有列出的步驟或單元，或可選地還包括對于這些過程、方法、產(chǎn)品或設備固有的其它步驟或單元。此外，術語“第一”、“第二”和“第三”等是用于區(qū)別不同對象，而非用于描述特定順序。

本發(fā)明實施例為了解決DVI接口電路中的靜電直接串入顯示屏控制電路，造成顯示屏控制電路的芯片損壞的問題，提供了一種DVI接口電路及電視機，其中主要通過在DVI接口和顯示屏控制電路之間設置數(shù)字靜電保護單元和模擬靜電保護單元，當DVI接口輸出數(shù)字信號至數(shù)字靜電保護單元時，數(shù)字靜電保護單元對DVI接口所輸出的靜電進行吸收處理；當DVI接口輸出模擬信號至模擬靜電保護單元時，模擬靜電保護單元對DVI接口所輸出的靜電進行吸收處理，從而解決DVI接口電路中的靜電直接串入顯示屏控制電路，造成顯示屏控制電路的芯片損壞的問題。

為了具體說明上述DVI接口電路及電視機，以下結合具體實施例進行詳細說明：

實施例一：

圖1示出了本發(fā)明實施例一提供的DVI接口電路的單元結構，為了便于說明，僅示出了與本實施例相關的部分，詳述如下：

如圖1所示，本發(fā)明實施例提供的DVI接口電路，連接于上位機的顯卡與顯示屏控制電路之間，DVI接口電路包括DVI接口11，DVI接口連接上位機的顯卡及顯示屏控制電路，其特征在于，DVI接口電路還包括數(shù)字靜電保護單元12和模擬靜電保護單元13。

其中，數(shù)字靜電保護單元12的輸入端和模擬靜電保護單元13的輸入端均連接于DVI接口11，數(shù)字靜電保護單元12的輸出端和模擬靜電保護單元13的輸出端均與顯示屏控制電路的輸入端連接。

當DVI接口11輸出數(shù)字信號至數(shù)字靜電保護單元12時，數(shù)字靜電保護單元12對DVI接口11所輸出的靜電進行吸收處理；當DVI接口11輸出模擬信號至模擬靜電保護單元13時，模擬靜電保護單元12對DVI接口11所輸出的靜電進行吸收處理。

在本發(fā)明實施例中，具體的，在DVI接口11和顯示屏控制電路之間設置數(shù)字靜電保護單元12和模擬靜電保護單元13，當DVI接口11輸出數(shù)字信號至數(shù)字靜電保護單元12時，數(shù)字靜電保護單元12對DVI接口11所輸出的靜電進行吸收處理；當DVI接口11輸出模擬信號至模擬靜電保護單元13時，模擬靜電保護單元13對DVI接口11所輸出的靜電進行吸收處理，從而解決DVI接口電路中的靜電直接串入顯示屏控制電路，造成顯示屏控制電路的芯片損壞的問題。

圖2示出了本發(fā)明實施例一提供的DVI接口電路的電路結構，為了便于說明，僅示出了與本發(fā)明實施例相關的部分，詳述如下：

如圖2所示，作為本發(fā)明一實施例，數(shù)字信號靜電保護單元12包括第一靜電保護芯片U1和第二靜電保護芯片U2。

第一靜電保護芯片U1的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4和第二靜電保護芯片U2的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4構成數(shù)字靜電保護單元12的輸入端。

第一靜電保護芯片U1的第一輸出引腳NC1、第二輸出引腳NC2、第三輸出引腳NC3以及第四輸出引腳NC4和第二靜電保護芯片U2的第一輸出引腳NC1、第二輸出引腳NC2、第三輸出引腳NC3以及第四輸出引腳NC4構成數(shù)字靜電保護單元12的輸出端。

第一靜電保護芯片U1的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4分別與DVI接口11的負時鐘引腳TXC-、正時鐘引腳TXC+、第一數(shù)據(jù)負極引腳TX0-以及第一數(shù)據(jù)正極引腳TX0+連接，第二靜電保護芯片U2的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4分別與DVI接口11的第二數(shù)據(jù)負極引腳TX1-、第二數(shù)據(jù)正極引腳TX1+、第三數(shù)據(jù)負極引腳TX2-以及第三數(shù)據(jù)正極引腳TX2+連接。

具體的，在本發(fā)明實施例中，第一靜電保護芯片U1和第二靜電保護芯片U2均是型號為AZ1045-04F的靜電保護芯片。靜電保護芯片AZ1045-04F實質是一個可控二極管，具有極快的靜電保護速度，由很低容量的控向二極管和一個等同于TVS二極管組成。當DVI接口11輸出信號到上述靜電保護芯片AZ1045-04F，該芯片的控向二極管把該信號中的靜電導向地，即對DVI接口11所輸出的靜電進行吸收處理。

模擬靜電保護單元13包括第一單路雙向二極管D1、第一電容C1、第二單路雙向二極管D2、第二電容C2、第三單路雙向二極管D3、第三電容C3、穩(wěn)壓二極管ZD1、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4以及第三靜電保護芯片U3。

第一單路雙向二極管D1的第一端、第二單路雙向二極管D2的第一端、第三電容C3的第一端、第三靜電保護芯片U3的第二輸入引腳I/O2及第三靜電保護芯片U3的第三輸入引腳I/O3構成模擬靜電保護單元13的輸入端。

第二電阻的第二端和第三電阻的第二端構成模擬靜電保護單元13的輸出端。

第一單路雙向二極管D1的第一端連接DVI接口11的熱插拔檢測信號引腳HP Detect，第一電容C1的第一端連接第一單路雙向二極管D1的第一端，第一電阻R1的第一端連接第一電容C1的第一端，第一電阻R1的第一端連接第三靜電保護芯片U3的第四輸入引腳I/O4，第二單路雙向二極管D2的第一端連接DVI接口11的電源端，第二電容C2的第一端連接第二單路雙向二極管D2的第一端，穩(wěn)壓二極管ZD1的高電位端連接第二電容C2的第一端且接直流電源VCC，第三電容C3的第一端連接DVI接口11的接地端GND，第三單路雙向二極管D3的第一端連接第三電容C3的第一端，第二電阻R2的第一端連接第三單路雙向二極管D3的第一端，第二電阻R2的第二端連接第三靜電保護芯片U3的第一輸入引腳I/O1，第三電阻R3的第一端接直流電源VCC，第三電阻R3的第二端接第一電容C1的第一端，第四電阻R4的第一端連接所述第三靜電保護芯片的電源輸入引腳VDD，第四電阻R4的第二端連接第三單路雙向二極管D3的第一端，第一單路雙向二極管D1的第二端、第一電容C1的第二端、第二單路雙向二極管D2的第二端、第二電容C2的第二端、第三單路雙向二極管D3的第二端、第三電容C3的第二端以及穩(wěn)壓二極管ZD1的低電位端共同接地，第三靜電保護芯片U3的第二輸入引腳I/O2連接DVI接口11的時鐘引腳DDC CLK，第三靜電保護芯片U3的第三輸入引腳I/O3連接DVI接口11的數(shù)據(jù)引腳DDC DATA。

具體的，在本發(fā)明實施例中上述單路雙向二極管的型號為AZ5325-01F。AZ5325-01F實質上是一瞬態(tài)電壓抑制器，是一種二極管形式的高效能保護器件，單路雙向二極管并聯(lián)與電路中，當單路雙向二極管的兩極受到反向瞬態(tài)高能量沖擊時，它能以10-12秒量級的速度，將其兩極間的高阻抗變?yōu)榈妥杩?，吸收高達數(shù)千瓦的浪涌功率，使兩極間的電壓箝位于一個預定值，有效地保護電子線路中的精密元器件，免受各種浪涌脈沖的損壞。即當DVI接口11輸出信號到單路雙向二極管AZ5325-01F時，上述單路雙向二極管吸收該信號中的靜電。

具體的，在本發(fā)明實施例中第三靜電保護芯片U3是型號為AZC099-04S的靜電保護芯片。AZC099-04S實質上為浪涌額定二極管陣列對和一等同于TVS二極管的夾緊單元組成。當DVI接口11輸出模擬信號到為AZC099-04S時，浪涌額定二極管陣列對和一等同于TVS二極管的夾緊單元直接將該模擬信號中的靜電進行吸收處理。

需要說明的是，上述的直流電源VCC為+5V的直流電源。

實施例二：

圖3示出了本發(fā)明實施例二提供的DVI接口電路的單元結構，為了便于說明，僅示出了與本實施例相關的部分，詳述如下：

如圖3所示，本發(fā)明實施例提供的DVI接口電路還包括存儲單元24。

存儲單元24的輸入端連接于DVI接口21，存儲單元24儲存DVI接口21傳輸?shù)目蛻粜畔?、版本序列號及機器條碼。

圖4示出了本發(fā)明實施例二提供的DVI接口電路的電路結構，為了便于說明，僅示出了與本發(fā)明實施例相關的部分，詳述如下：

DVI接口電路包括DVI接口21、數(shù)字靜電保護單元22、模擬靜電保護單元23及存儲單元24。

其中，數(shù)字信號靜電保護單元22包括第一靜電保護芯片U1和第二靜電保護芯片U2。

第一靜電保護芯片U1的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4和第二靜電保護芯片U2的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4構成數(shù)字靜電保護單元22的輸入端。

第一靜電保護芯片U1的第一輸出引腳NC1、第二輸出引腳NC2、第三輸出引腳NC3以及第四輸出引腳NC4和第二靜電保護芯片U2的第一輸出引腳NC1、第二輸出引腳NC2、第三輸出引腳NC3以及第四輸出引腳NC4構成數(shù)字靜電保護單元22的輸出端。

第一靜電保護芯片U1的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4分別與DVI接口11的負時鐘引腳TXC-、正時鐘引腳TXC+、第一數(shù)據(jù)負極引腳TX0-以及第一數(shù)據(jù)正極引腳TX0+連接，第二靜電保護芯片U2的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4分別與DVI接口21的第二數(shù)據(jù)負極引腳TX1-、第二數(shù)據(jù)正極引腳TX1+、第三數(shù)據(jù)負極引腳TX2-以及第三數(shù)據(jù)正極引腳TX2+連接。

具體的，在本發(fā)明實施例中，第一靜電保護芯片U1和第二靜電保護芯片U2均是型號為AZ1045-04F的靜電保護芯片。靜電保護芯片AZ1045-04F實質是一個可控二極管，具有極快的靜電保護速度，由很低容量的控向二極管和一個等同于TVS二極管組成。當DVI接口21輸出的信號為數(shù)字信號時，上述靜電保護芯片AZ1045-04F中的控向二極管把該數(shù)字信號中的靜電導向地，即對DVI接口21所輸出的靜電進行吸收處理。

模擬靜電保護單元23包括第一單路雙向二極管D1、第一電容C1、第二單路雙向二極管D2、第二電容C2、第三單路雙向二極管D3、第三電容C3、穩(wěn)壓二極管ZD1、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4以及第三靜電保護芯片U3。

第一單路雙向二極管D1的第一端、第二單路雙向二極管D2的第一端、第三電容C3的第一端、第三靜電保護芯片U3的第二輸入引腳I/O2及第三靜電保護芯片U3的第三輸入引腳I/O3構成模擬靜電保護單元23的輸入端。

第二電阻的第二端和第三電阻的第二端構成模擬靜電保護單元23的輸出端。

第一單路雙向二極管D1的第一端連接DVI接口21的熱插拔檢測信號引腳HP Detect，第一電容C1的第一端連接第一單路雙向二極管D1的第一端，第一電阻R1的第一端連接第一電容C1的第一端，第一電阻R1的第一端連接第三靜電保護芯片U3的第四輸入引腳I/O4，第二單路雙向二極管D2的第一端連接DVI接口21的電源端，第二電容C2的第一端連接第二單路雙向二極管D2的第一端，穩(wěn)壓二極管ZD1的高電位端連接第二電容C2的第一端且接直流電源VCC，第三電容C3的第一端連接DVI接口21的接地端GND，第三單路雙向二極管D3的第一端連接第三電容C3的第一端，第二電阻R2的第一端連接第三單路雙向二極管D3的第一端，第二電阻R2的第二端連接第三靜電保護芯片U3的第一輸入引腳I/O1，第三電阻R3的第一端接直流電源VCC，第三電阻R3的第二端接第一電容C1的第一端，第四電阻R4的第一端所述第三靜電保護芯片的電源輸入引腳VDD，第四電阻R4的第二端連接第三單路雙向二極管D3的第一端，第一單路雙向二極管D1的第二端、第一電容C1的第二端、第二單路雙向二極管D2的第二端、第二電容C2的第二端、第三單路雙向二極管D3的第二端、第三電容C3的第二端以及穩(wěn)壓二極管ZD1的低電位端共同接地，第三靜電保護芯片U3的第二輸入引腳I/O2連接DVI接口21的時鐘引腳DDC CLK，第三靜電保護芯片U3的第三輸入引腳I/O3連接DVI接口21的數(shù)據(jù)引腳DDC DATA。

具體的，在本發(fā)明實施例中上述單路雙向二極管的型號為AZ5325-01F。AZ5325-01F實質上是一瞬態(tài)電壓抑制器，是一種二極管形式的高效能保護器件，單路雙向二極管并聯(lián)與電路中，當單路雙向二極管的兩極受到反向瞬態(tài)高能量沖擊時，它能以10-12秒量級的速度，將其兩極間的高阻抗變?yōu)榈妥杩梗崭哌_數(shù)千瓦的浪涌功率，使兩極間的電壓箝位于一個預定值，有效地保護電子線路中的精密元器件，免受各種浪涌脈沖的損壞。即當DVI接口11輸出模擬信號到單路雙向二極管AZ5325-01F時，上述單路雙向二極管吸收該模擬信號中的靜電。

具體的，在本發(fā)明實施例中第三靜電保護芯片U3是型號為AZC099-04S的靜電保護芯片。AZC099-04S實質上為浪涌額定二極管陣列對和一等同于TVS二極管的夾緊單元組成。當DVI接口11輸出模擬信號到為AZC099-04S時，浪涌額定二極管陣列對和一等同于TVS二極管的夾緊單元直接將該模擬信號中的靜電進行吸收處理。

存儲單元24包括第四單路雙向二極管D4、第五單路雙向二極管D5、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10、第一二極管D6、第二二極管D7以及存儲芯片U4。

第四單路雙向二極管D4的第一端連接DVI接口21的數(shù)據(jù)引腳DDC DATA，第五單路雙向二極管D5的第一端連接DVI接口21的時鐘引腳DCC CLK，第四單路雙向二極管D4的第二端與第五單路雙向二極管D5的第二端共同接地，第五電阻R5的第一端連接第五單路雙向二極管D5的第一端，第五電阻R5的第二端連接存儲芯片U4的串行時鐘輸入引腳SCL，第六電阻R6的第一端連接第四單路雙向二極管D4的第一端，第六電阻R6的第二端連接存儲芯片U4的串行數(shù)據(jù)引腳SDA，第七電阻R7、第八電阻R8以及第九電阻R9的第一端共同連接第四電阻的第一端，第七電阻R7的第二端連接第六電阻R6的第二端，第八電阻R8的第二端連接第五電阻R5的第二端，第九電阻R9的第二端連接第十電阻R10的第一端，第十電阻R10的第二端連接存儲芯片U4的寫保護引腳WP，第一二極管D6的高電位端連接DVI接口21的直流電源VCC，第二二極管D7的高電位端接直流電源VCC，第一二極管D6和第二二極管D7的低電位端連接存儲芯片U4的直流電源VCC。

具體的，在本發(fā)明實施例中存儲芯片U4是型號為M24C02的存儲芯片。M24C02存儲芯片實質是串行非易失性存儲器EEPROM，是基于I2C-BUS的存儲器件，其用以儲存DVI接口21傳輸?shù)目蛻粜畔?、版本序列號及機器條碼等信息。

需要說明的是，上述的直流電源VCC為+5V的直流電源。

在本發(fā)明實施例中，具體的，在DVI接口和顯示屏控制電路之間設置數(shù)字靜電保護單元和模擬靜電保護單元，當DVI接口輸出數(shù)字信號至數(shù)字靜電保護單元時，數(shù)字靜電保護單元對DVI接口所輸出的靜電進行吸收處理；當DVI接口輸出模擬信號至模擬靜電保護單元時，模擬靜電保護單元對DVI接口所輸出的靜電進行吸收處理，從而解決DVI接口電路中的靜電直接串入顯示屏控制電路，造成顯示屏控制電路的芯片損壞的問題。

以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。