一種基于fpga的實(shí)時(shí)圖像信息處理器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及圖像處理技術(shù)領(lǐng)域，具體的說是一種基于FPGA的實(shí)時(shí)圖像信息處理器。
【背景技術(shù)】
[0002]數(shù)字圖像處理技術(shù)幾乎在各個(gè)行業(yè)里得到了廣泛的應(yīng)用，隨著因特網(wǎng)的廣泛應(yīng)用和全球數(shù)字化的不斷逼近，信息傳輸?shù)牟粩嗯蛎泴?duì)圖像處理的速度和壓縮技術(shù)提出了越來越高的要求，人們?cè)谌粘Ｉ钪袑?duì)圖像信號(hào)的不斷需求，使得實(shí)時(shí)圖像信號(hào)處理成為當(dāng)代科學(xué)研究和應(yīng)用開發(fā)中的一個(gè)最為活躍的領(lǐng)域，隨著計(jì)算機(jī)、數(shù)字信號(hào)處理器和大規(guī)模/超大規(guī)模集成電路以及大規(guī)?？删幊踢壿嬈骷燃夹g(shù)的飛速發(fā)展，實(shí)時(shí)圖像信號(hào)處理無論在算法、系統(tǒng)結(jié)構(gòu)上，還是在應(yīng)用上以及普及程度上都取得了長(zhǎng)足的進(jìn)展。
[0003]實(shí)時(shí)圖像信號(hào)處理應(yīng)用的領(lǐng)域極其廣泛，從民用領(lǐng)域，如機(jī)器人視覺、資源探測(cè)、天氣預(yù)報(bào)和各種醫(yī)學(xué)圖像分析等，到軍用領(lǐng)域，如導(dǎo)彈的精確制導(dǎo)，戰(zhàn)場(chǎng)的動(dòng)態(tài)分析等，都利用了實(shí)時(shí)圖像信號(hào)處理技術(shù)，而數(shù)據(jù)的可編程邏輯器件的出現(xiàn)，使得硬件設(shè)計(jì)人員可根據(jù)應(yīng)用系統(tǒng)需要，通過軟件設(shè)計(jì)編程來實(shí)現(xiàn)大規(guī)模數(shù)字邏輯控制電路，隨著DSP、FPG戶以CPLD的發(fā)展與應(yīng)用，將算法和吞吐頻率高的、實(shí)時(shí)性強(qiáng)的處理放在FPGA中完成，在圖像處理系統(tǒng)中，底層的圖像預(yù)處理的數(shù)據(jù)量很大，要求處理速度快，運(yùn)算結(jié)構(gòu)相對(duì)比較簡(jiǎn)單，而高層運(yùn)算算法結(jié)構(gòu)復(fù)雜，雖然FPGA靈活性及速度高且容量大、DSP芯片通信能力強(qiáng)且尋址方式靈活，但兩種情況下單獨(dú)的DSP芯片和FPGA芯片運(yùn)行時(shí)都不能夠滿足需求。
[0004]因此，為克服上述技術(shù)的不足而設(shè)計(jì)出一款結(jié)構(gòu)靈活、有較強(qiáng)的通用性、適于模塊化設(shè)計(jì)、提高運(yùn)算和處理效率、對(duì)不同算法有較強(qiáng)的適應(yīng)能力、易于維護(hù)和擴(kuò)展的一種基于FPGA的實(shí)時(shí)圖像信息處理器，正是發(fā)明人所要解決的問題。
【實(shí)用新型內(nèi)容】
[0005]針對(duì)現(xiàn)有技術(shù)的不足，本實(shí)用新型的目的是提供一種基于FPGA的實(shí)時(shí)圖像信息處理器，其通過DSP芯片和FPGA芯片的結(jié)合，結(jié)構(gòu)靈活，有較強(qiáng)的通用性，適于模塊化設(shè)計(jì)，從而能夠提高運(yùn)算、處理的效率，同時(shí)開發(fā)周期短，易于維護(hù)和擴(kuò)展，適于實(shí)時(shí)圖像處理，對(duì)不同算法有較強(qiáng)的適應(yīng)能力。
[0006]本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是:一種基于FPGA的實(shí)時(shí)圖像信息處理器，其包括圖像采集模塊、實(shí)時(shí)圖像信號(hào)轉(zhuǎn)換模塊、實(shí)時(shí)圖像數(shù)據(jù)計(jì)算模塊、通信模塊，所述圖像采集模塊包括CCD攝像頭，所述實(shí)時(shí)圖像信號(hào)轉(zhuǎn)換模塊包括實(shí)時(shí)圖像信號(hào)處理器，所述實(shí)時(shí)圖像信號(hào)處理器通過I2C總線與CCD攝像頭連接構(gòu)成圖像采集模塊，所述實(shí)時(shí)圖像數(shù)據(jù)計(jì)算模塊包括FPGA芯片、DSP芯片，所述實(shí)時(shí)圖像信號(hào)處理器與通過FPGA芯片的I2C接口與FPGA芯片連接，所述FPGA芯片中的狀態(tài)管理及寄存器與狀態(tài)指示燈、DSP芯片連接，所述FPGA芯片中的數(shù)據(jù)存儲(chǔ)模塊與SARM靜態(tài)存儲(chǔ)器連接，所述FPGA芯片中的電源管理邏輯模塊與電源管理芯片連接，所述DSP芯片與通信模塊連接。
[0007]進(jìn)一步，所述實(shí)時(shí)圖像信號(hào)處理器為SAA7113H芯片。
[0008]進(jìn)一步，所述SARM靜態(tài)存儲(chǔ)器采用兩塊作為圖像緩存。
[0009]進(jìn)一步，所述通信模塊包括以太網(wǎng)接口模塊或串口通信模塊。
[0010]進(jìn)一步，所述DSP芯片分別連接SDRAM同步動(dòng)態(tài)存儲(chǔ)器、FLASHROM程序存儲(chǔ)器。
[0011 ]本實(shí)用新型的有益效果是:
[0012]1、本實(shí)用新型通過DSP芯片和FPGA芯片的結(jié)合，結(jié)構(gòu)靈活，系統(tǒng)升級(jí)方便，系統(tǒng)運(yùn)算速度高，穩(wěn)定性好，滿足了該設(shè)備系統(tǒng)實(shí)時(shí)性要求，有較強(qiáng)的通用性，適于模塊化設(shè)計(jì)，從而能夠提高運(yùn)算、處理的效率，同時(shí)開發(fā)周期短，易于維護(hù)和擴(kuò)展，適于實(shí)時(shí)圖像處理，對(duì)不同算法有較強(qiáng)的適應(yīng)能力。
【附圖說明】

[0013]圖1是本實(shí)用新型整體結(jié)構(gòu)示意圖。
[0014]圖2是本實(shí)用新型FPGA芯片的內(nèi)部功能連接示意圖。
[0015]圖3是本實(shí)用新型SRAM靜態(tài)存儲(chǔ)器的電路圖。
[0016]附圖標(biāo)記說明:1-CCD攝像頭;2-SAA7113H芯片;3-FPGA芯片;4-DSP芯片；5-通信模塊;6-SRAM2靜態(tài)存儲(chǔ)器;7-FLASHR0M程序存儲(chǔ)器;8-SRAM1靜態(tài)存儲(chǔ)器;9-SDRAM同步動(dòng)態(tài)存儲(chǔ)器；10-數(shù)據(jù)存儲(chǔ)模塊；11-狀態(tài)管理及寄存器；12-電源管理邏輯模塊；13-1?接口 ； 14-狀態(tài)指示燈；15-電源管理芯片；16-SRAM靜態(tài)存儲(chǔ)器。
【具體實(shí)施方式】
[0017]下面結(jié)合具體實(shí)施例，進(jìn)一步闡述本實(shí)用新型，應(yīng)理解，這些實(shí)施例僅用于說明本實(shí)用新型而不用于限制本實(shí)用新型的范圍。此外應(yīng)理解，在閱讀了本實(shí)用新型講授的內(nèi)容之后，本領(lǐng)域技術(shù)人員可以對(duì)本實(shí)用新型作各種改動(dòng)或修改，這些等價(jià)形式同樣落在申請(qǐng)所附權(quán)利要求書所限定的范圍。
[0018]參見圖1是本實(shí)用新型整體結(jié)構(gòu)示意圖，參見圖2是本實(shí)用新型FPGA芯片的內(nèi)部功能連接示意圖，該結(jié)構(gòu)一種基于FPGA的實(shí)時(shí)圖像信息處理器，其包括圖像采集模塊、實(shí)時(shí)圖像信號(hào)轉(zhuǎn)換模塊、實(shí)時(shí)圖像數(shù)據(jù)計(jì)算模塊、通信模塊，圖像采集模塊包括CCD攝像頭I，實(shí)時(shí)圖像信號(hào)轉(zhuǎn)換模塊包括實(shí)時(shí)圖像信號(hào)處理器，實(shí)時(shí)圖像信號(hào)處理器通過I2C總線與CCD攝像頭I連接構(gòu)成圖像采集模塊，實(shí)時(shí)圖像數(shù)據(jù)計(jì)算模塊包括FPGA芯片3、DSP芯片4，實(shí)時(shí)圖像信號(hào)處理器與通過FPGA芯片3的I2C接口與FPGA芯片3連接，F(xiàn)PGA芯片3中的狀態(tài)管理及寄存器11與狀態(tài)指示燈14、DSP芯片4連接，F(xiàn)PGA芯片3中的數(shù)據(jù)存儲(chǔ)模塊10與SARM靜態(tài)存儲(chǔ)器16連接，F(xiàn)PGA芯片3中的電源管理邏輯模塊12與電源管理芯片15連接，DSP芯片4與通信模塊5連接，實(shí)時(shí)圖像信號(hào)處理器為SAA7113H芯片2，3々1?1靜態(tài)存儲(chǔ)器16采用兩塊31^12靜態(tài)存儲(chǔ)器
6、SRAMl靜態(tài)存儲(chǔ)器8作為圖像緩存，通信模塊5包括以太網(wǎng)接口模塊或串口通信模塊，DSP芯片4分別連接SDRAM同步動(dòng)態(tài)存儲(chǔ)器9、FLASHR0M程序存儲(chǔ)器7。
[0019]實(shí)時(shí)圖像信號(hào)轉(zhuǎn)換模塊由實(shí)時(shí)圖像信號(hào)處理器及其輔助電路組成，SAA7113H芯片2中的場(chǎng)同步、行同步信號(hào)、象素時(shí)鐘信號(hào)LLC2以及其他狀態(tài)信號(hào)都可直接由管腳引出，省去了時(shí)鐘同步電路的設(shè)計(jì)，而且可靠性更高，系統(tǒng)內(nèi)部采用鎖相環(huán)技術(shù)，不但有高的可靠性，并簡(jiǎn)化了設(shè)計(jì)復(fù)雜度，在SAA7113H芯片2中有控制字可以直接控制行同步有效時(shí)間，省略了行延遲電路，為電視信號(hào)的數(shù)字化應(yīng)用提供極大的方便。
[0020]SAA7113H芯片2內(nèi)部包括模擬電路和數(shù)字電路兩部分，模擬電路部分具有對(duì)電視信號(hào)放大，抗混疊濾波等功能，數(shù)字電路部分具有對(duì)模擬轉(zhuǎn)換以后圖像數(shù)據(jù)各種參數(shù)的處理等功能，SAA7113H芯片2的時(shí)鐘信號(hào)由一片24.576MHZ的晶體提供，產(chǎn)生內(nèi)部所需27MHZ的LLC信號(hào)及其頻率為13.SMHz的二分頻信號(hào)LLC2，其中LLC2信號(hào)用來同步整個(gè)圖像采集系統(tǒng)，即一個(gè)LLC2周期采集一個(gè)象素的圖像數(shù)據(jù)。
[0021]參見圖3是本實(shí)用新型SRAM靜態(tài)存儲(chǔ)器的電路圖，將采集到的圖像數(shù)據(jù)保存到緩存中，為后端對(duì)圖像的進(jìn)一保存到行處理，采用兩塊SARM靜態(tài)存儲(chǔ)器作為圖像緩存，F(xiàn)PGA芯片3把從SAA7113H芯片2接受的一幀圖像的數(shù)據(jù)同時(shí)后端部分的處理器DSP芯片4可以從另一塊中讀取數(shù)據(jù)進(jìn)，第一次采樣時(shí)，F(xiàn)PGA芯片3將從SAA7113H芯片2接收到的一幀圖像數(shù)據(jù)保存到SRAM靜態(tài)存儲(chǔ)器16中，此時(shí)DSP芯片4在等待，第一次采樣結(jié)束后，DSP芯片4與FPGA芯片3進(jìn)行總線切換，分別連接到與上次不同的SRAM靜態(tài)存儲(chǔ)器16上，DSP芯片4開始讀取數(shù)據(jù)，F(xiàn)PGA芯片3開始采集數(shù)據(jù)，每當(dāng)DPS芯片4和FPGA芯片3都完成各自的任務(wù)時(shí)，就進(jìn)行總線切換，交換連接的SRAM靜態(tài)存儲(chǔ)器16。
[0022]本實(shí)用新型應(yīng)用FPGA芯片3流水陣列結(jié)構(gòu)，用現(xiàn)場(chǎng)可編程門陣列FPGA對(duì)采集的視頻數(shù)字圖像做預(yù)處理，實(shí)現(xiàn)了視頻圖像的采集和目標(biāo)提取的視頻數(shù)字圖像處理系統(tǒng)的設(shè)計(jì)，使系統(tǒng)具有靈活性，系統(tǒng)升級(jí)方便，同時(shí)應(yīng)用常用的圖像處理算法，在系統(tǒng)運(yùn)算速度高，穩(wěn)定性好，滿足了該設(shè)備系統(tǒng)實(shí)時(shí)性要求，通過DSP芯片4和FPGA芯片3的結(jié)合，有較強(qiáng)的通用性，適于模塊化設(shè)計(jì)，從而能夠提高運(yùn)算、處理的效率，同時(shí)開發(fā)周期短，易于維護(hù)和擴(kuò)展，適于實(shí)時(shí)圖像處理，對(duì)不同算法有較強(qiáng)的適應(yīng)能力。
【主權(quán)項(xiàng)】
1.一種基于FPGA的實(shí)時(shí)圖像信息處理器，其特征在于:其包括圖像采集模塊、實(shí)時(shí)圖像信號(hào)轉(zhuǎn)換模塊、實(shí)時(shí)圖像數(shù)據(jù)計(jì)算模塊、通信模塊，所述圖像采集模塊包括CCD攝像頭，所述實(shí)時(shí)圖像信號(hào)轉(zhuǎn)換模塊包括實(shí)時(shí)圖像信號(hào)處理器，所述實(shí)時(shí)圖像信號(hào)處理器通過I2C總線與CCD攝像頭連接構(gòu)成圖像采集模塊，所述實(shí)時(shí)圖像數(shù)據(jù)計(jì)算模塊包括FPGA芯片、DSP芯片，所述實(shí)時(shí)圖像信號(hào)處理器與通過FPGA芯片的I2C接口與FPGA芯片連接，所述FPGA芯片中的狀態(tài)管理及寄存器與狀態(tài)指示燈、DSP芯片連接，所述FPGA芯片中的數(shù)據(jù)存儲(chǔ)模塊與SARM靜態(tài)存儲(chǔ)器連接，所述FPGA芯片中的電源管理邏輯模塊與電源管理芯片連接，所述DSP芯片與通信模塊連接。2.根據(jù)權(quán)利要求1所述的一種基于FPGA的實(shí)時(shí)圖像信息處理器，其特征在于:所述實(shí)時(shí)圖像信號(hào)處理器為SAA7113H芯片。3.根據(jù)權(quán)利要求1所述的一種基于FPGA的實(shí)時(shí)圖像信息處理器，其特征在于:所述SARM靜態(tài)存儲(chǔ)器采用兩塊作為圖像緩存。4.根據(jù)權(quán)利要求1所述的一種基于FPGA的實(shí)時(shí)圖像信息處理器，其特征在于:所述通信模塊包括以太網(wǎng)接口模塊或串口通信模塊。5.根據(jù)權(quán)利要求1所述的一種基于FPGA的實(shí)時(shí)圖像信息處理器，其特征在于:所述DSP芯片分別連接SDRAM同步動(dòng)態(tài)存儲(chǔ)器、FLASHROM程序存儲(chǔ)器。
【專利摘要】本實(shí)用新型公開了一種基于FPGA的實(shí)時(shí)圖像信息處理器，實(shí)時(shí)圖像信號(hào)處理器通過I2C總線與CCD攝像頭連接構(gòu)成圖像采集模塊，實(shí)時(shí)圖像數(shù)據(jù)計(jì)算模塊包括FPGA芯片、DSP芯片，實(shí)時(shí)圖像信號(hào)處理器與通過FPGA芯片的I2C接口與FPGA芯片連接，F(xiàn)PGA芯片中的狀態(tài)管理及寄存器與狀態(tài)指示燈、DSP芯片連接，F(xiàn)PGA芯片中的數(shù)據(jù)存儲(chǔ)模塊與SARM連接，F(xiàn)PGA芯片中的電源管理邏輯模塊與電源管理芯片連接，DSP芯片與通信模塊連接，本實(shí)用新型通過DSP芯片和FPGA芯片結(jié)合，結(jié)構(gòu)靈活，系統(tǒng)運(yùn)算速度高、升級(jí)方便，穩(wěn)定性好，滿足了該設(shè)備系統(tǒng)實(shí)時(shí)性要求，有較強(qiáng)的通用性，適于模塊化設(shè)計(jì)，從而能夠提高運(yùn)算處理的效率，同時(shí)開發(fā)周期短，易于維護(hù)和擴(kuò)展，適于實(shí)時(shí)圖像處理，對(duì)不同算法有較強(qiáng)的適應(yīng)能力。
【IPC分類】H04N5/232
【公開號(hào)】CN205385545
【申請(qǐng)?zhí)枴緾N201620105382
【發(fā)明人】李艷靈
【申請(qǐng)人】信陽師范學(xué)院
【公開日】2016年7月13日
【申請(qǐng)日】2016年2月1日