本實用新型涉及通信技術(shù)領(lǐng)域，更具體地，本實用新型涉及一種提供時鐘同步的裝置。

背景技術(shù)：

隨著信息技術(shù)的發(fā)展，通信設(shè)備的應(yīng)用越來越廣泛，為了保證各設(shè)備之間數(shù)據(jù)傳輸?shù)臏?zhǔn)確性，用于傳輸數(shù)據(jù)的設(shè)備之間需要精確的時鐘同步機(jī)制。

在現(xiàn)有技術(shù)中，通常是將從時鐘源獲取的時鐘信號，通過將從時鐘信號從芯片的專用時鐘輸出端口輸出以發(fā)送給下一級時鐘接收模塊提供同步時鐘信號。然而，通常由于芯片的時鐘輸出端的數(shù)量限制，當(dāng)需要向多個時鐘接收模塊提供時鐘信號時，往往由于驅(qū)動能力不夠等原因，需要增加運放等外圍器件，這樣不僅在設(shè)計上變得復(fù)雜，而且設(shè)計穩(wěn)定性不佳，另外產(chǎn)品的成本也會增加。

因此，需要提供一種新的提供時鐘同步的方案，以解決上述至少一個問題。

技術(shù)實現(xiàn)要素：

本實用新型的一個目的是提供一種同步時鐘的新的技術(shù)方案。

根據(jù)本實用新型的一個方面，提供了一種提供時鐘同步的裝置。該裝置包括時鐘信號提供芯片和用于接收所述時鐘信號的時鐘接收模塊，其中，所述芯片包括時鐘輸出端口和模數(shù)轉(zhuǎn)換端口，所述時鐘接收模塊包括時鐘輸入端口。所述芯片的模數(shù)轉(zhuǎn)換端口連接至所述時鐘接收模塊的時鐘輸入端口；以及將所述芯片配置為將從時鐘源產(chǎn)生的第一時鐘信號經(jīng)模數(shù)過程轉(zhuǎn)換為第二時鐘信號，并將所述第二時鐘信號從所述芯片的模數(shù)轉(zhuǎn)換端口輸出以向所述時鐘接收模塊提供所述第二時鐘信號。

優(yōu)選地，所述裝置還包括電平轉(zhuǎn)換模塊，所述電平轉(zhuǎn)換模塊連接所述芯片的模數(shù)轉(zhuǎn)換端口和所述時鐘接收模塊的時鐘輸入端口，以向所述時鐘接收模塊提供經(jīng)過電平轉(zhuǎn)換后的所述第二時鐘信號。

優(yōu)選地，所述電平轉(zhuǎn)換模塊連接至多個所述時鐘接收模塊，以向所述多個時鐘接收模塊提供經(jīng)過電平轉(zhuǎn)換后的所述第二時鐘信號。

優(yōu)選地，所述芯片被設(shè)置為接收來自于所述時鐘接收模塊的時鐘異常指示。

優(yōu)選地，所述芯片還包括數(shù)據(jù)傳輸端，所述數(shù)據(jù)使能端被配置輸出用于啟動或停止數(shù)據(jù)傳輸?shù)目刂菩盘枴?/p>

本實用新型，通過模數(shù)轉(zhuǎn)換端口ADC向下一級時鐘接收模塊提供時鐘信號，能夠避免由于專用時鐘輸出端口的數(shù)量不夠或驅(qū)動能力不足而導(dǎo)致的無法提供精確同步時鐘的問題。另外，通過增加電平轉(zhuǎn)換模塊能夠滿足不同工作電壓的時鐘接收模塊的要求，并一定程度上增加了時鐘信號的驅(qū)動能力。

通過以下參照附圖對本實用新型的示例性實施例的詳細(xì)描述，本實用新型的其它特征及其優(yōu)點將會變得清楚。

附圖說明

構(gòu)成說明書的一部分的附圖描述了本實用新型的實施例，并且連同說明書一起用于解釋本實用新型的原理。

圖1是根據(jù)本實用新型的實施例的提供時鐘同步的裝置。

圖2是根據(jù)本實用新型的另一個實施例的提供時鐘同步的示意框圖。

圖3是在無線通信設(shè)備中應(yīng)用根據(jù)本實用新型的提供時鐘同步的裝置示意框圖。

附圖標(biāo)記說明：

CLK out：時鐘輸出端口

ADC：模數(shù)轉(zhuǎn)換端口

I/O：輸入輸出端口

BUS：總線

Buffer：數(shù)據(jù)緩沖模塊

RF IC：射頻芯片

Port1-4:端口1-4

SOC1-4：片上系統(tǒng)1-4

GPIO1:通用輸入輸出端口1

GPIO2：通用輸入輸出端口2

Sync CLK：時鐘輸入端口

具體實施方式

現(xiàn)在將參照附圖來詳細(xì)描述本實用新型的各種示例性實施例。應(yīng)注意到：除非另外具體說明，否則在這些實施例中闡述的部件和步驟的相對布置、數(shù)字表達(dá)式和數(shù)值不限制本實用新型的范圍。

以下對至少一個示例性實施例的描述實際上僅僅是說明性的，決不作為對本實用新型及其應(yīng)用或使用的任何限制。

對于相關(guān)領(lǐng)域普通技術(shù)人員已知的技術(shù)和設(shè)備可能不作詳細(xì)討論，但在適當(dāng)情況下，所述技術(shù)和設(shè)備應(yīng)當(dāng)被視為說明書的一部分。

在這里示出和討論的所有例子中，任何具體值應(yīng)被解釋為僅僅是示例性的，而不是作為限制。因此，示例性實施例的其它例子可以具有不同的值。

應(yīng)注意到：相似的標(biāo)號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個附圖中被定義，則在隨后的附圖中不需要對其進(jìn)行進(jìn)一步討論。

圖1是根據(jù)本實用新型的實施例的提供時鐘同步的裝置。

如圖1所示，包括時鐘信號提供芯片110和用于接收所述時鐘信號的時鐘接收模塊120，其中，所述芯片110包括時鐘輸出端口CLK out和模數(shù)轉(zhuǎn)換端口ADC，所述時鐘接收模塊120包括時鐘輸入端口Sync CLK。

在圖1所示的實施例中，所述芯片110的模數(shù)轉(zhuǎn)換端口ADC連接至所述時鐘接收模塊120的時鐘輸入端口Sync CLK，并且所述芯片110被配置為將從時鐘源產(chǎn)生的第一時鐘信號經(jīng)模數(shù)過程轉(zhuǎn)換為第二時鐘信號，并將所述第二時鐘信號從所述芯片110的模數(shù)轉(zhuǎn)換端口ADC輸出以向所述時鐘接收模塊120提供所述第二時鐘信號。

所述芯片110包括集成芯片或片上系統(tǒng)(SOC，System on Chip)。在一個實施例中，所述芯片110是片上系統(tǒng)。

所述時鐘接收模塊120用于接收同步時鐘信號，以向再下一級時鐘接收模塊發(fā)送同步時鐘信號或利用所接收到的同步時鐘信號進(jìn)行數(shù)據(jù)解析，以完成數(shù)據(jù)接收和傳輸過程。

所述時鐘源可以提供時鐘信號，包括本地晶振或同步GPS或同步北斗所產(chǎn)生的時鐘信號。在一個實施例中，所述時鐘源是本地晶振。

所述ADC口的位數(shù)與芯片110的精度相關(guān)，可以預(yù)先進(jìn)行配置或設(shè)置。例如，配置為8位、12位或16位。

通常，用于提供時鐘信號的芯片110在從時鐘源獲取時鐘信號后，通過專用的時鐘輸出端口CLK out向其下一級時鐘接收模塊120提供同步時鐘信號。然而，在某些情況下，例如，提供時鐘信號的芯片需要向多個時鐘接收模塊提供同步時鐘信號，此時，由于CLK out輸出能力的限制，不能驅(qū)動所有的時鐘接收模塊，因此，根據(jù)本實用新型通過ADC端口輸出時鐘信號的機(jī)制能夠彌補(bǔ)時鐘輸出端口的數(shù)量限制或驅(qū)動能力不足的限制。

此外，通過ADC口輸出時鐘信號時，需要根據(jù)ADC端口的輸出格式對原始的時鐘信號進(jìn)行采樣，并經(jīng)過模數(shù)轉(zhuǎn)換的過程為轉(zhuǎn)換為數(shù)字信號，從而匹配ADC端口所要求的輸出格式。在此過程中，如果ADC端口的位數(shù)較高，經(jīng)過采樣和模數(shù)轉(zhuǎn)換的過程，輸出的時鐘信號頻率將高于通過時鐘輸出端口所輸出的時鐘信號精度。另外，由于時鐘源所產(chǎn)生的時鐘信號通常是非理想的方波，對于該時鐘信號的采樣也同時提高了時鐘信號的輸出幅度值，尤其是對于時鐘信號的上升沿部分。因此，通過ADC口輸出時鐘信號的方式，也能夠一定程度上提高時鐘信號的驅(qū)動能力。

圖2根據(jù)本實用新型的另一個實施例的提供時鐘同步的示意框圖。圖2同時示出了采用時鐘輸出端口CLK out和通過ADC口向時鐘接收模塊提供同步時鐘的示意圖。

如圖2所示，該裝置包括時鐘提供芯片210和四個時鐘接收模塊221-224。其中，時鐘提供芯片210通過時鐘輸出端口CLK out向時鐘接收模塊221提供時鐘信號。

圖2所示的裝置還包括電平轉(zhuǎn)換模塊220。所述電平轉(zhuǎn)換模塊220連接所述芯片210的ADC端口和所述時鐘接收模塊224的時鐘輸入端Syncout，以接收第二時鐘信號，并向所述時鐘接收模塊224提供經(jīng)過電平轉(zhuǎn)換之后的所述第二時鐘信號。

本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，所述電平轉(zhuǎn)換模塊220用于將低電平信號轉(zhuǎn)換為高電平信號，或者將高電平信號轉(zhuǎn)換為低電平信號以匹配不同供電電壓的時鐘接收模塊。

在一個例子中，電平轉(zhuǎn)換模塊220將低電平的第二時鐘信號經(jīng)電平轉(zhuǎn)換的過程轉(zhuǎn)換為高電平的第二時鐘信號。在這種情況下，第二時鐘信號的輸出幅度提供，因此，提高了向時鐘接收模塊所提供的時鐘信號的驅(qū)動能力，這對于圖2所示的同時向多個時鐘接收模塊提供同步時鐘信號的情況尤其有利。

本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)可以理解，所述電平轉(zhuǎn)換模塊220由分立的元件組成，或采用市場上可售的集成芯片。

可選地，所述芯片210被設(shè)置為接收來自于所述時鐘接收模塊222-224的時鐘異常指示。例如，通過芯片210的輸入輸出端口I/O來接收時鐘接收模塊224的時鐘異常指示。本領(lǐng)域技術(shù)應(yīng)當(dāng)理解，在圖2所示的例子中，僅需檢測222-224中的一個時鐘接收模塊，例如，224的時鐘異常指示，即能夠獲知是否存在時鐘信號異?，F(xiàn)象。

圖3是在無線通信設(shè)備中應(yīng)用根據(jù)本實用新型的提供時鐘同步的裝置示意框圖。圖3示出的是手機(jī)與藍(lán)牙音響進(jìn)行通信的示例，其中，射頻芯片(RF IC)用于接收手機(jī)的數(shù)據(jù)，數(shù)據(jù)緩沖模塊(buffer)用于在向下一級傳輸數(shù)據(jù)之前，接收并緩存射頻芯片所接收的數(shù)據(jù)，片上系統(tǒng)SOC1-4對數(shù)據(jù)進(jìn)行解析和處理。

可選地，所述射頻芯片還包括數(shù)據(jù)傳輸使能端，所述數(shù)據(jù)使能端被配置輸出用于啟動或停止數(shù)據(jù)傳輸?shù)目刂菩盘枴Ｔ趫D3所示的例子中，通過射頻芯片的通用輸入輸出端口GPIO1來輸出用于啟動或停止數(shù)據(jù)傳輸?shù)目刂菩盘?，例如，GPIO1連接至數(shù)據(jù)緩沖模塊的使能端EN#。

數(shù)據(jù)傳輸?shù)木唧w過程如下：射頻芯片接收來自于手機(jī)的數(shù)據(jù)，例如，語音數(shù)據(jù)，射頻芯片將數(shù)據(jù)解調(diào)之后通過總線Bus發(fā)送至數(shù)據(jù)緩沖模塊buffer，數(shù)據(jù)緩沖模塊相當(dāng)于多路器能夠提高總線的驅(qū)動能力，語音數(shù)據(jù)通過數(shù)據(jù)緩沖模塊buffer后從端口Port 1-4分別輸出相同的語音數(shù)據(jù)至片上系統(tǒng)SOC1-4。

另外，射頻芯片通過ADC口輸出同步時鐘信號，并經(jīng)電平轉(zhuǎn)換模塊分別輸出到SOC1-SOC4的時鐘輸入端Sync CLK，以確保SOC1-4能夠根據(jù)同步時鐘信號正常解析所接收到的語音數(shù)據(jù)。

在圖3所示的實施例中，射頻芯片RF IC的通用輸入輸出端口GPIO1連接到數(shù)據(jù)緩沖模塊Buffer的使能端(EN#)，射頻芯片RF IC可以通過GPIO1的控制來實現(xiàn)數(shù)據(jù)傳輸?shù)膯踊蛲Ｖ?，例如，射頻芯片RF IC輸出控制信號1時，啟動數(shù)據(jù)的傳輸，當(dāng)輸出控制信號0時，停止數(shù)據(jù)的傳輸。

如圖3所示，由于SOC1-SOC4是同時接收數(shù)據(jù)緩沖模塊所輸出的語音數(shù)據(jù)，因此，只需檢測SOC1-SOC4中的一路是否有異常就能夠判定其它是否會有異常。例如，當(dāng)SOC 4的檢測到接收的語音數(shù)據(jù)有異常時，通過SOC4的GPIO端口將該異常指示發(fā)送至射頻芯片RF IC的GPIO2，此時射頻芯片RF IC可以通過增大本地的緩存數(shù)量或重新啟動數(shù)據(jù)緩沖模塊的數(shù)據(jù)傳輸來解決語音數(shù)據(jù)傳輸異常的問題。在另一個例子中，當(dāng)射頻芯片檢測到本地時鐘源的時鐘信號異常或接收到來自于所述時鐘接收模塊的時鐘異常指示時可以通過重新獲取時鐘源產(chǎn)生的時鐘信號來解決時鐘異常的問題。

上述示例了無線設(shè)備中進(jìn)行提供時鐘同步的機(jī)制，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解根據(jù)本實用新型的提供時鐘同步的裝置可以應(yīng)用于其他場景，例如，采用固定網(wǎng)絡(luò)傳輸數(shù)據(jù)，需要提供同步時鐘的場景。

雖然已經(jīng)通過示例對本實用新型的一些特定實施例進(jìn)行了詳細(xì)說明，但是本領(lǐng)域的技術(shù)人員應(yīng)該理解，以上示例僅是為了進(jìn)行說明，而不是為了限制本實用新型的范圍。本領(lǐng)域的技術(shù)人員應(yīng)該理解，可在不脫離本實用新型的范圍和精神的情況下，對以上實施例進(jìn)行修改。本實用新型的范圍由所附權(quán)利要求來限定。