本實用新型屬于通信領(lǐng)域，尤其涉及一種車輛通信實驗平臺。

背景技術(shù)：

目前，車輛間的信息交換需要面對室外高速移動環(huán)境下較為復(fù)雜的傳播環(huán)境，如車輛高速移動導(dǎo)致的傳播環(huán)境快速時變及交通流密度動態(tài)變化引起的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)變化等，因此物理層(Physical Layer，PHY)基帶信號處理算法及介質(zhì)訪問控制(Media Access Control，MAC)層的信道訪問機(jī)制等方面應(yīng)當(dāng)針對車輛通信環(huán)境進(jìn)行優(yōu)化設(shè)計。目前IEEE 802.11p標(biāo)準(zhǔn)是車輛通信技術(shù)事實上的標(biāo)準(zhǔn)，但它仍存在諸多的問題有待解決，如快速時變的車輛通信信道估計何跟蹤及交通流密度較大時的擁塞控制和廣播風(fēng)暴避免等。由于高度動態(tài)的室外通信環(huán)境和交通場景，基于計算機(jī)的仿真很難精確的展現(xiàn)出相關(guān)算法和機(jī)制的真實性能，它們需要在真實的戶外通信環(huán)境下進(jìn)行評估和校驗。

目前可用于進(jìn)行車輛通信的實驗平臺大致可以分為三種，即商業(yè)DSRC平臺、基于802.11a芯片組的實驗平臺及基于軟件無線電的實驗平臺。兼容802.11p標(biāo)準(zhǔn)的商業(yè)DSRC平臺目前大都處于測試階段，只在一些大型的科研項目中使用。一方面，這些商業(yè)產(chǎn)品中通信相關(guān)的算法和參數(shù)配置是不允許用戶修改的，因此也無法用于驗證和評估通信技術(shù)方面的新成果。另一方面，這些商業(yè)產(chǎn)品通常是針對當(dāng)前的IEEE 802.11p標(biāo)準(zhǔn)而設(shè)計的，它們很難緊跟標(biāo)準(zhǔn)化的進(jìn)程。有些研究者采用商業(yè)802.11a芯片組近似實現(xiàn)DSRC協(xié)議，然而802.11a芯片組中的關(guān)鍵收發(fā)器算法都是針對靜態(tài)的室內(nèi)應(yīng)用而優(yōu)化的，復(fù)雜的室外傳播環(huán)境會使得這些芯片組的性能下降。車輛通信信道的相關(guān)時間較短，數(shù)據(jù)包的頭部和尾部通常將面臨完全不同的信道環(huán)境，接收機(jī)需要在接收過程中不斷跟蹤估計信道的變化。但是多數(shù)802.11a芯片都采用根據(jù)長前導(dǎo)符號獲得的信道估計來 均衡所有OFDM數(shù)據(jù)符號，這顯然會造成系統(tǒng)性能的下降。此外，也有研究者采用SDR系統(tǒng)來實現(xiàn)DSRC終端。SDR平臺通常由硬件和軟件兩個子系統(tǒng)組成。其軟件和硬件子系統(tǒng)之間的數(shù)據(jù)交換通常采用以太網(wǎng)、USB或PCI等接口來完成。從PHY層考慮，軟硬件子系統(tǒng)之間有限的傳輸帶寬限制了一些需要大量數(shù)據(jù)交換的信號處理算法的使用；從MAC層來看，有些介質(zhì)訪問控制操作必須在若干個微秒的時間內(nèi)完成且需要精確的定時，基于SDR的實現(xiàn)方式將會導(dǎo)致調(diào)度效率的下降。此外，軟件無線電平臺需要借助筆記本電腦或臺式機(jī)等處理平臺進(jìn)行通信信號處理，通常體積較大，攜帶不便。

綜上所述，上述三種現(xiàn)有的車輛通信平臺，并不適用于在復(fù)雜的室外傳播環(huán)境中進(jìn)行車輛通信相關(guān)的科研實驗。

技術(shù)實現(xiàn)要素：

本實用新型為解決現(xiàn)有的車輛通信平臺，并不適用于在復(fù)雜的室外傳播環(huán)境中進(jìn)行車輛通信相關(guān)的科研實驗的問題而提供一種車輛通信實驗平臺。

本實用新型為解決公知技術(shù)中存在的技術(shù)問題所采取的技術(shù)方案是：一種車輛通信實驗平臺，包括PHY、MAC、數(shù)據(jù)采集器、硬件接口、驅(qū)動電路、RF、ADC/DAC轉(zhuǎn)換器、射頻電路、DDR芯片、GPS模塊以及ARM處理器，其中ARM處理器通過高速Avalon片內(nèi)總線與硬件接口相連；MAC、PHY、驅(qū)動電路均同時與硬件接口和數(shù)據(jù)采集器相連；外圍DDR芯片同時與數(shù)據(jù)采集器和ARM處理器相連；ADC/DAC芯片同時與驅(qū)動電路和RF芯片相連；RF芯片與射頻天線相連；GPS模塊與硬件接口相連。

進(jìn)一步，所述PHY、MAC、驅(qū)動電路、數(shù)據(jù)采集器、硬件接口均集成在SoC芯片5CSXFC6D6F31C6N中的FPGA邏輯資源搭建硬件電路上。

進(jìn)一步，所述雙路ADC為AD轉(zhuǎn)換芯片AD9254，雙路DAC為DAC5672芯片，5.8GHz射頻電路為MAX2829芯片，ARM處理器為SoC芯片5CSXFC6D6F31C6N中的ARM9處理器。

本實用新型具有的優(yōu)點和積極效果是：本實用新型能夠用于車輛通信系統(tǒng) 算法驗證和信道測量等方面，具有體積小、便于攜帶、易于功能擴(kuò)展等優(yōu)點。

本實用新型為車輛通信技術(shù)領(lǐng)域的科研人員提供一種便于進(jìn)行數(shù)據(jù)采集和分析、PHY和MAC算法校驗、傳播信道測量和分析及外場實驗管理的有利工具，填補(bǔ)市場空缺。

附圖說明

圖1是本實用新型實施例提供的車輛通信實驗平臺的結(jié)構(gòu)示意圖；

圖2是本實用新型實施例提供的PHY實體實現(xiàn)框圖；

圖3是本實用新型實施例提供的MAC實現(xiàn)框圖；

圖4是本實用新型實施例提供的數(shù)據(jù)采集模塊框圖；

圖中：1、DDR芯片；2、SoC芯片5CSXFC6D6F31C6N；3、數(shù)據(jù)采集器；4、MAC電路；5、PHY電路；6、驅(qū)動電路；7、硬件接口；8、SoC芯片中的FPGA電路；9、SoC芯片中的ARM處理器；10、ADC/DAC(分別采用AD9254和DAC5672芯片)；11、射頻芯片(采用MAX2829芯片)；12、5.8GHz射頻天線；13、GPS定位和授時模塊。

具體實施方式

為能進(jìn)一步了解本實用新型的發(fā)明內(nèi)容、特點及功效，茲例舉以下實施例，并配合附圖詳細(xì)說明如下。

下面結(jié)合附圖對本實用新型的結(jié)構(gòu)作詳細(xì)描述。

如圖1所示，本實用新型實施例提供的車輛通信實驗平臺，包括SoC芯片2、AD/DA轉(zhuǎn)換芯片組10、射頻芯片11、DDR芯片1及射頻天線構(gòu)成，其中SoC芯片2由FPGA電路8和ARM處理器9組成；

基于所述SoC芯片2中的FPGA電路8搭建硬件邏輯電路，實現(xiàn)了：數(shù)據(jù)采集器3、MAC電路4、PHY電路5、驅(qū)動電路6、硬件接口7；

所述硬件接口7用于完成DMA傳輸、控制信息的讀寫功能，與所述MAC電路4、PHY電路5、驅(qū)動模塊6和數(shù)據(jù)采集器3連接，全權(quán)控制FPGA電路8中的所有子模塊，在DMA傳輸過程中將車輛實時地理位置和GPS授時(通過GPS模 塊13獲取)等信息插入到數(shù)據(jù)流中；

所述數(shù)據(jù)采集器3與所述MAC電路4、PHY電路5、驅(qū)動電路6連接，在硬件接口7的控制下獲取所連接子模塊的實時運(yùn)行狀態(tài)和數(shù)據(jù)，并通過硬件接口模塊7將所得數(shù)據(jù)送入ARM處理器9；

本實用新型實施例的PHY采用FPGA芯片實現(xiàn)，其框圖如圖2所示。整個PHY實體包括發(fā)送模塊、接收模塊、PHY控制模塊及硬件接口四個部分。發(fā)送模塊負(fù)責(zé)發(fā)送比特流到復(fù)基帶信號的編碼和調(diào)制變換，接收模塊用于接收復(fù)基帶信號到接收比特流的解調(diào)和譯碼，硬件接口用于驅(qū)動外圍ADC/DAC和射頻芯片，PHY控制器完成發(fā)送和接收過程的控制、PHY與MAC層的通信接口以及數(shù)據(jù)采集控制。

在信道估計算法方面，本實用新型采用了譯碼反饋的機(jī)制。對于每一個接收到的OFDM符號，接收端先根據(jù)解調(diào)和譯碼后的數(shù)據(jù)比特流重構(gòu)發(fā)送端的基帶信號，然后根據(jù)該重構(gòu)的基帶信號重新估計信道響應(yīng)，并將估計出的信道響應(yīng)用于下一OFDM符號的信道均衡過程。通過逐個OFDM符號的迭代跟蹤估計，本實用新型的PHY實現(xiàn)所采用的信道估計機(jī)制能夠動態(tài)跟蹤估計快速時變的車輛通信信道響應(yīng)，有效地提高數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

在收發(fā)天線配置方面，本實用新型采用了單發(fā)射天線和雙接收天線的空間分集接收的方式增強(qiáng)系統(tǒng)可靠性，同時也可以通過上層接口配置成單發(fā)單收的處理方式。此外，為了避免跨時鐘域設(shè)計導(dǎo)致的系統(tǒng)不穩(wěn)定問題，整個PHY的所有子模塊均統(tǒng)一采用了80MHz的時鐘信號來驅(qū)動。

本實用新型的硬件MAC采用FPGA芯片來實現(xiàn)，包括CSMA/CD隨機(jī)退避、物理和虛擬載波偵聽機(jī)制、自動ACK/CTS回復(fù)、兩步和四步握手機(jī)制及數(shù)據(jù)幀的組裝和拆解幾個部分，圖3給出了MAC實現(xiàn)框圖。本實用新型采用了數(shù)據(jù)和控制通道相分離的方式，它由控制通道、數(shù)據(jù)通道和接口單元三個部分組成?？刂仆ǖ镭?fù)責(zé)對發(fā)送和接收的流程進(jìn)行控制，數(shù)據(jù)通道用于根據(jù)跟定的參數(shù)生成管理和數(shù)據(jù)幀或根據(jù)接收到的數(shù)據(jù)流分析相關(guān)幀的參數(shù)，接口單元實現(xiàn)IEEE802.11p標(biāo)準(zhǔn)中規(guī)定的標(biāo)準(zhǔn)層間訪問接口。

數(shù)據(jù)通道主要功能是完成MAC幀的組裝的拆解。根據(jù)IEEE 802.11p標(biāo)準(zhǔn)，一個MAC幀由多個不同的域組成。Frame Control域指示幀的類型、Duration/ID域用于虛擬載波偵聽、4個6字節(jié)的地址域保存了源/目的地址和網(wǎng)絡(luò)地址、FCS域為4個字節(jié)的CRC校驗字段，每個MAC幀可在Frame Body域攜帶0-2312字節(jié)的有效載荷。由于MAC協(xié)議中多個處理過程(如發(fā)送、接收、退避等)都需要涉及幀的相關(guān)操作，本實用新型將這部分功能獨立出來從而形成了圖3中所示的數(shù)據(jù)通道。在MAC幀的發(fā)送過程中，數(shù)據(jù)通道根據(jù)控制通道給出的參數(shù)組裝相應(yīng)的幀，并在添加上CRC校驗碼后將其通過MAC和PHY之間的數(shù)據(jù)接口發(fā)送到PHY的發(fā)送緩沖區(qū)中。在接收過程中，數(shù)據(jù)通道根據(jù)接收到的字節(jié)流分析出接收幀的相關(guān)參數(shù)，并將其傳遞給控制通道處理。數(shù)據(jù)通道不涉及任何流程控制的功能。

控制通道主要用于完成發(fā)送接收流程的控制。圖3中的退避控制完成了CSMA/CA的隨機(jī)退避功能，它的主要功能包含：(1)根據(jù)物理層提供的接收信號功率指示完成物理載波偵聽；(2)根據(jù)接收幀的Duration/ID域完成虛擬載波偵聽；(3)根據(jù)物理和虛擬載波偵聽的結(jié)果執(zhí)行隨機(jī)退避過程。發(fā)送控制器用于對MAC幀的發(fā)送過程進(jìn)行控制。當(dāng)上層有MAC幀需要發(fā)送時，發(fā)送控制器：(1)啟動隨機(jī)退避并等待退避結(jié)束；(2)根據(jù)需要執(zhí)行RTS/CTS握手；(3)發(fā)送上述MAC幀；(4)根據(jù)需要執(zhí)行DATA/ACK握手或啟動重傳過程；接收控制器根據(jù)數(shù)據(jù)通道提供的接收幀參數(shù)控制MAC幀的接收過程，包括自動ACK發(fā)送和CTS發(fā)送等。

為了能夠在處理器系統(tǒng)中獲取硬件系統(tǒng)內(nèi)部的實時運(yùn)行狀態(tài)，使系統(tǒng)調(diào)試和測試工作更加高效，本實用新型設(shè)計了專用的數(shù)據(jù)采集模塊將硬件系統(tǒng)內(nèi)部關(guān)鍵模塊的實時信號采集出來并保存到處理器系統(tǒng)的內(nèi)存中。實踐過程中，該模塊既能夠在調(diào)試過程中方便和快速地定位故障所在，也能夠在測試過程中用于實時測試數(shù)據(jù)的離線保存。數(shù)據(jù)采集模塊由多個采集單元、采集控制器及數(shù)據(jù)過濾單元幾個部分組成。采集單元內(nèi)嵌在PHY和MAC實體中，實現(xiàn)較為簡單，其設(shè)計框圖如圖4所示。

CPU可以根據(jù)需要選擇待采集的信號，為了能夠同時采集多個子模塊的信號，本實用新型對PHY、MAC和驅(qū)動電路的關(guān)鍵數(shù)據(jù)信號進(jìn)行了統(tǒng)一編址，并將數(shù)據(jù)采集器的采集總線分成多個分組，每組都可以單獨地配置為采集不同的子模塊信號。本實用新型中采集總線寬度為64位，共分成了八個分組，每組采集的信號可通過寄存器組S0-S7(見表1)配置，圖4中采集數(shù)據(jù)選擇模塊完成該功能。

表1嵌入式邏輯分析儀模塊寄存器描述

考慮到處理器子系統(tǒng)無法也無須采集和處理整個系統(tǒng)運(yùn)行時間內(nèi)MAC和PHY信號，本實用新型通過指定待采集信號應(yīng)具備的條件(如當(dāng)某信號線出現(xiàn)上升沿等)來指定采集過程的開始時刻，圖4中的觸發(fā)條件檢測模塊通過實時檢測輸出信號是否具備指定的條件來決定是否開始采集。采集觸發(fā)條件通過四個條件寄存器C0-C3配置，每個條件可單獨配置其判定信號線在采集總線中的編號(Cn[14:8])及其判定條件(Cn[7:0])，支持的判斷條件包括上升/下降沿、高/低電平等。此外，為了使得四個判定條件能夠以不同的方式進(jìn)行條件組合，本實用新型提供了COMB寄存器來存儲其條件組合方式的真值表。單次采集的信號長度由LENG寄存器來配置。此外，低速采集數(shù)據(jù)流可以輸出至ARM處理器，高速的數(shù)據(jù)流輸出至邏輯分析儀顯示。

本實用新型中CPU和FPGA硬件電路通過硬件接口模塊進(jìn)行數(shù)據(jù)交換，硬件接口模塊采用FPGA芯片實現(xiàn)，用于完成DMA傳輸、控制信息的讀寫等功能。CPU和FPGA邏輯電路之間交換的信息可分為數(shù)據(jù)流和控制信息。數(shù)據(jù)流包括 MAC幀以及數(shù)據(jù)采集模塊的采集輸出，由于數(shù)據(jù)量大且要求較低的交換延遲，本實用新型中采用DMA的方式完成數(shù)據(jù)流的傳輸。控制信息包括ARM處理器對硬件中相關(guān)模塊的配置信息以及它們傳遞給ARM處理器的性能統(tǒng)計信息等?？刂菩畔?shù)據(jù)量較小，且讀出或?qū)懭氲男畔⒍即娣旁谟布到y(tǒng)相應(yīng)的寄存器中。本實用新型對所有可訪問的寄存器進(jìn)行了統(tǒng)一編址，控制信息的交換通過讀寫指定地址的寄存器完成。

為了便于測量傳輸時延這個車輛通信系統(tǒng)重要性能指標(biāo)，本實用新型在硬件接口中為每個交換的數(shù)據(jù)流插入了其發(fā)送和接收時間信息。端到端的傳輸時延包含PHY傳輸時延、MAC發(fā)送時延及處理時延等。PHY傳輸時延與所用的調(diào)制和編碼方式有關(guān)，MAC發(fā)送時延取決于退避算法、退避窗口大小及重傳次數(shù)等實時參數(shù)，處理時延跟自身算法復(fù)雜度、上層操作系統(tǒng)的進(jìn)程調(diào)度等多種因素有關(guān)。由于操作系統(tǒng)進(jìn)程調(diào)度等方面的原因，ARM處理器很難進(jìn)行精確的時延測量。為了給測量和分析工作提供方便，本實用新型通過硬件接口在發(fā)送和接收的MAC幀以及采集到的數(shù)據(jù)中插入了其發(fā)送和(或)接收的時間和車輛實時地理位置信息。為了同步網(wǎng)絡(luò)中各節(jié)點的測量時鐘，本實用新型在采用了FPGA芯片中的鎖相環(huán)路生成一個本地測量時鐘，然后通過GPS授時模塊提供的GPS時鐘信號周期性地修正本地時鐘信號。

以上所述僅是對本實用新型的較佳實施例而已，并非對本實用新型作任何形式上的限制，凡是依據(jù)本實用新型的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改，等同變化與修飾，均屬于本實用新型技術(shù)方案的范圍內(nèi)。