1.一種基于FPGA的多業(yè)務(wù)高速光纖傳輸系統(tǒng),包括業(yè)務(wù)適配模塊、總線傳輸模塊、總線交叉模塊和光收發(fā)模塊和網(wǎng)管控制模塊,業(yè)務(wù)適配模塊、總線傳輸模塊、總線交叉模塊和光收發(fā)模塊依次通過雙向傳輸信號(hào)連接并分別和網(wǎng)管控制模塊通過雙向傳輸信號(hào)連接,其特征在于:所述網(wǎng)管控制模塊由CPU通過SPI對(duì)所述業(yè)務(wù)板適配模塊的配置和狀態(tài)信息以及所述總線交叉模塊的交叉信息及狀態(tài)和光通道狀態(tài)進(jìn)行配置和監(jiān)控,同時(shí)進(jìn)行遠(yuǎn)端設(shè)備的遠(yuǎn)程控制。
2.根據(jù)權(quán)利要求1所述的基于FPGA的多業(yè)務(wù)高速光纖傳輸系統(tǒng),其特征在于:所述的業(yè)務(wù)適配模塊分為高速ADC數(shù)據(jù)業(yè)務(wù)板、以太網(wǎng)數(shù)據(jù)業(yè)務(wù)板和E1數(shù)據(jù)和話音數(shù)據(jù)業(yè)務(wù)板;業(yè)務(wù)適配模塊內(nèi)設(shè)有的插槽能夠插入不同的業(yè)務(wù)模塊,業(yè)務(wù)數(shù)據(jù)在通過總線進(jìn)行傳輸前進(jìn)行業(yè)務(wù)適配,適配后的業(yè)務(wù)數(shù)據(jù)格式相同,占用至少一條LVDS總線。
3.根據(jù)權(quán)利要求2所述的基于FPGA的多業(yè)務(wù)高速光纖傳輸系統(tǒng),其特征在于:所述的以太網(wǎng)數(shù)據(jù)業(yè)務(wù)板包括以太網(wǎng)PHY芯片、DDR3芯片、FPGA芯片及必要的外圍器件,F(xiàn)PGA通過PHY芯片管理接口對(duì)PHY進(jìn)行配置和查詢,接收PHY數(shù)據(jù)后對(duì)數(shù)據(jù)進(jìn)行分析,控制幀直接處理,數(shù)據(jù)幀存入DDR3芯片中,F(xiàn)PGA根據(jù)以太網(wǎng)帶寬從DDR3芯片中讀取數(shù)據(jù)進(jìn)行傳輸。
4.根據(jù)權(quán)利要求2所述的基于FPGA的多業(yè)務(wù)高速光纖傳輸系統(tǒng),其特征在于:所述的E1數(shù)據(jù)和話音數(shù)據(jù)業(yè)務(wù)板包括E1接口、話音接口、FPGA芯片及外圍器件,其中話音接口數(shù)據(jù)和信令經(jīng)過復(fù)接后成PCM30格式的E1數(shù)據(jù)幀,后續(xù)處理同E1接口;E1接口的數(shù)據(jù)通過正碼速調(diào)整成2.5Mbps的幀數(shù)據(jù),然后35個(gè)調(diào)整后的E1數(shù)據(jù)幀組合成100Mbps的數(shù)據(jù)幀,其中同步頭、CRC校驗(yàn)占用12.5Mbps帶寬;最后通過一條LVDS總線進(jìn)行傳輸。
5.根據(jù)權(quán)利要求1所述的基于FPGA的多業(yè)務(wù)高速光纖傳輸系統(tǒng),其特征在于:所述的總線傳輸模塊默認(rèn)為以下結(jié)構(gòu):幀長(zhǎng)為800bit,分為100個(gè)時(shí)隙,每個(gè)時(shí)隙8bit,帶寬為10Mbps,同步頭、業(yè)務(wù)標(biāo)號(hào)、業(yè)務(wù)幀標(biāo)號(hào)分別占用一個(gè)時(shí)隙,CRC校驗(yàn)選用CRC16進(jìn)行校驗(yàn),占用2個(gè)時(shí)隙;有效數(shù)據(jù)選用95個(gè)時(shí)隙,帶寬為950Mbps。
6.根據(jù)權(quán)利要求1所述的基于FPGA的多業(yè)務(wù)高速光纖傳輸系統(tǒng),其特征在于:所述的總線交叉模塊對(duì)業(yè)務(wù)板的LVDS總線和光通道的LVDS總線進(jìn)行交叉,實(shí)現(xiàn)業(yè)務(wù)的傳輸和備份。
7.根據(jù)權(quán)利要求1所述的基于FPGA的多業(yè)務(wù)高速光纖傳輸系統(tǒng),其特征在于:所述的光收發(fā)模塊光通道速率為10Gbps,使用FPGA的GTH模塊實(shí)現(xiàn),線路編碼選用8B10B進(jìn)行編碼。