1.一種無(wú)線局域網(wǎng)射頻收發(fā)機(jī)電路芯片，其特征在于，包括接收電路RX、發(fā)射電路TX、數(shù)字控制模塊CTL和本振頻率發(fā)生器FS；
所述接收電路RX包括低噪放大器LNA、若干混頻器Mixer、若干第一可變?cè)鲆娣糯笃鱒GA1、若干低通濾波器LPF、若干第二可變?cè)鲆娣糯笃鱒GA2、若干高速緩沖器Buffer和若干模數(shù)轉(zhuǎn)換器ADC，所述混頻器Mixer、第一可變?cè)鲆娣糯笃鱒GA1、低通濾波器LPF、第二可變?cè)鲆娣糯笃鱒GA2、高速緩沖器Buffer和模數(shù)轉(zhuǎn)換器ADC順次連接成一路信號(hào)流向電路，若干混頻器Mixer、若干第一可變?cè)鲆娣糯笃鱒GA1、若干低通濾波器LPF、若干第二可變?cè)鲆娣糯笃鱒GA2、若干高速緩沖器Buffer和若干模數(shù)轉(zhuǎn)換器ADC組成若干路信號(hào)流向電路，每一路信號(hào)流向電路的混頻器Mixer的輸入端與低噪放大器LNA的輸出端連接，每一路信號(hào)流向電路的模數(shù)轉(zhuǎn)換器ADC的輸出端連接到該電路芯片外的數(shù)字基帶；所述每一路信號(hào)流向電路的混頻器Mixer的輸入端還與本振頻率發(fā)生器FS連接；數(shù)字控制模塊CTL與接收電路RX的所有器件相連；所述每一路信號(hào)流向電路的混頻器Mixer的輸出端與一補(bǔ)償DAC模塊連接；
發(fā)射電路TX包括若干模數(shù)轉(zhuǎn)換器DAC、若干可變?cè)鲆娣糯笃鱒GA，若干混頻器Mixer和可變?cè)鲆嫔漕l放大器RFVGA，模數(shù)轉(zhuǎn)換器DAC、可變?cè)鲆娣糯笃鱒GA，混頻器Mixer順次連接成一路信號(hào)走向電路，若干模數(shù)轉(zhuǎn)換器DAC、若干可變?cè)鲆娣糯笃鱒GA，若干混頻器Mixer組成若干路信號(hào)走向電路，每一路信號(hào)走向電路的模數(shù)轉(zhuǎn)換器DAC的輸入端與該電路芯片外的數(shù)字基頻帶連接，每一路信號(hào)走向電路的混頻器Mixer的輸出端與可變?cè)鲆嫔漕l放大器RFVGA連接；所述每一路信號(hào)走向電路的混頻器Mixer的輸入端還與本振頻率發(fā)生器FS連接；數(shù)字控制模塊CTL與發(fā)射電路TX的所有器件相連；所述每一路信號(hào)走向電路的可變?cè)鲆娣糯笃鱒GA的輸出端與一補(bǔ)償DAC模塊連接。
2.根據(jù)權(quán)利要求1所述的無(wú)線局域網(wǎng)射頻收發(fā)機(jī)電路芯片，其特征在于，所述的接收電路RX包括兩路信號(hào)流向電路，分別通過(guò)本振頻率發(fā)生器FS產(chǎn)生的I路和Q路基頻信號(hào)。
3.根據(jù)權(quán)利要求2所述的無(wú)線局域網(wǎng)射頻收發(fā)機(jī)電路芯片，其特征在于，發(fā)射電路TX包括兩路信號(hào)走向電路，分別通過(guò)數(shù)字基帶產(chǎn)生的I路和Q路信號(hào)。
4.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的無(wú)線局域網(wǎng)射頻收發(fā)機(jī)電路芯片，其特征在于，該電路芯片中的低通濾波器LPF是5階巴特沃斯低通濾波器，所述低通濾波器LPF的帶寬為10MHz或20MHz。
5.根據(jù)權(quán)利要求2所述的無(wú)線局域網(wǎng)射頻收發(fā)機(jī)電路芯片，其特征在于，分別通過(guò)本振頻率發(fā)生器FS產(chǎn)生的I路和Q路基頻信號(hào)，I路和Q路基頻信號(hào)的頻率都為2.4GHz，相位差為90度。