本發(fā)明屬于集成電路設(shè)計技術(shù)領(lǐng)域，具體涉及一種支持雙協(xié)議的UHF-RFID讀寫器信道選擇濾波器。

背景技術(shù)：

CMOS工藝的UHF-RFID讀寫器芯片因體積小、成本低、兼容性好得到快速發(fā)展。為了便于集成，讀寫器芯片中的接收機多采用零中頻接收機結(jié)構(gòu)。在該結(jié)構(gòu)中，可使用模擬低通濾波器實現(xiàn)信道選擇。

信道選擇濾波器支持ISO 18000-6C和GB/T29768-2013兩種UHF-RFID通訊協(xié)議。根據(jù)不同的接收數(shù)據(jù)速率，信道選擇濾波器的帶寬可調(diào)節(jié)?？紤]兩種協(xié)議以及協(xié)議中F0、Miller編碼的兼容性和信道分配實際情況，信道選擇濾波器支持多讀寫器環(huán)境下64kb/s和單讀寫器環(huán)境下640kb/s兩種接收數(shù)據(jù)速率，考慮20％的頻偏，信道選擇濾波器的帶寬可在154kHz和1.54MHz之間選擇。同時，ISO 18000-6C協(xié)議規(guī)定，多讀寫器環(huán)境下鄰道泄漏比為-20dBc，密集讀寫器環(huán)境下鄰道泄漏比為-30dBc，GB/T29768-2013協(xié)議規(guī)定，讀寫器鄰道泄漏比為-40dBc，為滿足兩種協(xié)議下的鄰道泄漏比要求，信道選擇濾波器在二倍信道帶寬處的帶外抑制可在25dB和45dB之間調(diào)節(jié)。

國內(nèi)外已發(fā)表的文獻報道，多為支持單一協(xié)議的信道選擇濾波器，濾波器的帶外抑制是固定不可調(diào)節(jié)的，部分信道選擇濾波器通過設(shè)計較大的帶外抑制同時滿足兩種協(xié)議的鄰道泄漏比要求，但是在鄰道泄漏比要求較低的應(yīng)用環(huán)境中，會造成功耗的不必要消耗。而在支持雙協(xié)議的信道選擇濾波器中，濾波器的帶外抑制和帶寬可根據(jù)不同的協(xié)議實現(xiàn)變換調(diào)節(jié)，具有靈活性，降低功耗，為支持多協(xié)議的UHF-RFID讀寫器奠定技術(shù)基礎(chǔ)，使其同時滿足國際市場和本土市場的應(yīng)用需求，更具競爭力。

技術(shù)實現(xiàn)要素：

針對現(xiàn)有技術(shù)的不足，本發(fā)明提出一種支持雙協(xié)議的UHF-RFID讀寫器信道選擇濾波器。

本發(fā)明的技術(shù)方案是：

一種支持雙協(xié)議的UHF-RFID讀寫器信道選擇濾波器，包括第一二階低通濾波器、第二二階低通濾波器、第三二階低通濾波器、第一NMOS晶體管、第二NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管和第六NMOS晶體管；

所述第一二階低通濾波器的正輸入端作為差分信號的正輸入端，所述第一二階低通濾波器的負輸入端作為差分信號的負輸入端，所述第一二階低通濾波器的正輸出端連接第二二階低通濾波器的正輸入端，所述第一二階低通濾波器的負輸出端連接第二二階低通濾波器的負輸入端，所述第二二階低通濾波器的正輸出端連接第一NMOS晶體管的漏極和第三NMOS晶體管的漏極，所述第二二階低通濾波器的負輸出端連接第二NMOS晶體管的漏極和第四NMOS晶體管的漏極，所述第一NMOS晶體管的源極連接第三二階低通濾波器的正輸入端，所述第二NMOS晶體管的源極連接第三二階低通濾波器的負輸入端，所述第三NMOS晶體管的源極連接第五NMOS晶體管的源極，所述第三NMOS晶體管的源極和第五NMOS晶體管的源極的連接端作為差分信號的正輸出端，所述第四NMOS晶體管的源極連接第六NMOS晶體管的源極，所述第四NMOS晶體管的源極和第六NMOS晶體管的源極的連接端作為差分信號的負輸出端，所述第三二階低通濾波器的正輸出端連接第五NMOS晶體管的漏極，所述第三二階低通濾波器的負輸出端連接第六NMOS晶體管的漏極，所述第一NMOS晶體管的柵極、第二NMOS晶體管的柵極、第三NMOS晶體管的柵極、第四NMOS晶體管的柵極、第五NMOS晶體管的柵極、第六NMOS晶體管的柵極分別作為開關(guān)的控制端；

所述第一二階低通濾波器包括：第一放大器、第二放大器、第一開關(guān)陣列、第二開關(guān)陣列、第三開關(guān)陣列、第四開關(guān)陣列、第一無源電阻、第二無源電阻、第三無源電阻、第四無源電阻、第五無源電阻、第六無源電阻、第七無源電阻、第八無源電阻；

所述第二二階低通濾波器包括：第三放大器、第四放大器、第五開關(guān)陣列、第六開關(guān)陣列、第七開關(guān)陣列、第八開關(guān)陣列、第九無源電阻、第十無源電阻、第十一無源電阻、第十二無源電阻、第十三無源電阻、第十四無源電阻、第十五無源電阻和第十六無源電阻；

所述第三二階低通濾波器包括：第五放大器、第六放大器、第三無源電容、第四無源電容、第五無源電容、第六無源電容、第十七無源電阻、第十八無源電阻、第十九無源電阻、第二十無源電阻、第二十一無源電阻、第二十二無源電阻、第二十三無源電阻和第二十四無源電阻；

所述第一無源電阻的一端作為第一二階低通濾波器的正輸入端，所述第一無源電阻的另一端連接第一放大器的正輸入端、第一開關(guān)陣列的輸入端、第三無源電阻的一端和第七無源電阻的一端，所述第一放大器的負輸出端連接第一開關(guān)陣列的輸出端、第三無源電阻的另一端和第五無源電阻的一端，所述第五無源電阻的另一端連接第二放大器的正輸入端和第三開關(guān)陣列的輸入端，所述第二放大器的負輸出端連接第三開關(guān)陣列的輸出端和第八無源電阻的一端，并作為第一二階低通濾波器的正輸出端，所述第二無源電阻的一端作為第一二階低通濾波器的負輸入端，所述第二無源電阻的另一端連接第一放大器的負輸入端、第二開關(guān)列陣的一端、第四無源電阻的一端和第八無源電阻的另一端，所述第一放大器的正輸出端連接第二開關(guān)陣列的輸出端、第四無源電阻的另一端和第六無源電阻的一端，所述第六無源電阻的另一端連接第二放大器的負輸入端和第四開關(guān)陣列的輸入端，所述第二放大器的正輸出端連接第四開關(guān)陣列的輸出端和第七無源電阻的另一端，并作為第一二階低通濾波器的負輸出端；

所述第九無源電阻的一端作為第二二階低通濾波器的正輸入端，所述第九無源電阻的另一端連接第三放大器的正輸入端、第五開關(guān)陣列的輸入端、第十一無源電阻的一端和第十五無源電阻的一端，所述第三放大器的負輸出端連接第五開關(guān)陣列的輸出端、第十一無源電阻的另一端和第十三電阻的一端，所述第十三電阻的另一端連接第四放大器的正輸入端和第七開關(guān)陣列的輸入端，所述第四放大器的負輸出端連接第七開關(guān)陣列的輸出端和第十六無源電阻的一端，并作為第二二階低通濾波器的正輸出端，所述第十無源電阻的一端作為第二二階低通濾波器的負輸入端，所述第十無源電阻的另一端連接第三放大器的負輸入端、第六開關(guān)陣列的輸入端、第十二無源電阻的一端和第十六電阻的另一端，所述第三放大器的正輸出端連接第六開關(guān)陣列的輸出端、第十二無源電阻的另一端和第十四無源電阻的一端，第十四無源電阻的另一端連接第四放大器的負輸入端和第八開關(guān)陣列的輸入端，所述第四放大器的正輸出端連接第八開關(guān)陣列的輸出端和第十五無源電阻的另一端，并作為第二二階低通濾波器的負輸出端。

所述第十七無源電阻的一端作為第三二階低通濾波器的正輸入端，所述第十七無源電阻的另一端連接第五放大器的正輸入端、第三無源電容的一端、第十九無源電阻的一端和第二十三無源電阻的一端，所述第五放大器的負輸出端連接第三無源電容的另一端、第十九無源電阻的另一端和第二十一無源電阻的一端，所述第二十一無源電阻的另一端連接第六放大器的正輸入端和第五無源電容的一端，所述第六放大器的負輸出端連接第五無源電容的另一端和第二十四無源電阻的一端，并作為第三二階低通濾波器的正輸出端，所述第十八無源電阻的一端作為第三二階低通濾波器的負輸入端，所述第十八無源電阻的另一端連接第五放大器的負輸入端、第四無源電容的一端、第二十無源電阻的一端和第二十四電阻的另一端，所述第五放大器的正輸出端連接第四無源電容的另一端、第二十無源電阻的另一端和第二十二無源電阻的一端，第二十二無源電阻的另一端連接第六放大器的負輸入端和第六無源電容一端，所述第六放大器的正輸出端連接第六無源電容的另一端和第二十三無源電阻的另一端，并作為第三二階低通濾波器的負輸出端。

所述第一開關(guān)陣列、第二開關(guān)陣列、第三開關(guān)陣列、第四開關(guān)陣列、第五開關(guān)陣列、第六開關(guān)陣列、第七開關(guān)陣列和第八開關(guān)陣列結(jié)構(gòu)相同，均由兩個NMOS晶體管和兩個電容組成；

所述各個開關(guān)陣列的連接關(guān)系如下：

所述第七NMOS晶體管的漏極連接第八NMOS晶體管的漏極，并作為開關(guān)陣列的輸入端，所述第七NMOS晶體管的源極連接第一電容的一端，所述第八NMOS晶體管的源極連接第二電容的一端，所述第一電容的另一端連接第二電容的另一端，并作為開關(guān)陣列的輸出端，所述第七NMOS晶體管的柵極、第八NMOS晶體管的柵極分別作為開關(guān)陣列的控制端。

所述第一放大器、第二放大器、第三放大器、第四放大器、第五放大器和第六放大器結(jié)構(gòu)相同，均包括偏置電流源電路、兩級運算放大器、共模反饋電路；

所述偏置電流源電路、兩級運算放大器和共模反饋電路依次連接。

所述兩級運算放大器包括：第九NMOS晶體管、第十NMOS晶體管、第十一PMOS晶體管、第十二PMOS晶體管、第十三NMOS晶體管、第十四PMOS晶體管、第十五PMOS晶體管、第十六NMOS晶體管、第十七NMOS晶體管、第十八NMOS晶體管、第七電容和第八電容；

所述第九NMOS晶體管的柵極作為放大器的正輸入端，所述第九NMOS晶體管的漏極連接第十一PMOS晶體管的漏極、第十四PMOS晶體管的柵極和第七電容的一端，所述第九NMOS晶體管的源極連接第十三NMOS晶體管的漏極和第十NMOS晶體管的源極，所述第十NMOS晶體管的柵極作為放大器的負輸入端，所述第十NMOS晶體管的漏極連接第十二PMOS晶體管的漏極、第十五PMOS晶體管的柵極和第八電容的一端，所述第十一PMOS晶體管的柵極連接第十二PMOS晶體管的柵極和共模反饋電路的輸出端，所述第十三NMOS晶體管的柵極連接第十六NMOS晶體管的柵極、第十七NMOS晶體管的柵極、第十八NMOS晶體管的柵極和偏置電流源電路的輸出端，所述第十三NMOS晶體管的源極、第十六NMOS晶體管的源極、第十七NMOS晶體管的源極和第十八NMOS晶體管的源極接地，所述第十四PMOS晶體管的漏極連接第七電容的另一端、第十六NMOS晶體管的漏極和共模反饋電路的正輸入端，并作為放大器的正輸出端，所述第十五PMOS晶體管的漏極連接第八電容的另一端、第十七NMOS晶體管的漏極和共模反饋電路的負輸入端，并作為放大器的負輸出端，所述第十一PMOS晶體管的源極、第十二PMOS晶體管的源極、第十四PMOS晶體管的源極和第十五PMOS晶體管的源極連接電源端VDD。

所述偏置電流源電路包括：第十九PMOS晶體管、第二十PMOS晶體管、第二十一PMOS晶體管、第二十二NMOS晶體管、第二十三NMOS晶體管、第一PNP晶體管、第二PNP晶體管和第二十五電阻；

所述第十九PMOS晶體管的柵極連接第二十PMOS晶體管的柵極、第二十PMOS晶體管的漏極、第二十一PMOS晶體管的柵極和第二十二NMOS晶體管的漏極，所述第十九PMOS晶體管的漏極作為偏置電流源電路的輸出端，所述第十九PMOS晶體管的源極、第二十PMOS晶體管的源極和第二十一PMOS晶體管的源極連接電源端VDD，所述第二十一PMOS晶體管的漏極連接第二十三NMOS晶體管的漏極、第二十三NMOS晶體管的柵極和第二十二NMOS晶體管的柵極，所述第二十二NMOS晶體管的源極連接第二十五電阻的一端，所述第二十五電阻的另一端連接第一PNP晶體管的發(fā)射極，所述第二十三NMOS晶體管的源極連接第二PNP晶體管的發(fā)射極，所述第一PNP晶體管的基極、集電極接地，第二PNP晶體管的基極、集電極接地。

所述共模反饋電路包括：第二十四PMOS晶體管、第二十五PMOS晶體管、第二十六PMOS晶體管、第二十七PMOS晶體管、第二十八PMOS晶體管、第二十九PMOS晶體管、第三十NMOS晶體管和第三十一NMOS晶體管；

所述第二十四PMOS晶體管的柵極連接第二十五PMOS晶體管的柵極，并作為偏置電壓輸入端連接外接直流偏置電壓源，所述第二十四PMOS晶體管的源極和第二十五PMOS晶體管的源極連接電源端VDD，所述第二十四PMOS晶體管的漏極連接第二十六PMOS晶體管的源極和第二十七PMOS晶體管的源極，所述第二十五PMOS晶體管的漏極連接第二十八PMOS晶體管的源極和第二十九PMOS晶體管的源極，所述第二十六PMOS晶體管的柵極作為共模反饋電路的正輸入端，所述第二十六PMOS晶體管的漏極連接第二十九PMOS晶體管的漏極、第三十一NMOS晶體管的柵極和第三十一NMOS晶體管的漏極，所述第二十七PMOS晶體管的柵極連接第二十八PMOS晶體管的柵極，并作為共模反饋電路的輸出端，所述第二十七PMOS晶體管的漏極連接第二十八PMOS晶體管的漏極、第三十NMOS晶體管的柵極和第三十NMOS晶體管的漏極，所述第二十九PMOS晶體管的柵極作為共模反饋電路的負輸入端，所述第三十NMOS晶體管的源極和第三十一NMOS晶體管的源極接地。

本發(fā)明的有益效果：

本發(fā)明提出一種支持雙協(xié)議的UHF-RFID讀寫器信道選擇濾波器，支持ISO 18000-6C和GB/T29768-2013兩種UHF-RFID通訊協(xié)議。信道選擇濾波器支持多讀寫器環(huán)境下64kb/s和單讀寫器環(huán)境下640kb/s兩種接收數(shù)據(jù)速率，信道選擇濾波器的帶寬可在154kHz和1.54MHz之間選擇。同時，為滿足ISO 18000-6C和GB/T29768-2013兩種協(xié)議下的鄰道泄漏比要求，并且節(jié)約功耗，信道選擇濾波器可實現(xiàn)二倍信道帶寬處的帶外抑制在25dB和45dB之間調(diào)節(jié)。

附圖說明

圖1為本發(fā)明具體實施方式中支持雙協(xié)議的UHF-RFID讀寫器信道選擇濾波器的結(jié)構(gòu)示意圖；

圖2為本發(fā)明具體實施方式中開關(guān)陣列結(jié)構(gòu)示意圖；

圖3為本發(fā)明具體實施方式中放大器結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖對本發(fā)明具體實施方式加以詳細說明。

一種支持雙協(xié)議的UHF-RFID讀寫器信道選擇濾波器，如圖1所示，包括第一二階低通濾波器LPF1、第二二階低通濾波器LPF2、第三二階低通濾波器LPF3、第一NMOS晶體管M1、第二NMOS晶體管M2、第三NMOS晶體管M3、第四NMOS晶體管M4、第五NMOS晶體管M5和第六NMOS晶體管M6。

所述第一二階低通濾波器LPF1的正輸入端IN_P作為差分信號的正輸入端，所述第一二階低通濾波器LPF2的負輸入端作為差分信號的負輸入端IN_N，所述第一二階低通濾波器LPF1的正輸出端1連接第二二階低通濾波器LPF2的正輸入端3，所述第一二階低通濾波器的負輸出端2連接第二二階低通濾波器的負輸入端4，所述第二二階低通濾波器的正輸出端5連接第一NMOS晶體管M1的漏極和第三NMOS晶體管M3的漏極，所述第二二階低通濾波器的負輸出端6連接第二NMOS晶體管M2的漏極和第四NMOS晶體管M4的漏極，所述第一NMOS晶體管M1的源極連接第三二階低通濾波器的正輸入端7，所述第二NMOS晶體管M2的源極連接第三二階低通濾波器的負輸入端8，所述第三NMOS晶體管M3的源極連接第五NMOS晶體管M5的源極，所述第三NMOS晶體管M3的源極和第五NMOS晶體管M5的源極的連接端作為差分信號的正輸出端OUT_P，所述第四NMOS晶體管M4的源極連接第六NMOS晶體管M6的源極，所述第四NMOS晶體管M4的源極和第六NMOS晶體管M6的源極的連接端作為差分信號的負輸出端OUT_N，所述第三二階低通濾波器的正輸出端9連接第五NMOS晶體管M5的漏極，所述第三二階低通濾波器的負輸出端10連接第六NMOS晶體管M6的漏極，所述第一NMOS晶體管M1的柵極作為開關(guān)控制端b1、第二NMOS晶體管M2的柵極作為開關(guān)控制端b2、第三NMOS晶體管M3的柵極作為開關(guān)控制端b3、第四NMOS晶體管M4的柵極作為開關(guān)控制端b4、第五NMOS晶體管M5的柵極作為開關(guān)控制端b5、第六NMOS晶體管M6的柵極作為開關(guān)控制端b6。

第一二階低通濾波器LPF1包括：第一放大器A1、第二放大器A2、第一開關(guān)陣列S1、第二開關(guān)陣列S2、第三開關(guān)陣列S3、第四開關(guān)陣列S4、第一無源電阻R1、第二無源電阻R2、第三無源電阻R3、第四無源電阻R4、第五無源電阻R5、第六無源電阻R6、第七無源電阻R7、第八無源電阻R8。

第二二階低通濾波器LPF2包括：第三放大器A3、第四放大器A4、第五開關(guān)陣列S5、第六開關(guān)陣列S6、第七開關(guān)陣列S7、第八開關(guān)陣列S8、第九無源電阻R9、第十無源電阻R10、第十一無源電阻R11、第十二無源電阻R12、第十三無源電阻R13、第十四無源電阻R14、第十五無源電阻R15和第十六無源電阻R16。

第三二階低通濾波器LPF3包括：第三放大器A5、第四放大器A6、第三無源電容C3、第四無源電容C4、第五無源電容C5、第六無源電容C6、第十七無源電阻R17、第十八無源電阻R18、第十九無源電阻R19、第二十無源電阻R20、第二十一無源電阻R21、第二十二無源電阻R22、第二十三無源電阻R23和第二十四無源電阻R24。

第一無源電阻R1的一端作為第一二階低通濾波器LPF1的正輸入端IN_P，第一無源電阻R1的另一端連接第一放大器A1的正輸入端11、第一開關(guān)陣列S1的輸入端35、第三無源電阻R3的一端和第七無源電阻R7的一端，第一放大器A1的負輸出端14連接第一開關(guān)陣列S1的輸出端36、第三無源電阻R3的另一端和第五無源電阻R5的一端，第五無源電阻R5的另一端連接第二放大器A2的正輸入端15和第三開關(guān)陣列S3的輸入端39，第二放大器A2的負輸出端18連接第三開關(guān)陣列S3的輸出端40和第八無源電阻R8的一端，并作為第一二階低通濾波器LPF1的正輸出端1，第二無源電阻R2的一端作為第一二階低通濾波器LPF1的負輸入端IN_N，第二無源電阻R2的另一端連接第一放大器A1的負輸入端12、第二開關(guān)陣列S2的輸入端37、第四無源電阻R4的一端和第八無源電阻R8的另一端，第一放大器A1的正輸出端13連接第二開關(guān)陣列S2的輸出端38、第四無源電阻R4的另一端和第六無源電阻R6的一端，第六無源電阻R6的另一端連接第二放大器A2的負輸入端16和第四開關(guān)陣列S4的輸入端41，第二放大器A2的正輸出端17連接第四開關(guān)陣列S4的輸出端42和第七無源電阻R7的另一端，并作為第一二階低通濾波器LPF1的負輸出端2。

第九無源電阻R9的一端作為第二二階低通濾波器LPF2的正輸入端3，第九無源電阻R9的另一端連接第三放大器A3的正輸入端19、第五開關(guān)陣列S5的輸入端43、第十一無源電阻R11的一端和第十五無源電阻R15的一端，第三放大器A3的負輸出端22連接第五開關(guān)陣列S5的輸出端44、第十一無源電阻R11的另一端和第十三電阻R13的一端，第十三電阻R13的另一端連接第四放大器A4的正輸入端23和第七開關(guān)陣列S7的輸入端47，第四放大器A4的負輸出端26連接第七開關(guān)陣列S7的輸出端48和第十六無源電阻R16的一端，并作為第二二階低通濾波器LPF2的正輸出端5，第十無源電阻R10的一端作為第二二階低通濾波器LPF2的負輸入端4，第十無源電阻R10的另一端連接第三放大器A3的負輸入端20、第六開關(guān)陣列S6的輸入端45、第十二無源電阻R12的一端和第十六電阻R16的另一端，第三放大器A3的正輸出端21連接第六開關(guān)陣列S6的輸出端46、第十二無源電阻R12的另一端和第十四無源電阻R14的一端，第十四無源電阻R14的另一端連接第四放大器A4的負輸入端24和第八開關(guān)陣列S8的輸入端49，第四放大器A4的正輸出端25連接第八開關(guān)陣列S8的輸出端50和第十五無源電阻R15的另一端，并作為第二二階低通濾波器LPF2的負輸出端6。

所述第十七無源電阻R17的一端作為第三二階低通濾波器LPF3的正輸入端7，所述第十七無源電阻R17的另一端連接第五放大器A5的正輸入端27、第三無源電容C3的一端、第十九無源電阻R19的一端和第二十三無源電阻R23的一端，所述第五放大器A5的負輸出端30連接第三無源電容C3的另一端、第十九無源電阻R19的另一端和第二十一無源電阻R21的一端，所述第二十一無源電阻R21的另一端連接第六放大器A6的正輸入端31和第五無源電容C5的一端，所述第六放大器A6的負輸出端34連接第五無源電容C5的另一端和第二十四無源電阻R24的一端，并作為第三二階低通濾波器LPF3的正輸出端9，所述第十八無源電阻R18的一端作為第三二階低通濾波器LPF3的負輸入端8，所述第十八無源電阻R18的另一端連接第五放大器A5的負輸入端28、第四無源電容C4的一端、第二十無源電阻R20的一端和第二十四電阻R24的另一端，所述第五放大器A5的正輸出端29連接第四無源電容C4的另一端、第二十無源電阻R20的另一端和第二十二無源電阻R22的一端，第二十二無源電阻R22的另一端連接第六放大器A6的負輸入端32和第六無源電容C6一端，所述第六放大器A6的正輸出端33連接第六無源電容C6的另一端和第二十三無源電阻R23的另一端，并作為第三二階低通濾波器LPF3的負輸出端10。

本實施方式中，第一開關(guān)陣列S1、第二開關(guān)陣列S2、第三開關(guān)陣列S3、第四開關(guān)陣列S4、第五開關(guān)陣列S5、第六開關(guān)陣列S6、第七開關(guān)陣列S7和第八開關(guān)陣列S8結(jié)構(gòu)相同，均由兩個NMOS晶體管，第七NMOS晶體管M7、第八NMOS晶體管M8，兩個電容第七電容C7、第八電容C8組成。

如圖2所示，各個開關(guān)陣列的連接關(guān)系如下：

第七NMOS晶體管M7的漏極連接第八NMOS晶體管M8的漏極，并作為開關(guān)陣列的輸入端IN，第七NMOS晶體管M7的源極連接第一電容C1的一端，第八NMOS晶體管M8的源極連接第二電容C2的一端，第一電容C1的另一端連接第二電容C2的另一端，并作為開關(guān)陣列的輸出端OUT，第七NMOS晶體管M7的柵極作為開關(guān)陣列的控制端b7，第八NMOS晶體管M8的柵極作為開關(guān)陣列的控制端b8。

本實施方式中，讀寫器數(shù)字后端輸出8位控制信號，后兩位送入開關(guān)陣列S1～S8的控制端b7、b8，當(dāng)控制端輸入信號值為“1”時，NMOS開關(guān)閉合，開關(guān)所在支路導(dǎo)通，傳輸信號經(jīng)過該支路，給支路電容充放電，支路電容值計入開關(guān)陣列總電容值，當(dāng)控制端輸入信號值為“0”時，NMOS開關(guān)斷開，開關(guān)所在支路斷路，傳輸信號不經(jīng)過該支路，支路電容不起作用，因此開關(guān)陣列總的電容值為導(dǎo)通支路所含電容值的和。

本實施方式中，以開關(guān)陣列S1為例，控制端b7、b8輸入信號值為10，第七NMOS晶體管M7閉合，第八NMOS晶體管M8斷開，開關(guān)陣列S1的電容值C_S1如式(1)所示：

C_S1＝C₁ (1)

b7、b8輸入信號值為11時，第一開關(guān)陣列S1的電容值C_S1如式(2)所示：

C_S1＝C₁+C₂ (2)

本實施方式中，第一放大器A1、第二放大器A2、第三放大器A3、第四放大器A4、第五放大器A5和第六放大器A6結(jié)構(gòu)相同，均包括偏置電流源電路、兩級運算放大器、共模反饋電路。

如圖3所示，偏置電流源電路、兩級運算放大器和共模反饋電路依次連接。

本實施方式中，兩級運算放大器包括：第九NMOS晶體管M9、第十NMOS晶體管M10、第十一PMOS晶體管M11、第十二PMOS晶體管M12、第十三NMOS晶體管M13、第十四PMOS晶體管M14、第十五NMOS晶體管M15、第十六PMOS晶體管M16、第十七PMOS晶體管M17、第十八NMOS晶體管M18、第七電容C7和第八電容C8。

第九NMOS晶體管M9的柵極作為放大器的正輸入端IN1，第十NMOS晶體管M10的漏極連接第十一PMOS晶體管M11的漏極、第十二PMOS晶體管M12的柵極和第七電容C7的一端，第九NMOS晶體管M9的源極連接第十三NMOS晶體管M13的漏極和第十NMOS晶體管M10的源極，第十NMOS晶體管M10的柵極作為放大器的負輸入端IN2，第十NMOS晶體管M10的漏極連接第十二PMOS晶體管M12的漏極、第十五PMOS晶體管M15的柵極和第八電容C8的一端，第十一PMOS晶體管M11的柵極連接第十二PMOS晶體管M12的柵極和共模反饋電路的輸出端Vbcm，第十三NMOS晶體管M13的柵極連接第十六NMOS晶體管M16的柵極、第十七NMOS晶體管M17的柵極、第十八NMOS晶體管M18的柵極和偏置電流源電路的輸出端Ib，第十三NMOS晶體管M13的源極、第十六NMOS晶體管M16的源極、第十七NMOS晶體管M17的源極和第十八NMOS晶體管M18的源極接地GND，第十四PMOS晶體管M14的漏極連接第七電容C7的另一端、第十六NMOS晶體管M16的漏極和共模反饋電路的正輸入端Vp，并作為放大器的正輸出端OUT1，第十五PMOS晶體管M15的漏極連接第八電容C8的另一端、第十七NMOS晶體管M17的漏極和共模反饋電路的負輸入端Vn，并作為放大器的負輸出端OUT2，第十一PMOS晶體管M11的源極、第十二PMOS晶體管M12的源極、第十四PMOS晶體管M14的源極和第十五PMOS晶體管M15的源極連接電源端VDD。

本實施方式中，偏置電流源電路包括：第十九PMOS晶體管M19、第二十PMOS晶體管M20、第二十一PMOS晶體管M21、第二十二NMOS晶體管M22、第二十三NMOS晶體管M23、第一PNP晶體管Q1、第二PNP晶體管Q2和第二十五電阻R25。

所述第十九PMOS晶體管M19的柵極連接第二十PMOS晶體管M20的柵極、第二十PMOS晶體管M20的漏極、第二十一PMOS晶體管M21的柵極和第二十二NMOS晶體管M22的漏極，所述第十九PMOS晶體管M19的漏極作為偏置電流源電路的輸出端Ib，所述第十九PMOS晶體管M19的源極、第二十PMOS晶體管M20的源極和第二十一PMOS晶體管M21的源極連接電源端VDD，所述第二十一PMOS晶體管M21的漏極連接第二十三NMOS晶體管M23的漏極、第二十三NMOS晶體管M23的柵極和第二十二NMOS晶體管M22的柵極，所述第二十二NMOS晶體管M22的源極連接第二十五電阻R25的一端，所述第二十五電阻R25的另一端連接第一PNP晶體管Q1的發(fā)射極，所述第二十三NMOS晶體管M23的源極連接第二PNP晶體管Q2的發(fā)射極，所述第一PNP晶體管Q1的基極、集電極接地，第二PNP晶體管Q2的基極、集電極接地GND。

本實施方式中，共模反饋電路包括：第二十四PMOS晶體管M24、第二十五PMOS晶體管M25、第二十六PMOS晶體管M26、第二十七PMOS晶體管M27、第二十八PMOS晶體管M28、第二十九PMOS晶體管M29、第三十NMOS晶體管M30和第三十一NMOS晶體管M31。

所述第二十四PMOS晶體管M24的柵極連接第二十五PMOS晶體管M25的柵極，并作為偏置電壓輸入端Vb連接外接直流偏置電壓源，所述第二十四PMOS晶體管M24的源極和第二十五PMOS晶體管M25的源極連接電源端VDD，所述第二十四PMOS晶體管M24的漏極連接第二十六PMOS晶體管M26的源極和第二十七PMOS晶體管M27的源極，所述第二十五PMOS晶體管M25的漏極連接第二十八PMOS晶體管M28的源極和第二十九PMOS晶體管M29的源極，所述第二十六PMOS晶體管M26的柵極作為共模反饋電路的正輸入端Vp，所述第二十六PMOS晶體管M26的漏極連接第二十九PMOS晶體管M29的漏極、第三十一NMOS晶體管M31的柵極和第三十一NMOS晶體管M31的漏極，所述第二十七PMOS晶體管M27的柵極連接第二十八PMOS晶體管M28的柵極，并作為共模反饋電路的輸出端Vbcm，所述第二十七PMOS晶體管M27的漏極連接第二十八PMOS晶體管M28的漏極、第三十NMOS晶體管M30的柵極和第三十NMOS晶體管M30的漏極，所述第二十九PMOS晶體管的柵極作為共模反饋電路的負輸入端Vn，所述第三十NMOS晶體管M30的源極和第三十一NMOS晶體管M31的源極接地GND。

由圖3可知，第九NMOS晶體管M9、第十NMOS晶體管M10、第十一PMOS晶體管M11、第十二PMOS晶體管M12和第十三NMOS晶體管M13構(gòu)成兩級運算放大器的差分輸入級放大器，第十四PMOS晶體管M14、第十五PMOS晶體管M15、第十六NMOS晶體管M16和第十七NMOS晶體管M17分別構(gòu)成兩個單級共源極運算放大器，作為兩級運算放大器的輸出級放大器。

放大器電路啟動時，差分信號分別從差分輸入端IN1和IN2輸入，經(jīng)運算放大器的差分輸入級放大器放大后，從第十一PMOS晶體管M11的漏極和第十二PMOS晶體管M12的漏極輸出，輸出信號分別從第十四PMOS晶體管M14的柵極和第十五PMOS晶體管M15的柵極輸入經(jīng)運算放大器的輸出級放大器再次放大后，從放大器的輸出端OUT1和OUT2輸出，單極輸出級放大器對差分輸入信號進行再次放大，同時增大輸出信號的輸出擺幅。

本實施方式中，偏置電流源電路產(chǎn)生的電流值I_b如式(2)所示：

其中，V_T為熱電勢，n為第一PNP晶體管Q1與第二PNP晶體管Q2的集電結(jié)面積的比值，W₁₉為第十九PMOS晶體管M19的溝道寬度，L₁₉為第十九PMOS晶體管M19的溝道長度，W₂₀為第二十PMOS晶體管M20的溝道寬度，L₂₀為第二十PMOS晶體管M20的溝道長度，R₂₅為第十七電阻R25的電阻值。

通過調(diào)節(jié)第十九PMOS晶體管M19的溝道寬長比與第二十PMOS晶體管M20的溝道寬長比的比值輸出滿足要求的直流偏置電流值，為放大器提供正確的靜態(tài)工作點。

本實施方式中，第一二階低通濾波器LPF1中，第一放大器A1的負輸出端14通過第三電阻R3連接第一放大器A1的正輸入端11形成負反饋，第一放大器A1的正輸出端13通過第四電阻R4連接第一放大器A1的負輸入端12形成負反饋；第二放大器A2的正輸出端17通過第七電阻R7連接第一放大器A1的正輸入端11形成負反饋，第二放大器A2的負輸出端18通過第八電阻R8連接第一放大器A1的負輸入端12形成負反饋。該反饋結(jié)構(gòu)改變輸出端的共模直流電平值，使其偏離放大器正常工作的直流偏置范圍，為解決該問題設(shè)計共模反饋電路將放大器的輸出直流電平值穩(wěn)定在正常工作范圍內(nèi)。

通過調(diào)節(jié)直流偏置電壓和器件參數(shù)值，使共模反饋出電壓Vbcm滿足放大器指標(biāo)要求，如果第一放大器A1的輸出直流電壓受負反饋影響發(fā)生變化ΔV1，共模反饋輸出電壓Vbcm的值便會向相反的方向變化ΔV2，該變化分別從第十一PMOS晶體管M11的柵極、第十二PMOS晶體管M12的柵極傳遞至輸出端，相當(dāng)于輸入信號ΔV2經(jīng)過兩級放大器反相放大后在輸出端產(chǎn)生輸出信號AΔV2，其中，A為第一放大器A1的放大倍數(shù)，調(diào)節(jié)MOS參數(shù)使AΔV2與ΔV1相位相反，大小近似相等，抵消掉負反饋對輸出直流電壓造成的影響。

第二放大器A2、第三放大器A3、第四放大器A4、第五放大器A5、第六放大器A6中兩級運算放大器、偏置電路和共模反饋電路的工作原理與第一放大器A1中兩級運算放大器、偏置電路和共模反饋電路的工作原理相同。

本實施方式中，信道選擇濾波器支持UHF-RFID讀寫器兩種接收數(shù)據(jù)速率，在多讀寫器環(huán)境下接收數(shù)據(jù)速率為64kb/s，在單讀寫器環(huán)境下接收數(shù)據(jù)率為640kb/s，考慮20％的頻偏，信道選擇濾波器的帶寬可在在154kHz和1.54MHz之間選擇。同時，ISO 18000-6C協(xié)議規(guī)定，多讀寫器環(huán)境下鄰道泄漏比為-20dBc，密集讀寫器環(huán)境下鄰道泄漏比為-30dBc，GB/T29768-2013協(xié)議規(guī)定，讀寫器鄰道泄漏比為-40dBc，為滿足兩種協(xié)議下的鄰道抑制比要求，信道選擇濾波器在二倍信道帶寬處的帶外抑制可在25dB和45dB之間調(diào)節(jié)。

本實施方式中，濾波器由三級二階LPF濾波器組成，每級二階LPF濾波器中的無源電阻值、開關(guān)陣列電容值或無源電容值，沿水平中線對稱相等，即在第一二階低通濾波器LPF1中，R₁＝R₂、R₃＝R₄、R₅＝R₆、R₇＝R₈，C_S1＝C_S2、C_S3＝C_S4，在第二二階低通濾波器LPF2中，R₉＝R₁₀、R₁₁＝R₁₂、R₁₃＝R₁₄、R₁₅＝R₁₆，C_S5＝C_S6、C_S7＝C_S8，在第三二階低通濾波器LPF3中，R₁₇＝R₁₈、R₁₉＝R₂₀、R₂₁＝R₂₂、R₂₃＝R₂₄，C₃＝C₄、C₅＝C₆，其中C_S1～C_S8為開關(guān)陣列S1～S8的電容值。

本實施方式中，每種數(shù)據(jù)速率下，各級二階LPF濾波器中開關(guān)陣列的控制端b7、b8，同步輸入相同的信號值。數(shù)據(jù)速率為64kb/s時，控制端b7、b8輸入信號值為11，根據(jù)開關(guān)陣列實施原理可知，開關(guān)陣列S1～S8的電容值為開關(guān)陣列中兩個支路電容值的和，信道選擇濾波器的帶寬為154kHz；數(shù)據(jù)速率為640kb/s時，控制端b7、b8輸入信號值為10，根據(jù)開關(guān)陣列實施原理可知，開關(guān)陣列S1～S8的電容值為開關(guān)陣列中導(dǎo)通支路的電容值，信道選擇濾波器的帶寬為1.54MHz。不同數(shù)據(jù)速率下，輸入控制信號控制開關(guān)斷開、閉合選擇不同的電容值，實現(xiàn)濾波器的帶寬調(diào)節(jié)。

本實施方式中，各級二階LPF濾波器級聯(lián)后的帶寬根據(jù)不同的數(shù)據(jù)速率表現(xiàn)為154kHz及1.54MHz，但是為了平衡信道選擇濾波器的截止頻率、帶內(nèi)平坦度、品質(zhì)因素及開關(guān)陣列總電容值等多項指標(biāo)，每級二階LPF濾波器的帶寬各不相同，因此每級二階LPF濾波器開關(guān)陣列的電容值不同，第一二階低通濾波器LPF1的帶寬f₁計算公式如式(3)所示：

為實施方便，并且不影響電路性能，可以令R₅、R₇電阻值相等，即R₅＝R₇＝R₀，C_S1＝C_S3＝C_S0，則第一二階低通濾波器LPF1的截止頻率f₁計算公式可如式(4)所示：

根據(jù)公式(4)可知，調(diào)節(jié)二階低通濾波器的開關(guān)陣列電容值發(fā)生變化，二階低通濾波器的截止頻率值隨之變化，

第二二階低通濾波器LPF2的帶寬f₂如公式(5)所示：

第一二階濾波器帶寬f₁與第二二階濾波器的帶寬f₂不相等，則R₁₃＝R₁₅＝R′₀，C_S1＝C_S3＝C′_S0則第一二階低通濾波器LPF2的帶寬f₂計算公式可如式(6)所示：

第三二階低通濾波器LPF3的帶寬如公式(5)所示：

同理，第三二階濾波器的帶寬f₃與第一二階濾波器帶寬f₁、第二二階濾波器的帶寬f₂不相等，則R₂₁＝R₂₃＝R″₀，C₃＝C₅＝C″_S0，第三二階低通濾波器LPF3的帶寬f₃計算公式可如式(6)所示：

本實施方式中，單讀寫器環(huán)境下，數(shù)據(jù)速率為640kb/s，此時鄰道泄漏比要求較低，信道選擇濾波器帶外抑制比為25dB，控制端b1、b2、b3、b4、b5、b6輸入控制信號001100，第一NMOS晶體管M1、第二NMOS晶體管M2斷開，第三NMOS晶體管M3、第四NMOS晶體管M4閉合，第五NMOS晶體管M5、第六NMOS晶體管M6斷開，在該狀態(tài)下，信道選擇濾波器為兩級二階LPF濾波器級聯(lián)構(gòu)成的四階LPF濾波器；在ISO 18000-6C協(xié)議多讀寫器環(huán)境下，數(shù)據(jù)速率為64kb/s，此時鄰道泄漏比要求較低，為-20dBc，信道選擇濾波器帶外抑制比為25dB，控制端b1、b2、b3、b4、b5、b6輸入控制信號001100，第一NMOS晶體管M1、第二NMOS晶體管M2斷開，第三NMOS晶體管M3、第四NMOS晶體管M4閉合，第五NMOS晶體管M5、第六NMOS晶體管M6斷開，在該狀態(tài)下，信道選擇濾波器為兩級二階LPF濾波器級聯(lián)構(gòu)成的四階LPF濾波器；在GB/T29768-2013協(xié)議多讀寫器環(huán)境下或者ISO 18000-6C協(xié)議密集讀寫器環(huán)境下，數(shù)據(jù)速率為64kb/s，此時鄰道泄漏比要求較高，分別為-40dBc、-30dBc，信道選擇濾波器帶外抑制比為45dB，控制端b1、b2、b3、b4、b5、b6輸入控制信號110011，第一NMOS晶體管M1、第二NMOS晶體管M2閉合，第三NMOS晶體管M3、第四NMOS晶體管M4斷開，第五NMOS晶體管M5、第六NMOS晶體管M6閉合，在該狀態(tài)下，信道選擇濾波器為三級二階LPF濾波器級聯(lián)構(gòu)成的六階LPF濾波器。其中由三級二階LPF濾波器級聯(lián)構(gòu)成的六階LPF濾波器僅在數(shù)據(jù)速率為64kb/s，信道選擇濾波器帶外抑制比為45dB時應(yīng)用，因此在第三二階LPF濾波器LPF3不采用開關(guān)陣列，而直接應(yīng)用無源電容。

本實施方式中，信道選擇濾波器控制信號，每種信號狀態(tài)對應(yīng)選擇的參數(shù)值以及參數(shù)值下各級二階LPF濾波器典型的電容值如表1所示。

表1雙協(xié)議UHF-RFID讀寫器信道選擇濾波器參數(shù)表