本發(fā)明涉及圖像處理技術(shù)領(lǐng)域，特別是一種基于地址譯碼的壓縮感知視頻圖像采集電路結(jié)構(gòu)。

背景技術(shù)：

壓縮感知自2006年提出以來，在理論創(chuàng)新方面有著越來越多的發(fā)展和新發(fā)現(xiàn)，目前基于壓縮感知理論的研究很多集中在理論創(chuàng)新和算法改進方面，比如基于組波變換壓縮感知的圖像處理方法；相比于傳統(tǒng)信號的采集，壓縮感知采樣突破了傳統(tǒng)奈奎斯特采樣頻率必須2倍于數(shù)據(jù)頻率的帶寬要求，在低速頻率下即可進行數(shù)據(jù)的采樣，而且在數(shù)據(jù)采樣的同時就可以完成數(shù)據(jù)的壓縮，降低了系統(tǒng)對于采樣頻率的要求，并省去采樣后再進行壓縮所造成的系統(tǒng)開銷。再在重構(gòu)端用適當(dāng)?shù)闹貥?gòu)算法恢復(fù)出原始信息。真正實現(xiàn)了從信號的采樣到信息的采樣過渡，目前壓縮感知在各個領(lǐng)域都有所研究與應(yīng)用，國內(nèi)的主要研究成果包括在高光譜方面；在光圖像處理領(lǐng)域；壓縮感知恢復(fù)算法創(chuàng)新等等。

傳統(tǒng)基于壓縮感知理論的圖像采集系統(tǒng)通常由三個部分組成傳感器陣列，ADC整列，數(shù)據(jù)壓縮模塊。然而傳統(tǒng)壓縮感知圖像采集系統(tǒng)常常需要集成同原始信號X相同維度數(shù)量的ADC以及用于存儲整個采樣矩陣的存儲單元RAM，這對于資源有限的嵌入式系統(tǒng)而言無疑是一項挑戰(zhàn)，而過多冗余資源的消耗又沒有必要的，故如何通過某種方法來減少壓縮感知前端采集系統(tǒng)的復(fù)雜程度，提高采集系統(tǒng)的資源利用率，裁剪過多的冗余資源具有十分重要的意義。

因此，需要一種基于地址譯碼的壓縮感知視頻圖像采集電路結(jié)構(gòu)。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是提出一種基于地址譯碼的壓縮感知視頻圖像采集電路結(jié)構(gòu)。

本發(fā)明的目的是通過以下技術(shù)方案來實現(xiàn)的：

本發(fā)明提供的基于地址譯碼的壓縮感知視頻圖像采集電路，包括模擬模塊和數(shù)字模塊；所述模擬模塊包括傳感器模塊、模擬選通器和ADC單元；所述數(shù)字模塊包括矩陣參數(shù)配置、地址譯碼器、時序控制器、存儲RAM和加法器；

所述傳感器模塊將采集的數(shù)據(jù)信號輸入到模擬選通器中，所述地址譯碼器將片選控制信號輸入到模擬選通器，所述模擬選通器在片選控制信號的作用下將采集的數(shù)據(jù)信號送入ADC單元，所述加法器在時序控制器的作用下接收從ADC單元輸入的數(shù)據(jù)信號；

所述存儲RAM在時序控制器的作用將片選控制信號作為地址信號輸入到地址譯碼器中；

所述矩陣參數(shù)配置與存儲RAM連接，用于配置系統(tǒng)的采樣矩陣參數(shù)，這里，系統(tǒng)所需要的矩陣參數(shù)通過離線計算得到，為了在重構(gòu)端能更高概率的重構(gòu)壓縮后的信號，該采樣矩陣與小波基矩陣進行相關(guān)性驗證，滿足一定自相關(guān)性之后，才對存儲RAM進行參數(shù)配置。

進一步，所述片選控制信號按照以下方式獲取：

獲取壓縮感知采樣原始信號X；

將原始信號X與采樣矩陣Φ相乘得到稀疏化采樣矩陣Φ；

將疏化采樣矩陣Φ中的非零項對應(yīng)的地址輸入到存儲RAM中。

進一步，所述時序控制器用于控制所述加法器、ADC單元以及地址譯碼器的時鐘保持相同狀態(tài)。

進一步，所述加法器對通過數(shù)據(jù)位判斷后出來數(shù)據(jù)進行累加。

進一步，所述模擬選通器包括一個PMOS管和一個NMOS管；所述PMOS管和NMOS管并聯(lián)；

所使用的模擬選通器為mos開關(guān)，這里所述PMOS管柵極與NMOS管柵極連接到片選信號、PMOS漏極連接NMOS漏極與傳感器輸出的信號連接、PMOS源極連接NMOS源極與ADC輸入端口連接，形成傳輸門結(jié)構(gòu)。

進一步，所述ADC單元為模數(shù)轉(zhuǎn)換電路。

由于采用了上述技術(shù)方案，本發(fā)明具有如下的優(yōu)點：

本發(fā)明提供的基于地址譯碼的壓縮感知視頻圖像采集電路結(jié)構(gòu)，使用的資源更少；利用高度稀疏性采樣矩陣進行壓縮感知采集，突破了傳統(tǒng)壓縮感知在隨機采樣矩陣RAM大以及冗余ADC數(shù)量多(必須是N個)的問題，可大大減少RAM的大小以及ADC的數(shù)量(采樣矩陣稀疏度)；具有高度可配置性；可針對維度在256維以內(nèi)任意維度的壓縮，并且可配置壓縮率M/N為任意大小(0<＝rate<＝1)，可以任意配置輸入維度N，可以任意配置采樣矩陣稀疏度P；具有較強的實時性：以100M時鐘為例，每秒鐘可實現(xiàn)壓縮152幀256*256像素大小視頻流數(shù)據(jù)。

本發(fā)明的其他優(yōu)點、目標(biāo)和特征在某種程度上將在隨后的說明書中進行闡述，并且在某種程度上，基于對下文的考察研究對本領(lǐng)域技術(shù)人員而言將是顯而易見的，或者可以從本發(fā)明的實踐中得到教導(dǎo)。本發(fā)明的目標(biāo)和其他優(yōu)點可以通過下面的說明書來實現(xiàn)和獲得。

附圖說明

本發(fā)明的附圖說明如下。

圖1為本發(fā)明的信號的稀疏表示。

圖2為本發(fā)明的信號的壓縮。

圖3為本發(fā)明的稀疏二值化采樣矩陣與浮點數(shù)采樣矩陣采樣對比。

圖4為本發(fā)明的基于稀疏二值化采樣矩陣系統(tǒng)工作流程圖。

圖5為本發(fā)明的基于稀疏性采樣矩陣的壓縮感知嵌入式系統(tǒng)框圖。

圖6為本發(fā)明的稀疏采樣壓縮模塊圖示。

圖7為本發(fā)明的并行加法器模塊。

圖8為本發(fā)明的RAM-地址譯碼控制模塊圖示。

圖9為本發(fā)明的模擬選通器。

圖10a是M/N為0.1的效果圖。

圖10b是M/N為0.2的效果圖。

圖10c是M/N為0.3的效果圖。

圖10d是M/N為0.4的效果圖。

圖10e是M/N為0.5的效果圖。

圖10f是M/N為0.6的效果圖。

圖10g是M/N為0.7的效果圖。

圖10h是M/N為0.8的效果圖。

圖10i是M/N為0.9的效果圖。

圖10j是M/N為1的效果圖。

具體實施方式

下面結(jié)合附圖和實施例對本發(fā)明作進一步說明。

如圖所示，本實施例提供的基于地址譯碼的壓縮感知視頻圖像采集電路結(jié)構(gòu)，基本原理是利用采樣矩陣的壓縮感知，由于壓縮感知采樣矩陣往往具有十分高的稀疏性，壓縮感知采集過程原理及算法過程：

設(shè)原始未壓縮N維信號X∈R^N，通常來說，該一維信號X存在一個特定的正交變換基{Ψ_j}_j＝1^N進行線性表示，該變換基也就是信號X的稀疏基，在該稀疏基下X信號可以用稀疏信號α表示，如圖1所示，即信號X∈R^N可以用下列矩陣運算表示：X＝Ψα＝ΣΘ_jΨ_j；信號的測量指的是用N維的信號X投影到更低的緯度(通常為M維)，得到觀測向量Y，及通過構(gòu)造一個M×N維的采樣矩陣A，有如下：Y＝AX；該過程可以由圖2表示，由于用于觀測的維度M遠遠小于原始信號的維度N，對于求解α的過程實際是可認為是求解欠定性方程組的問題。可得到無數(shù)多個解，若采樣矩陣與稀疏矩陣滿足限制等距性原理(RIP)，則可以保證方程有唯一求解。在重構(gòu)端利用一系列求解方法如OMP算法將信號進行重構(gòu)出來。在實際壓縮感知過程中，由于某一信號的稀疏基通常是確定的，故為了滿足RIP條件，通常通過設(shè)計采樣矩陣Φ來實現(xiàn)。數(shù)學(xué)家Tao和DLDonoho等人證明，當(dāng)采樣矩陣Φ的RIP參數(shù)δ與信號X滿足：

(1-δ)‖x‖₂²≤‖Φx‖₂²≤(1+δ)‖x‖₂²；

其中，x為K稀疏信號，若δ<1,則采樣矩陣滿足K階RIP，其中有：

M≧cKlog(N/K)；

其中，M表示觀測次數(shù)；C表示常數(shù)。

因此，這種方法保證采樣矩陣Φ與稀疏基Ψ之間的不相關(guān)性。壓縮感知采樣理論的關(guān)鍵部分主要有兩點：第一信號的稀疏性表示，第二稀疏基與采樣矩陣之間滿足RIP原理。保證通過該采樣矩陣的K稀疏信號能被唯一的重構(gòu)算法求解出來。由于某一個信號的稀疏基通常是可知的，例如圖片的稀疏基可以是小波基、時域信號有傅里葉基等等。而采樣矩陣通?？梢允请S機高斯矩陣、伯努利采樣矩陣、局部傅里葉矩陣等等。

采樣矩陣在壓縮感知的整個處理過程中扮演著十分重要的角色，二值化后的采樣矩陣在性能上相對于傳統(tǒng)浮點型隨機矩陣在某些方面不僅沒有質(zhì)量的下降，反而相對于某些重構(gòu)算法具有十分高的質(zhì)量提升，同時通過實驗可知，如圖3所示，而采樣矩陣的二值化可以大大降低壓縮感知前端采集系統(tǒng)的數(shù)據(jù)存儲量以及系統(tǒng)復(fù)雜度，利于硬件實現(xiàn)，故研壓縮感知采集系統(tǒng)的硬件實現(xiàn)具有特別的意義。

本實施例提供的基于地址譯碼的壓縮感知視頻圖像采集電路結(jié)構(gòu)；利用稀疏性二值化壓縮感知生成采樣矩陣，通過配置恢復(fù)矩陣的自相關(guān)性閾值參數(shù)Θ，生成所需要的二值化稀疏采樣矩陣Φ；減少了傳統(tǒng)壓縮感知在采集系統(tǒng)中冗余ADC個數(shù)以及RAM大小的資源消耗量，而且該架構(gòu)具有較高的實時性。

本實施例提供的基于地址譯碼的壓縮感知視頻圖像采集電路結(jié)構(gòu)如圖5所示，包括模擬模塊和數(shù)字模塊；所述模擬模塊包括傳感器模塊、模擬選通器和ADC單元；所述數(shù)字模塊包括矩陣參數(shù)配置、地址譯碼器、時序控制器、存儲RAM和加法器；

所述傳感器模塊，用于將光信號轉(zhuǎn)換為模擬電信號；

所述模擬選通器；用于接收數(shù)字部分片選信號，并根據(jù)該片選信號控制模擬選通器的開關(guān)；

所述ADC單元；用于將模擬選通器出來的信號轉(zhuǎn)換為數(shù)字信號，以便于后續(xù)做進一步的數(shù)據(jù)壓縮；

所述矩陣參數(shù)配置；用于配置數(shù)字部分的RAM，由于RAM中存儲著壓縮矩陣的信息是可以高度可配置的，故通過矩陣參數(shù)進行配置；

所述地址譯碼器；用于將采樣矩陣中對應(yīng)非0位的地址信息轉(zhuǎn)換為片選信號，控制模擬選通器部分的開關(guān)MOS；

所述時序控制器；用于控制整個系統(tǒng)的時序信息，由于采樣過程中需要對同一個位置的像素進行多次采樣，故該時序控制器主要用于時鐘頻率的控制；

所述存儲RAM；用于存儲采樣矩陣中非“0”元素的地址信息，由于所設(shè)計采樣矩陣具有高度的稀疏性，通過該方法可以大大減少RAM的大??；

所述加法器；用于將ADC出來的數(shù)據(jù)進行累加操作，生成最終的壓縮后的信號；

所述傳感器模塊將采集的數(shù)據(jù)信號輸入到模擬選通器中，所述地址譯碼器將片選控制信號輸入到模擬選通器，所述模擬選通器在片選控制信號的作用下將采集的數(shù)據(jù)信號送入ADC單元，所述加法器在時序控制器的作用下接收從ADC單元輸入的數(shù)據(jù)信號；所述存儲RAM在時序控制器的作用將片選控制信號作為地址信號輸入到地址譯碼器中；所述矩陣參數(shù)配置與存儲RAM連接。

面向恢復(fù)矩陣各列線性獨立的稀疏二值化測量矩陣的生成與分析，由于小波基在圖像稀疏化過程中具有良好的表現(xiàn)，故這里Ψ取小波基為例生成稀疏二值化測量矩陣。由公式Y(jié)＝AX可知，這里恢復(fù)矩陣為A,有A＝ΦΨ,令A(yù)＝[a₁,a₂,a₃…a_N],這里a₁到a_N對應(yīng)為A的列向量，令測量矩陣和稀疏基矩陣進行歸一化處理，而這對A矩陣的則相關(guān)性不產(chǎn)生影響。對恢復(fù)矩陣中A的各列進行相關(guān)性分析，可以取恢復(fù)矩陣A的任意兩列a_i1、a_i2,有：

a_i1*a_i2＝A^*_1,i1A_1,i2+A^*_2,i1A_2,i2+A^*_3,i1A_3,i2…+A^*_j,i1A_j,i2+…+A^*_M,i1A_M,i2；

＝∑∑∑Φ_j,k1Ψ^*_k1,j1Φ_j,k2Ψ_k2,i2；

其中，j,k₁,k₂∈[1,2,3..N],即只有當(dāng)上式乘積結(jié)果為0或是十分趨近于0時，才能滿足恢復(fù)矩陣A的各個列向量之間線性獨立，故為了滿足在重構(gòu)端更高概率的重構(gòu)出原始信號，設(shè)定A中任意兩組列向量的矢量相乘必須小于一個非常小的閾值Θ(Θ->1)。

通過設(shè)置對應(yīng)參數(shù)，包括原始信號維度N，觀測后維度M，以及稀疏度P，產(chǎn)生稀疏化隨機二值矩陣，然后將生成的隨機的二值化稀疏矩陣，通過上式進行相關(guān)性測試，通過該閾值的隨機稀疏化矩陣則認為被認為通過，否則軟件將自行重新計算并生成數(shù)據(jù)。

系統(tǒng)工作流程具體如下：

首先，在離線端產(chǎn)生了稀疏(令稀疏度為P)隨機二值化采樣矩陣Φ，即該隨機二值化采樣矩陣在每一個行都具有P個的“1”，而這些“1”的數(shù)量是十分稀少的即(P<<N)；

然后所有非零數(shù)對應(yīng)的地址信息將被記錄下來并配置到RAM中，通過這樣的方式，避免了存儲整個采樣矩陣，而只是存儲采樣矩陣中對應(yīng)“1”的地址信息，從而大大降低了對RAM大小的要求。當(dāng)系統(tǒng)開始工作時，傳感器接受自然像素信息轉(zhuǎn)化為模擬信號，模擬信號經(jīng)過地址譯碼器所出來的片選信號控制的模擬選通信號判斷后再送入ADC，這里模擬選通器通過地址譯碼器出來的片選信號作為判斷位，只有對應(yīng)地址位的選通器才會允許信號通過選通器進入ADC，否則不通過，從而實現(xiàn)矩陣的乘法。

ADC再將通過后的模擬信號轉(zhuǎn)化為數(shù)字信號。

在數(shù)字模塊，將對應(yīng)的ADC出來的數(shù)據(jù)進行壓縮生成數(shù)據(jù)Y，實現(xiàn)數(shù)據(jù)的壓縮，整個系統(tǒng)工作流程如圖4所示。系統(tǒng)各個模塊解釋如下：

整個實現(xiàn)系統(tǒng)可以分為數(shù)字模擬兩個部分來說明，其中數(shù)字部分主要包括一個RAM-地址譯碼模塊，時序控制模塊以及加法器模塊。

1.RAM-地址譯碼模塊：如圖8所示，該模塊主要包括RAM模塊、地址譯碼模塊以及循環(huán)控制模塊組成，在壓縮感知采樣過程中，需要將原始信號X(N維)乘以采樣矩陣Φ(大小為M*N)。利用采樣矩陣Φ的稀疏性，在離線端，生成稀疏化采樣矩陣Φ，該采樣矩陣對應(yīng)每一行都具有相同的稀疏度P，且每一個非零項對應(yīng)的位置呈隨機分布，通過將非零項對應(yīng)的地址存儲起來存入RAM中，將比相對于存儲整個采樣矩陣使用小得多的RAM單元。如對應(yīng)輸入為N維的數(shù)據(jù)，利用所設(shè)計的新型的分塊稀疏采樣矩陣，令Φ中每一行稀疏度為P，則可以利用log₂(256/P)位做為地址，總共P個稀疏度，那么對于M/N的壓縮率，則所需的RAM大小為P*log₂(256/P)*M，而使用傳統(tǒng)的二值化壓縮感知則需要RAM大小為M*N，由于P<<N，故RAM的大小將被極大的減少。另一方面，由于所采用的基于地址譯碼的方式將有效數(shù)據(jù)送入ADC中，故ADC對應(yīng)數(shù)量被減少到P個，而且每一個ADC的利用率達到100％，相對于傳統(tǒng)圖片采集過程中必須使用N個ADC的數(shù)量而言，該架構(gòu)所需要的冗余ADC數(shù)量被極大的減少。當(dāng)?shù)刂纷g碼器得到對應(yīng)的地址RAM之后，將根據(jù)地址RAM中存儲的地址信息產(chǎn)生對應(yīng)位的片選，做為控制信號來實現(xiàn)數(shù)據(jù)的輸入輸出。

2.時序控制模塊：時序控制模塊包括，一個循環(huán)控制器用于控制RAM循環(huán)賦值過程中的時序控制，該循環(huán)的次數(shù)也即對應(yīng)的觀測后的維度大小M，通過循環(huán)控制模塊，可以任意調(diào)節(jié)壓縮感知的采樣率(0≤rate≤1)，一個時序控制器，用于控制數(shù)據(jù)的輸入輸出流以及時鐘的控制，在本系統(tǒng)中，加法器時鐘、ADC時鐘以及地址譯碼器時鐘保持相同。

2.數(shù)據(jù)累加模塊：如圖7所示，數(shù)據(jù)累加模塊主要對通過數(shù)據(jù)位判斷后出來數(shù)據(jù)進行累加；對象為全并行輸入數(shù)據(jù)，可以同時實現(xiàn)多達最高數(shù)據(jù)輸入為P個維度以內(nèi)的任意維度數(shù)據(jù)加法。在該模式下，每一個加法器后面都有寄存器做為流水線處理，故時序僅僅只需要滿足一個加法器的延遲即可，數(shù)據(jù)的計算速度完全依賴于時鐘頻率，具有很高的實時性。

模擬模塊部分主要分為三個部分，傳感器電路、模擬選通器電路、模數(shù)轉(zhuǎn)換器ADC電路。

1.模擬選通器電路，模擬選通器模塊的主要功能是根據(jù)片選信號CS，控制模擬信號的通過與否，當(dāng)CS為0的時候該選通信號關(guān)閉，當(dāng)CS為1的時候，該選通信號打開。

由于該模塊需要控制輸入輸出數(shù)據(jù)保持高度一致，傳輸門電路是可以傳送模擬信號與數(shù)字信號，它由一個PMOS和NMOS管并聯(lián)組成，由于其導(dǎo)通電阻非常低，模擬信號的傳輸將不受影響，故可以用于模擬選通器電路。電路結(jié)構(gòu)如圖9所示。

2.傳感器電路與模數(shù)轉(zhuǎn)換器ADC電路，圖像傳感器作為光敏器件接收光信號并轉(zhuǎn)換為模擬信號，目前主流的CCD圖像傳感器與CMOS圖像傳感器兩種，ADC電路可優(yōu)先采用面向低功耗設(shè)計ADC。

更少的資源：本實施例提供的高度稀疏性采樣矩陣的壓縮感知采集系統(tǒng)，突破了傳統(tǒng)壓縮感知在隨機采樣矩陣RAM大以及冗余ADC數(shù)量多(必須是N個)的問題，提出的新型架構(gòu)可以大大減少RAM的大小以及ADC的數(shù)量(采樣矩陣稀疏度)。

高度可配置性：本發(fā)明所設(shè)計的采集，可以針對維度在256維以內(nèi)任意維度的壓縮，并且可配置壓縮率M/N為任意大小(0<＝rate<＝1)，可以任意配置輸入維度N，可以任意配置采樣矩陣稀疏度P。

實時性：以100M時鐘為例，每秒鐘可實現(xiàn)壓縮152幀256*256像素大小視頻流數(shù)據(jù)。

以輸入為256維X，稀疏度P＝5為例，得到如下不同采樣率重構(gòu)效果圖示：

圖10a是M/N為0.1的效果圖；圖10b是M/N為0.2的效果圖；圖10c是M/N為0.3的效果圖；圖10d是M/N為0.4的效果圖；圖10e是M/N為0.5的效果圖；圖10f是M/N為0.6的效果圖；圖10g是M/N為0.7的效果圖；圖10h是M/N為0.8的效果圖；圖10i是M/N為0.9的效果圖；圖10j是M/N為1的效果圖。

最后說明的是，以上實施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照較佳實施例對本發(fā)明進行了詳細說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進行修改或者等同替換，而不脫離本技術(shù)方案的宗旨和范圍，其均應(yīng)涵蓋在本發(fā)明的保護范圍當(dāng)中。