本發(fā)明涉及cmos圖像傳感器領域，尤其涉及一種用于cmos圖像傳感器的rampadc。

背景技術：

cmos(complementarymetal-oxide-semiconductor)圖像傳感器廣泛的應用于電子消費、安防監(jiān)控、自動控制、醫(yī)療以及國防等眾多領域。

圖1是cmos圖像傳感器結構示例。cmos圖像傳感器1包含像素陣列100、時序控制器101、行譯碼102、rampadc(躍升式模數(shù)轉換器)陣列103、ramp產(chǎn)生器104、存儲器105、列譯碼106。其中像素陣列100，是由像素單元200(像素單元示例見圖2)組成陣列，rampadc陣列103由rampadc220(rampadc示例見圖2)組成陣列，通常情況，每列像素單元200對應一個rampadc220。行譯碼102通過控制信號線108控制像素陣列100以行方式曝光和讀出；像素陣列100通過像素輸出信號線110，將像素陣列100的輸出信號輸出到rampadc陣列103；rampadc陣列103將像素信號轉成數(shù)字信號后，通過信號線113存儲在存儲器105；列譯碼106通過控制信號先115，將存儲在存儲器105的信號依次通過信號線112輸出到時序控制器101中。時序控制器101分別通過控制信號先107、108、114控制行譯碼102、rampadc陣列103、列譯碼106。ramp產(chǎn)生器104產(chǎn)生ramp信號，通過ramp信號線111輸入到rampadc陣列103。

圖2是像素單元和現(xiàn)有rampadc結構示例。圖1中像素陣列100是由像素單元200組成陣列。像素單元200由光電二極管204、傳輸管203、清零管201、源跟隨管202、選擇管205組成。光電二極管204接受光信號，將光信號轉換成電信號；傳輸管203在控制信號tg控制下，將光電二極管204產(chǎn)生的電信號傳輸?shù)焦?jié)點206；清零管201在控制信號rst控制下，對節(jié)點206清零；源跟隨管202將節(jié)點206上存儲的信號讀出；選擇管205在控制信號sel控制下將像素單元200信號輸出到像素輸出信號線110上?？刂菩盘杛st、tg、sel是由行譯碼102產(chǎn)生的控制信號線108。

rampadc220由比較器210和計數(shù)器211組成，比較器210由電容207、開關208和放大器209組成。比較器210比較像素輸出信號110和ramp信號111的大小，輸出信號212控制計數(shù)器211計數(shù)，從而完成模數(shù)轉換。計算器211完成計數(shù)后通過信號線113輸出到存儲器105中。

圖3是現(xiàn)有rampadc結構的控制時序圖示例。從t0開始到t1，比較器中的開關208在控制信號s1控制下閉合，比較器完成工作點的自建立，比較器210中節(jié)點213的電平與此刻ramp信號111電平相等；在t2時刻，ramp信號111增大δvramp，使ramp信號111電平比節(jié)點213電平高δvramp，比較器210輸出高電平；在t3時刻ramp信號111開始減小，時鐘信號clock輸出時鐘，計數(shù)器211開始計數(shù)；在t4時刻ramp信號111電平與節(jié)點213電平相等，隨著ramp信號111電平進一步減小，比較器210輸出變成低電平，計數(shù)器211停止計數(shù)，這時計數(shù)器211的計數(shù)為d0；在t5時刻，ramp信號111停止減?。辉趖6時刻，完成像素清零信號模數(shù)轉換后，ramp信號111電平重新回到時刻t2的電平；在t6時刻和t7時刻之間，像素輸出信號110輸出像素單元200將信號從光電二極管204轉移到節(jié)點206后的信號，像素輸出信號110電平變化δvpix，在電容207耦合作用下，節(jié)點213電平也減小δvpix，使ramp信號111電平比節(jié)點213電平高δvramp+δvpix；在t7時刻ramp信號111開始減小，時鐘信號clock輸出時鐘，計數(shù)器211開始計數(shù)；在t8時刻ramp信號111與節(jié)點213電平相等，隨著ramp信號111電平進一步減小，比較器210輸出變成低電平，計數(shù)器211停止計數(shù)，這時計數(shù)器211的計數(shù)為d1；在t9時刻，ramp信號111停止減小。因為在t8時刻，節(jié)點213電平相對t4時刻減小δvpix，t8時刻ramp信號111電平也比t4時刻ramp信號111電平減小δvpix；因此計數(shù)器211在t7到t9時間段的計數(shù)d1和在t3到t5時間段的數(shù)據(jù)d0之差，是像素輸出信號δvpix的量化值。

現(xiàn)有rampadc結構少包含以下缺點：

ramp信號111是單端信號，單端信號抗干擾能力較弱；因為cmos圖像傳感器1是按行讀出，當外界干擾較大時，ramp信號111隨著外界干擾，引起在cmos圖像傳感器1呈現(xiàn)行上的噪聲。

技術實現(xiàn)要素：

本發(fā)明的目的是提供一種用于cmos圖像傳感器的rampadc，可以有效消除外部對ramp信號的干擾。

本發(fā)明的目的是通過以下技術方案實現(xiàn)的：

一種用于cmos圖像傳感器的rampadc，包括：四輸入端比較器(413)、計數(shù)器(412)和差分ramp產(chǎn)生器；所述四輸入端比較器(413)的第一輸入端接像素輸出信號pix_out，第二輸入端接差分ramp產(chǎn)生器的負輸出端，第三輸入端接差分ramp產(chǎn)生器的正輸出端，第四輸入端接參考電平信號vref；四輸入端比較器(413)的輸出端與計數(shù)器(412)連接。

所述四輸入端比較器(413)包括：第一電容(401)、第二電容(402)、第三電容(403)、第四電容(404)、第一開關(407)、第二開關(408)以及差分放大器(411)；其中：

像素輸出信號pix_out與第一電容(401)一端連接，第一電容(401)另一端與第一節(jié)點(405)連接；差分ramp產(chǎn)生器輸出的負差分ramp信號rampn接第二電容(402)的一端，第二電容(402)另一端與第一節(jié)點(405)連接；差分ramp產(chǎn)生器輸出的正差分ramp信號rampp接第三電容(403)的一端，第三電容(403)的另一端與第二節(jié)點(406)連接；參考電平信號vref與第四電容(404)一端連接，第四電容(404)另一端與第二節(jié)點(406)連接；

第一節(jié)點(405)連接第一開關(407)一端，第一開關(407)另一端與第三節(jié)點(409)連接；第二節(jié)點(406)連接第二開關(408)一端，第二開關(408)另一端與第四節(jié)點(410)連接；由控制信號s1控制第一開關(407)與第二開關(408)斷開或閉合；

第一節(jié)點(405)還與差分放大器(411)的負輸入端連接，第二節(jié)點(406)還與差分放大器(411)的正輸入端連接；第三節(jié)點(409)與差分放大器(411)的正輸出端連接，還與計數(shù)器412輸入端連接；第四節(jié)點(410)與差分放大器(411)的負輸出端連接。

所述第二電容(402)與第三電容(403)的電容值相等。

所述四輸入端比較器(413)中的差分放大器(411)利用差分五管放大器實現(xiàn)，其中：

第一pmos管(511)和第二pmos管(512)組成差分五管放大器的負載管；第一nmos管(516)作為尾電流源；第二nmos管(513)的柵極連接到第二節(jié)點(406)，成為差分放大器(411)的正輸入端，第三nmos管(514)的柵極連接到第一節(jié)點(405)成為差分放大器(411)的負輸入端；

第二nmos管(513)與第三nmos管(514)的源極連到第五節(jié)點(515)，第五節(jié)點(515)與第一nmos管(516)的漏極連接；

第二nmos管(513)的漏極，與第一pmos管(511)的漏極及柵極連接，成為差分放大器的負輸出端并連接第四節(jié)點(410)；

第三nmos管(514)的漏極與第二pmos管(512)漏極連接，成為差分放大器的正輸出端，并連接第三節(jié)點(409)。

所述差分ramp產(chǎn)生器利用電流舵dac(600)實現(xiàn)；所述電流舵dac(600)包括：電流源陣列(610)、第一電阻(605)與第二電阻(606)；

所述電流源陣列(610)包含若干個帶開關的電流源單元(609)，所有電流源單元(609)op輸出端并聯(lián)，并與電阻第一電阻(605)連接，作為差分ramp信號正端，其輸出正差分ramp信號rampp；所有電流源單元(609)on輸出端并聯(lián)，冰雨第二電阻(606)連接作為差分ramp信號負端，其輸出負差分ramp信號rampn；

每一電流源單元(609)均包括：電流源(601)、第三開關(602)與第四開關(603)；第三開關(602)與第四開關(603)由ctl信號控制，電流源(601)輸出端與第三開關(602)以及第四開關(603)的一端連接；第三開關(602)另一端作為電流源單元(609)的op端，第四開關(603)另一端作為電流源單元(609)的on端。

所述參考電平信號vref為固定電平或者地電平。

由上述本發(fā)明提供的技術方案，四輸入端比較器接收四路信號，像素輸出信號與ramp信號的負信號產(chǎn)生的電平(像素輸出信號+rampn信號)，和參考電平與ramp信號的正信號產(chǎn)生的電平(參考電平+rampp信號)形成差分對(像素輸出信號+rampn負信號)、(參考電平+rampp信號)；當(參考電平+rampp信號)-(像素輸出信號+rampn信號)>0，即(rampp信號-rampn信號)-(像素輸出信號-參考電平)>0比較器輸出高電平，反之比較器輸出低電平，比較器只對正負ramp信號中的差值敏感，對正負ramp信號中的共模值不敏感，從而提高了rampadc的抗干擾能力。

附圖說明

為了更清楚地說明本發(fā)明實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域的普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他附圖。

圖1為本發(fā)明背景技術提供的cmos圖像傳感器的示意圖；

圖2為本發(fā)明背景技術提供的像素單元和現(xiàn)有rampadc結構示意圖；

圖3為本發(fā)明背景技術提供的現(xiàn)有rampadc結構的控制時序示意圖；

圖4為本發(fā)明實施例提供的用于cmos圖像傳感器的rampadc結構示意圖；

圖5為本發(fā)明實施例提供的四輸入端比較器的結構示意圖；

圖6為本發(fā)明實施例提供的差分ramp產(chǎn)生器的結構示意圖；

圖7為本發(fā)明實施例提供的本發(fā)明rampadc的控制時序示意圖。

具體實施方式

下面結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明的保護范圍。

本發(fā)明實施例提供一種用于cmos圖像傳感器的rampadc，如圖4所示，其主要包括：四輸入端比較器(413)、計數(shù)器(412)和差分ramp產(chǎn)生器；所述四輸入端比較器(413)的第一輸入端接像素輸出信號pix_out，第二輸入端接差分ramp產(chǎn)生器的負輸出端信號rampn，這兩個信號生成信號(pix_out+rampn)；第三輸入端接差分ramp產(chǎn)生器的正輸出端信號rampp，第四輸入端接參考電平信號vref，這兩個信號生成信號(rampp+vref)；四輸入端比較器(413)比較信號(rampp+vref)和(pix_out+rampn)的大小，當(rampp+vref)-(pix_out+rampn)>0，四端輸入比較器輸出高電平，當(rampp+vref)-(pix_out+rampn)<0，四端輸入比較器輸出低電平；四輸入端比較器(413)的輸出端與計數(shù)器(412)連接。該四端輸入比較器實際比較(rampp-rampn)與(pix_out-vref)減大小關系，因此該比較器可以抵抗rampp與rampn的共模干擾

本發(fā)明實施例中，所述參考電平信號vref為固定電平或者地電平。

還參見圖4，所述四輸入端比較器(413)包括：第一電容(401)、第二電容(402)、第三電容(403)、第四電容(404)、第一開關(407)、第二開關(408)以及差分放大器(411)；其中：

像素輸出信號pix_out與第一電容(401)一端連接，第一電容(401)另一端與第一節(jié)點(405)連接；差分ramp產(chǎn)生器輸出的負差分ramp信號rampn接第二電容(402)的一端，第二電容(402)另一端與第一節(jié)點(405)連接；差分ramp產(chǎn)生器輸出的正差分ramp信號rampp接第三電容(403)的一端，第三電容(403)的另一端與第二節(jié)點(406)連接；參考電平信號vref與第四電容(404)一端連接，第四電容(404)另一端與第二節(jié)點(406)連接；

第一節(jié)點(405)連接第一開關(407)一端，第一開關(407)另一端與第三節(jié)點(409)連接；第二節(jié)點(406)連接第二開關(408)一端，第二開關(408)另一端與第四節(jié)點(410)連接；由控制信號s1控制第一開關(407)與第二開關(408)斷開或閉合；

第一節(jié)點(405)還與差分放大器(411)的負輸入端連接，第二節(jié)點(406)還與差分放大器(411)的正輸入端連接；第三節(jié)點(409)與差分放大器(411)的正輸出端連接，還與計數(shù)器412輸入端連接；第四節(jié)點(410)與差分放大器(411)的負輸出端連接。

本發(fā)明實施例中，為了提高差分rampadc抗干擾能力第二電容(402)與第三電容(403)的電容值相等；但第二電容(402)與第三電容(403)，同第一電容(401)、第四電容(404)的電容值可以不同，第二電容(402)與第三電容(403)，同第一電容(401)、第四電容(404)的不同比例關系，可以實現(xiàn)差分rampadc的量化信號不同的放大增益。

本發(fā)明實施例中，所述四輸入端比較器(413)中的差分放大器(411)可以利用差分五管放大器實現(xiàn)，如圖5所示，其中：

第一pmos管(511)和第二pmos管(512)組成差分五管放大器的負載管；第一nmos管(516)作為尾電流源；第二nmos管(513)的柵極連接到第二節(jié)點(406)，成為差分放大器(411)的正輸入端，第三nmos管(514)的柵極連接到第一節(jié)點(405)成為差分放大器(411)的負輸入端；

第二nmos管(513)與第三nmos管(514)的源極連到第五節(jié)點(515)，第五節(jié)點(515)與第一nmos管(516)的漏極連接；

第二nmos管(513)的漏極，與第一pmos管(511)的漏極及柵極連接，成為差分放大器的負輸出端并連接第四節(jié)點(410)；

第三nmos管(514)的漏極與第二pmos管(512)漏極連接，成為差分放大器的正輸出端，并連接第三節(jié)點(409)。

其余未介紹的結構與圖4類似，故不再贅述。

當然，圖5所示只是四輸入端比較器實現(xiàn)的示例，四輸入端比較器可以是其他形式差分比較器，比如兩級差分比較器。其中的差分放大器可以是其他結構的差分放大器，比如cascode結構的差分放大器、兩級差分放大器。

本發(fā)明實施例中，所述差分ramp產(chǎn)生器可以利用電流舵dac(600)實現(xiàn)；如圖6所示，所述電流舵dac(600)包括：電流源陣列(610)、第一電阻(605)與第二電阻(606)；

所述電流源陣列(610)包含若干個帶開關的電流源單元(609)，所有電流源單元(609)op輸出端并聯(lián)，并與電阻第一電阻(605)連接，作為差分ramp信號正端，其輸出正差分ramp信號rampp；所有電流源單元(609)on輸出端并聯(lián)，冰雨第二電阻(606)連接作為差分ramp信號負端，其輸出負差分ramp信號rampn；

每一電流源單元(609)均包括：電流源(601)、第三開關(602)與第四開關(603)；第三開關(602)與第四開關(603)由ctl信號控制，電流源(601)輸出端與第三開關(602)以及第四開關(603)的一端連接；第三開關(602)另一端作為電流源單元(609)的op端，第四開關(603)另一端作為電流源單元(609)的on端。

當然，電流舵dac(600)只是差分rampadc中所用差分ramp產(chǎn)生器優(yōu)選結構，本發(fā)明中所用差分ramp產(chǎn)生器可采用其他結構的差分dac。

本發(fā)明實施例提供的rampadc控制時序如圖7所示。圖7中ramp信號＝rampp-rampn，comp_out是四輸入端比較器(413)的輸出。從t0開始到t1，四輸入端比較器(413)中的第一開關(407)與第二開關(408)在控制信號s1控制下閉合，四輸入端比較器(413)完成工作點的自建立，四輸入端比較器(413)中第一節(jié)點(405)和第二節(jié)點(406)電平相等。在t2時刻，rampp信號增大0.5*δvramp，第二節(jié)點(406)電平在第三電容(403)和第四電容(404)作用下增加0.25*δvramp，rampn信號減小0.5*δvramp，第一節(jié)點(405)電平在第一電容(401)與第二電容(402)作用下減小0.25*δvramp；使第二節(jié)點(406)電平比節(jié)點405電平高0.5*δvramp，四輸入端比較器(413)輸出高電平；在t3時刻rampp信號開始減小，rampn信號開始增加，第一節(jié)點(405)和第二節(jié)點(406)的電平差異開始減小，時鐘信號clock輸出時鐘，計數(shù)器412開始計數(shù)；在t4時刻第一節(jié)點(405)和第二節(jié)點(406)的電平相等，隨著rampp信號開始減小，rampn信號開始增加，四輸入端比較器(413)輸出變成低電平，計數(shù)器412停止計數(shù)，這時計數(shù)器412的計數(shù)為d0，d0表示到第二節(jié)點(406)電平比第一節(jié)點(405)高0.5*δvramp到兩個節(jié)點電平相等所需時間；在t5時刻，rampp和rampn信號停止變化；在t6時刻，完成像素清零信號模數(shù)轉換后，rampp和rampn信號電平重新回到時刻t2的電平；在t6時刻和t7時刻之間，像素輸出信號pix_out電平變化δvpix，在第一電容(401)、第二電容(402)作用下，第一節(jié)點(405)電平也減小0.5*δvpix；使第二節(jié)點(406)電平比第一節(jié)點(405)電平高0.5*(δvramp+δvpix)，在t7時刻rampp信號開始減小，rampn信號開始增加，第一節(jié)點(405)和第二節(jié)點(406)的電平差異開始減小，時鐘信號clock輸出時鐘，計數(shù)器412開始計數(shù)；在t8時刻節(jié)點405和406的電平相等，隨著rampp信號開始減小，rampn信號開始增加，差分比較器413輸出變成低電平，計數(shù)器412停止計數(shù)，這時計數(shù)器412的計數(shù)為d1；d1表示到第二節(jié)點(406)電平比第一節(jié)點(405)高0.5*(δvramp+δvpix)到兩個節(jié)點電平相等所需時間。在t9時刻，rampp和rampn信號停止變化。用計數(shù)器412在t7到t9時間段的計數(shù)d1和在t3到t5時間段的數(shù)據(jù)d0之差，表示0.5*(δvramp+δvpix)-0.5*δvramp＝0.5*δvpix；實現(xiàn)對像素輸出信號δvpix的量化。

本領域技術人員可以理解，上述δvramp與δvpix的具體數(shù)值可以根據(jù)實際情況來設定。

以上所述，僅為本發(fā)明較佳的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發(fā)明披露的技術范圍內(nèi)，可輕易想到的變化或替換，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應該以權利要求書的保護范圍為準。