技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明公開了一種基于FPGA的多板卡陣列并行解密裝置及其方法，該裝置采用CPCI的通信架構(gòu)，包括一張用于對外通訊和對解密卡進(jìn)行管理調(diào)度控制的主控卡、六張以上用于解密快速運(yùn)算和運(yùn)算結(jié)果上報的解密卡以及一張用于上述解密卡與主控卡完成板卡間高速互聯(lián)的背板；該并行解密裝置中采用ARM處理器負(fù)責(zé)各板卡內(nèi)的狀態(tài)管理和FPGA固件的配置加載，并通過內(nèi)部的網(wǎng)絡(luò)通路傳輸給上位機(jī)PC，由上位機(jī)根據(jù)相關(guān)的狀態(tài)進(jìn)行控制和調(diào)度。該解密裝置充分利用FPGA的高速serdes接口提高了數(shù)據(jù)傳輸帶寬，減少了數(shù)據(jù)傳輸時間；各板卡內(nèi)均帶有高速大容量的內(nèi)存DDR3單元，保證數(shù)據(jù)的高速存儲和訪問。

技術(shù)研發(fā)人員：林偉松
受保護(hù)的技術(shù)使用者：廣州慧睿思通信息科技有限公司
技術(shù)研發(fā)日：2017.08.11
技術(shù)公布日：2017.11.07