1.一種光通信設(shè)備遠(yuǎn)程硬件復(fù)位系統(tǒng)，其特征在于，包括位于局端的光通信設(shè)備和位于遠(yuǎn)端的光通信設(shè)備，所述位于局端的光通信設(shè)備和位于遠(yuǎn)端的光通信設(shè)備通過光纖連接，所述位于局端的光通信設(shè)備和位于遠(yuǎn)端的光通信設(shè)備均包括光模塊、CPLD/FPGA芯片、串接電阻和上電復(fù)位電路，所述光模塊將無光告警信號傳送到所述CPLD/FPGA芯片，所述CPLD/FPGA芯片對所述無光告警信號處理后生成一個復(fù)位信號，并將所述復(fù)位信號通過所述串接電阻傳送到所述上電復(fù)位電路，所述上電復(fù)位電路收到所述復(fù)位信號后對所述位于局端的光通信設(shè)備和位于遠(yuǎn)端的光通信設(shè)備進(jìn)行硬件復(fù)位。
2.根據(jù)權(quán)利要求1所述的光通信設(shè)備遠(yuǎn)程硬件復(fù)位系統(tǒng)，其特征在于，在所述位于局端的光通信設(shè)備或位于遠(yuǎn)端的光通信設(shè)備上拔插光纖實現(xiàn)對所述位于局端的光通信設(shè)備和位于遠(yuǎn)端的光通信設(shè)備進(jìn)行硬件復(fù)位。
3.根據(jù)權(quán)利要求1或2所述的光通信設(shè)備遠(yuǎn)程硬件復(fù)位系統(tǒng)，其特征在于，所述CPLD/FPGA芯片包括1個二分頻器、多個十六分頻器、1個復(fù)位信號發(fā)生器和1個反相器，多個所述十六分頻器依次串聯(lián)，串聯(lián)的一端與所述二分頻器的時鐘信號輸出端連接，串聯(lián)的另一端與所述復(fù)位信號發(fā)生器的時鐘信號輸入端連接，所述二分頻器的時鐘信號輸入端輸入一個系統(tǒng)始終信號，所述復(fù)位信號發(fā)生器的另一輸入端輸入所述無光告警信號，所述復(fù)位信號發(fā)生器的輸出端與所述反相器的輸入端連接，所述反相器的輸出端輸出所述復(fù)位信號。
4.根據(jù)權(quán)利要求3所述的光通信設(shè)備遠(yuǎn)程硬件復(fù)位系統(tǒng)，其特征在于，所述十六分頻器的數(shù)量為5個。
5.根據(jù)權(quán)利要求4所述的光通信設(shè)備遠(yuǎn)程硬件復(fù)位系統(tǒng)，其特征在于，位于始端的所述十六分頻器的時鐘信號輸入端與所述二分頻器的時鐘信號輸出端連接，位于始端的所述十六分頻器的時鐘信號輸出端與其相鄰的十六分頻器的時鐘信號輸入端連接，位于末端的所述十六分頻器的時鐘信號輸入端與其相鄰的十六分頻器的時鐘信號輸出端連接，位于末端的所述十六分頻器的時鐘信號輸出端與所述復(fù)位信號發(fā)生器的時鐘信號輸入端連接。
6.根據(jù)權(quán)利要求1或2所述的光通信設(shè)備遠(yuǎn)程硬件復(fù)位系統(tǒng)，其特征在于，當(dāng)所述無光告警信號的上升沿到來時，所述復(fù)位信號輸出低電平。