本實(shí)用新型涉及視頻監(jiān)控領(lǐng)域，具體涉及一種高速實(shí)時(shí)圖像采集傳輸系統(tǒng)。

背景技術(shù)：

在視頻監(jiān)控、工業(yè)自動(dòng)化生產(chǎn)線、大規(guī)模農(nóng)業(yè)管理、航空航天與國(guó)防等相關(guān)領(lǐng)域中，實(shí)時(shí)圖像數(shù)字信號(hào)的采集傳輸速率，直接決定圖像處理效果，影響著系統(tǒng)性能與圖像處理結(jié)果。隨著我國(guó)相關(guān)領(lǐng)域的迅速發(fā)展，設(shè)備性能不斷提高，同時(shí)設(shè)備復(fù)雜程度也在迅猛增加。只有以最低延時(shí)完成圖像采集傳輸才能盡可能提高圖像采集傳輸速率，保證圖像處理效果滿足設(shè)備要求。因此，需要研制一種高速圖像采集設(shè)備以滿足對(duì)相關(guān)設(shè)備的測(cè)試要求。

目前國(guó)內(nèi)圖像采集處理方面的研究進(jìn)展很大，在實(shí)時(shí)獲取圖像數(shù)據(jù)方面雖然有功能類似的設(shè)備，但是設(shè)備的通用性不好，數(shù)據(jù)傳輸速率不夠大，設(shè)備指標(biāo)性能無(wú)法滿足相關(guān)測(cè)試需求。因此，對(duì)高速圖像采集與傳輸設(shè)備提出了需求。因此，急需提出一種可以實(shí)現(xiàn)高速實(shí)時(shí)圖像采集與傳輸?shù)膱D像采集傳輸系統(tǒng)。

技術(shù)實(shí)現(xiàn)要素：

為了解決當(dāng)前圖像采集傳輸系統(tǒng)延時(shí)過(guò)長(zhǎng)的問(wèn)題，滿足測(cè)試裝備對(duì)功能全面、傳輸速率高的圖像采集系統(tǒng)的要求，本實(shí)用新型提供了一種集實(shí)時(shí)圖像數(shù)據(jù)采集、圖像數(shù)據(jù)處理和高速速率傳輸于一體的高速實(shí)時(shí)圖像采集系統(tǒng)。

為了解決上述技術(shù)問(wèn)題，本實(shí)用新型采用的技術(shù)方案為：一種高速實(shí)時(shí)圖像采集傳輸系統(tǒng)，包括圖像采集模塊，圖像處理控制模塊，千兆以太網(wǎng)傳輸模塊、USB傳輸模塊和電源管理模塊；所述圖像采集模塊與圖像處理控制模塊連接，用于采集實(shí)時(shí)圖像數(shù)據(jù)，并傳輸給所述圖像處理控制模塊；所述圖像處理控制模塊包括圖像采集控制單元、數(shù)據(jù)緩存單元、圖像數(shù)據(jù)編幀控制單元、千兆以太網(wǎng)控制單元和USB控制單元，圖像采集控制單元與圖像采集模塊和數(shù)據(jù)緩存單元連接，數(shù)據(jù)緩存單元與圖像數(shù)據(jù)編幀控制單元連接，圖像數(shù)據(jù)編幀控制單元與千兆以太網(wǎng)控制單元和USB控制單元分別連接，千兆以太網(wǎng)控制單元和USB控制單元分別與千兆以太網(wǎng)傳輸模塊和USB傳輸模塊連接；所述USB傳輸模塊包括USB接口芯片以及USB接口，所述千兆以太網(wǎng)傳輸模塊包括千兆以太網(wǎng)PHY接口芯片和RJ45以太網(wǎng)接口；所述電源管理模塊用于給所述圖像采集傳輸系統(tǒng)供電。

所述圖像采集模塊包括圖像傳感器、模組配置電路、模組連接器，所述模組連接器上設(shè)置有SCCB接口以及DVP接口，所述圖像采集模塊通過(guò)SCCB接口與DVP接口與圖像處理控制模塊連接。

所述圖像傳感器為500萬(wàn)像素級(jí)的CMOS圖像傳感器OV5640。

所述圖像采集控制單元包括寄存器配置單元和接口控制單元，所述圖像數(shù)據(jù)編幀控制單元包括圖像數(shù)據(jù)與像素轉(zhuǎn)換單元和圖畫編幀處理單元；所述寄存器配置單元用于通過(guò)SCC總線配置攝像頭寄存單元，所述接口控制單元用于通過(guò)DVP總線實(shí)現(xiàn)與圖像采集模塊的對(duì)接，并根據(jù)隨路時(shí)鐘完成圖像數(shù)據(jù)采集。

所述圖像處理控制模塊為FPGA現(xiàn)場(chǎng)可編程門陣列芯片，所述圖像采集傳輸系統(tǒng)還包括DDR3 SODIMM存儲(chǔ)芯片，所述DDR3 SODIMM存儲(chǔ)芯片的輸入端與圖像數(shù)據(jù)編幀控制單元連接，所述DDR3 SODIMM存儲(chǔ)芯片的輸出端與千兆以太網(wǎng)控制單元和USB控制單元連接，所述DDR3 SODIMM存儲(chǔ)芯片的控制端與所述FPGA現(xiàn)場(chǎng)可編程門陣列芯片內(nèi)置的DDR3控制器IP軟核、以及MCB硬核連接。

所述圖像處理控制模塊為FPGA現(xiàn)場(chǎng)可編程門陣列芯片，所述千兆以太網(wǎng)PHY接口芯片通過(guò)引腳TXD、引腳GTX_CLK 、引腳RXD、引腳TXEN、引腳RXDV與所述FPGA現(xiàn)場(chǎng)可編程門陣列芯片連接。

所述圖像處理控制模塊為FPGA現(xiàn)場(chǎng)可編程門陣列芯片，所述USB接口芯片通過(guò)DATA 數(shù)據(jù)總線、CLK 接口時(shí)鐘線、FLAGA 可編程標(biāo)志信號(hào)線、FLAGB 滿標(biāo)志信號(hào)線、以及FLAGC 空標(biāo)志信號(hào)線與所述FPGA現(xiàn)場(chǎng)可編程門陣列芯片連接。

本實(shí)用新型與現(xiàn)有技術(shù)相比具有以下有益效果：本實(shí)用新型的高速實(shí)時(shí)圖像采集傳輸系統(tǒng)，包括圖像采集模塊，圖像處理控制模塊，千兆以太網(wǎng)傳輸模塊、USB傳輸模塊和電源管理模塊，不僅可以實(shí)時(shí)實(shí)現(xiàn)高速圖像數(shù)據(jù)的采集與處理，同時(shí)，該圖像采集傳輸系統(tǒng)還具有圖像數(shù)據(jù)高速傳輸能力，可以通過(guò)千兆以太網(wǎng)接口與計(jì)算機(jī)之間實(shí)現(xiàn)遠(yuǎn)程高速通信，最高圖像數(shù)據(jù)采集速率可以達(dá)到30fps，最大圖像分辨率為1280×960Pixels，最大傳輸帶寬可達(dá)到600Mbps。此外，高速實(shí)時(shí)圖像采集傳輸系統(tǒng)還可以通過(guò)USB傳輸模塊將圖像數(shù)據(jù)從本地直接導(dǎo)出，便于上位機(jī)對(duì)圖像數(shù)據(jù)進(jìn)行二次開發(fā)。

附圖說(shuō)明

圖1為本實(shí)用新型實(shí)施例提出的一種高速實(shí)時(shí)圖像采集傳輸系統(tǒng)的結(jié)構(gòu)示意圖；

圖2為圖像采集模塊的原理圖；

圖3為圖像處理控制模塊的結(jié)構(gòu)示意圖；

圖4為千兆以太網(wǎng)傳輸模塊與圖像處理控制模塊的連接示意圖；

圖5為USB接口芯片與圖像處理控制模塊的連接示意圖。

具體實(shí)施方式

為使本實(shí)用新型實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本實(shí)用新型的一部分實(shí)施例，而不是全部的實(shí)施例；基于本實(shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。

如圖1所示，本實(shí)用新型實(shí)施例提出了一種高速實(shí)時(shí)圖像采集傳輸系統(tǒng)，包括圖像采集模塊1，圖像處理控制模塊2，千兆以太網(wǎng)傳輸模塊3、USB傳輸模塊4和電源管理模塊5；所述圖像采集模塊1與圖像處理控制模塊2連接，用于采集實(shí)時(shí)圖像數(shù)據(jù)，并傳輸給所述圖像處理控制模塊；所述圖像處理控制模塊2包括圖像采集控制單元21、數(shù)據(jù)緩存單元22、圖像數(shù)據(jù)編幀控制單元23、千兆以太網(wǎng)控制單元24和USB控制單元25，圖像采集控制單元21與圖像采集模塊1和數(shù)據(jù)緩存單元22連接，數(shù)據(jù)緩存單元22與圖像數(shù)據(jù)編幀控制單元23連接，圖像編幀控制單元23與千兆以太網(wǎng)控制單元24和USB控制單元25分別連接，千兆以太網(wǎng)控制單元24和USB控制單元25分別與千兆以太網(wǎng)傳輸模塊3和USB傳輸模塊4連接；所述USB傳輸模塊4包括USB接口芯片41以及USB接口42，所述千兆以太網(wǎng)傳輸模塊3包括千兆以太網(wǎng)PHY接口芯片31和RJ45以太網(wǎng)接口32；所述電源管理模塊5包括超低噪聲模塊51和終端穩(wěn)壓器52，用于給所述圖像采集傳輸系統(tǒng)提供穩(wěn)定電源，保證高速電路板可以穩(wěn)定工作。

其中，本實(shí)用新型實(shí)施例的信號(hào)傳輸流程具體為：上位機(jī)通過(guò)千兆以太網(wǎng)傳輸模塊3將命令發(fā)送給千兆以太網(wǎng)控制單元24，千兆以太網(wǎng)控制單元24對(duì)上位機(jī)傳送的命令進(jìn)行解析后，傳輸給圖像采集控制單元21，圖像采集控制單元21根據(jù)命令，控制圖像采集模塊1進(jìn)行圖像采集；圖像采集模塊1采集到的圖像數(shù)據(jù)，通過(guò)圖像采集控制單元21傳輸?shù)綌?shù)據(jù)緩存單元22進(jìn)行實(shí)時(shí)緩存，此外，圖像數(shù)據(jù)還經(jīng)圖像編幀控制單元23進(jìn)行圖像編幀處理后，再經(jīng)千兆以太網(wǎng)控制單元24進(jìn)行數(shù)據(jù)打包，并通過(guò)千兆以太網(wǎng)傳輸模塊3傳輸?shù)缴衔粰C(jī)，進(jìn)行數(shù)據(jù)分析。此外，數(shù)據(jù)緩存單元22存儲(chǔ)的圖像數(shù)據(jù)，還可以通過(guò)USB控制單元傳輸?shù)経SB傳輸模塊，并經(jīng)USB傳輸模塊，輸出到本地上位機(jī)進(jìn)行存儲(chǔ)分析。

進(jìn)一步地，如圖2所示，所述圖像采集模塊1包括圖像傳感器11、模組配置電路12和模組連接器13，所述模組連接器上設(shè)置有SCCB接口以及DVP接口，所述圖像采集模塊通過(guò)SCCB接口與DVP接口與圖像處理控制模塊2連接。

進(jìn)一步地，所述圖像傳感器為500萬(wàn)像素級(jí)的CMOS圖像傳感器OV5640。

進(jìn)一步地，如圖3所示，所述圖像采集控制單元21包括寄存器配置單元211和接口控制單元212，所述圖像數(shù)據(jù)編幀控制單元23包括圖像數(shù)據(jù)與像素轉(zhuǎn)換單元和圖畫編幀處理單元；所述寄存器配置單元211用于通過(guò)SCC總線配置攝像頭相關(guān)寄存單元，所述接口控制單元212用于通過(guò)DVP總線實(shí)現(xiàn)與圖像采集模塊1的對(duì)接，并根據(jù)隨路時(shí)鐘完成圖像數(shù)據(jù)采集，圖像采集DVP接口輸出位寬位8位，圖像采集模塊1輸出圖像格式配置為RGB565，因此每采集兩次數(shù)據(jù)代表一個(gè)像素點(diǎn)，經(jīng)FIFO將圖像數(shù)據(jù)由寬位8為轉(zhuǎn)換為寬位16位后，通過(guò)圖像數(shù)據(jù)與像素轉(zhuǎn)換單元將圖像數(shù)據(jù)轉(zhuǎn)換為像素，然后再經(jīng)過(guò)圖畫編幀處理單元對(duì)圖像行列信息編幀，編幀后的圖像數(shù)據(jù)可以通過(guò)千兆以太網(wǎng)控制單元上傳至計(jì)算機(jī)或上位機(jī)。

進(jìn)一步地，所述圖像處理控制模塊為FPGA現(xiàn)場(chǎng)可編程門陣列芯片，如圖3所示，所述圖像采集傳輸系統(tǒng)還包括DDR3 SODIMM存儲(chǔ)芯片6，所述DDR3 SODIMM存儲(chǔ)芯片6的輸入端通過(guò)DDR3緩存操作單元26與圖像數(shù)據(jù)編幀控制單元23連接，所述DDR3 SODIMM存儲(chǔ)芯片的輸出端與千兆以太網(wǎng)控制單元和USB控制單元連接，所述DDR3緩存操作單元26具體可以為所述FPGA現(xiàn)場(chǎng)可編程門陣列芯片內(nèi)置的DDR3控制器IP軟核、以及MCB硬核。圖像數(shù)據(jù)編幀控制單元23進(jìn)行編幀處理后的圖像數(shù)據(jù)，可以通過(guò)DDR3 SODIMM存儲(chǔ)芯片6進(jìn)行數(shù)據(jù)緩存。通過(guò)將FPGA內(nèi)置的DDR3控制器IP軟核（MIG核）、以及MCB硬核（內(nèi)存控制塊）可以完成對(duì)DDR3 SODIMM存儲(chǔ)芯片6的操作實(shí)現(xiàn)高速數(shù)據(jù)的緩存，這里為了實(shí)現(xiàn)高效數(shù)據(jù)緩存，可以將DDR3存儲(chǔ)芯片均分為四個(gè)存儲(chǔ)區(qū)域，若存儲(chǔ)芯片的容量為1GB，則四個(gè)存儲(chǔ)區(qū)域的地址分別為0～9999999,10000000～19999999，20000000～29999999，30000000～39999999。在執(zhí)行乒乓操作時(shí)首先寫入第一區(qū)域，第一區(qū)域?qū)憹M后開始讀第一區(qū)域同時(shí)開始寫第二區(qū)域，依次按順序讀寫，DDR3控制器的讀地址和寫地址不會(huì)重疊，組成乒乓結(jié)構(gòu)，完成乒乓操作。這樣可以極大提高緩存效率，讀取的圖像數(shù)據(jù)不會(huì)交叉，有效解決運(yùn)動(dòng)圖像變化時(shí)的拖影現(xiàn)象。

進(jìn)一步地，所述圖像處理控制模塊為FPGA現(xiàn)場(chǎng)可編程門陣列芯片，如圖4所示，所述千兆以太網(wǎng)PHY接口芯片31通過(guò)引腳TXD、引腳GTX_CLK 、引腳RXD、引腳TXEN、引腳RXDV與所述FPGA現(xiàn)場(chǎng)可編程門陣列芯片連接。

進(jìn)一步地，所述圖像處理控制模塊為FPGA現(xiàn)場(chǎng)可編程門陣列芯片，所述USB接口芯片41通過(guò)DATA 數(shù)據(jù)總線、CLK 接口時(shí)鐘線、FLAGA 可編程標(biāo)志信號(hào)線、FLAGB 滿標(biāo)志信號(hào)線、以及FLAGC 空標(biāo)志信號(hào)線與所述FPGA現(xiàn)場(chǎng)可編程門陣列芯片連接。

本實(shí)施例提供的一種高速實(shí)時(shí)圖像采集傳輸系統(tǒng)，最高有效圖像幀速率為30 fps、分辨率為1280×960Pixels的色彩視頻圖像，具有優(yōu)秀的圖像采集效果，尤其是對(duì)于運(yùn)動(dòng)目標(biāo)采集，回傳圖像實(shí)時(shí)效果優(yōu)異，最大延時(shí)不超過(guò)1ms，圖像分變率完全滿足圖像處理要求。本實(shí)施例的高速實(shí)時(shí)圖像采集傳輸系統(tǒng)將圖像幀與幀之間的延時(shí)降低至毫秒級(jí)，千兆以太網(wǎng)傳輸模塊的傳輸帶寬完全滿足500萬(wàn)像素級(jí)，30幀速率傳輸要求，最大有效帶寬可達(dá)600Mbps，便于圖像實(shí)時(shí)傳輸降低圖像延時(shí)。USB2.0傳輸模塊的傳輸帶寬完全滿足500萬(wàn)像素級(jí)傳輸要求，20幀速率傳輸要求，最大有效帶寬可達(dá)400Mbps，便于圖像實(shí)時(shí)傳輸降低圖像延時(shí)。能夠?yàn)閷?shí)時(shí)獲取高速圖像數(shù)據(jù)和進(jìn)行圖像數(shù)據(jù)分析提供保障，為裝備性能測(cè)試提供數(shù)據(jù)支持，可以提高用戶的工作效率，其能夠滿足毫秒級(jí)圖像延時(shí)需求，滿足常規(guī)生產(chǎn)生活中的大部分圖像處理需求。

最后應(yīng)說(shuō)明的是：以上各實(shí)施例僅用以說(shuō)明本實(shí)用新型的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本實(shí)用新型進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本實(shí)用新型各實(shí)施例技術(shù)方案的范圍。