本技術涉及信息安全，尤其涉及一種s盒電路。

背景技術：

1、在密碼學中，實現(xiàn)信息安全的硬件設備的功耗分析攻擊與防護對于數(shù)據(jù)安全性有著至關重要的影響。分組密碼算法作為常見的實現(xiàn)信息安全的硬件設備所采用的算法，其安全性主要是由非線性的s盒(substitution-box)來保證的。在《抗功耗分析攻擊的sms4密碼算法vlsi涉及技術研究》(白雪飛，中國科學技術大學，博士論文)中給出了sms4算法中s盒的代數(shù)計算過程包括放射變換和乘法求逆運算，其中，s盒在有限域gf(2^8)域上進行乘法求逆。另外，為了減少計算量，該論文中還提出了合成域的概念，在s盒的代數(shù)計算過程可以將gf(2^8)域同構映射到元素更少的域上進行計算，例如，將gf(2^8)域上的數(shù)據(jù)同構映射gf(2^4)、gf(2^2)或者gf(2)域上進行計算。但是，由于s盒在gf(2^8)域上進行乘法求逆，當將gf(2^8)域上的數(shù)據(jù)同構映射gf(2^4)、gf(2^2)或者gf(2)域進行計算之后，還需要進行逆同構映射將gf(2^4)、gf(2^2)或者gf(2)域的計算結果映射到gf(2^8)域。其中，gf(2^k)表示有(2^k)個元素的有限域，若k＝8，gf(2^8)表示包含2^8＝256個元素的有限域。gf(2^n^m)是gf(2^k)的合成域，其中，k＝n*m，如gf(2^8)域對應合成域為gf((2^4)^2)，gf(2^8)＝gf(2^4)+gf(2^4)；gf(2^4)域對應合成域為gf((2^2)^2)，gf(2^4)＝gf(2^2)+gf(2^2)。

2、功耗分析攻擊技術利用密碼硬件設備工作過程中產生的功耗，結合輸入和輸出數(shù)據(jù)進行分析，獲取電路內部保存的密鑰，因此在設計密碼硬件設備時需要各種防護技術使其具備抗功耗分析攻擊的能力。隨著對抗功耗分析以及對策研究，在密碼算法和密碼硬件實現(xiàn)方案中尋找各種與功耗有關的因素?？构姆治龅闹饕獙Σ甙ǎ?1)從算法層面實現(xiàn)的層次上，改寫或優(yōu)化加解密算法；(2)采用隨機掩碼技術，利用隨機數(shù)對硬件的輸入和輸出信號進行處理；(3)從邏輯水電路類型上，改進邏輯和運算電路的實現(xiàn)方法。其中，隨機掩碼技術在密碼算法的硬件實現(xiàn)過程中引入掩碼數(shù)據(jù)，把所有與密鑰的有關的數(shù)據(jù)全部加以掩蔽，攻擊者無法獲取有關掩蔽數(shù)據(jù)的信息，因此無法通過功耗分析攻擊獲取密鑰等保密信息?；陔S機掩碼的抗功耗分析，在密鑰使用之前首先把輸入數(shù)據(jù)用掩碼數(shù)據(jù)進行掩蔽，運算到最終結果時再把掩碼數(shù)據(jù)移出，恢復出期望結果。在運算過程中，線性運算環(huán)節(jié)可以簡單的使用異或等運算進行掩蔽，并可以再次使用異或運算恢復正確結果。非線性運算環(huán)節(jié)的掩蔽與恢復相對而言比較復雜。在《抗功耗分析攻擊的sms4密碼算法vlsi涉及技術研究》(白雪飛，中國科學技術大學，博士論文)對sms4密碼算法中非線性環(huán)節(jié)s盒的隨機掩蔽與恢復進行研究。文章第5章給出了采用隨機掩碼技術，利用隨機數(shù)對s盒的輸入和輸出信號進行處理的方案，使得s盒能夠對抗功耗分析。在文章中，s盒的輸入為(a,m)，輸出為sbox(a)+m，通過對sbox(a)+m與m進行異或運算，恢復出sbox(a)。其中，a表示原始輸入數(shù)據(jù)，m表示掩碼數(shù)據(jù)。

技術實現(xiàn)思路

1、本技術實施例希望對s盒電路結構進行改進，通過改進后的s盒電路來提高功耗分析攻擊與防護能力。

2、根據(jù)本技術的第一方面，提供了一種帶掩碼的s盒電路，包括：混淆電路、標準s盒電路以及解掩碼運算電路；所述帶掩碼的s盒電路接收第一數(shù)據(jù)和掩碼數(shù)據(jù)作為輸入，輸出第二數(shù)據(jù)與解掩碼數(shù)據(jù)；

3、所述混淆電路將所述第一數(shù)據(jù)和所述掩碼數(shù)據(jù)進行混淆，輸出掩蔽數(shù)據(jù)；

4、所述標準s盒電路接收所述掩蔽數(shù)據(jù)，對所述掩蔽數(shù)據(jù)進行處理，輸出所述第二數(shù)據(jù)；

5、所述解掩碼運算電路與所述標準s盒電路耦合；所述解掩碼運算電路接收所述掩碼數(shù)據(jù)作為輸入，將所述掩碼數(shù)據(jù)和所述標準s盒電路的中間數(shù)據(jù)進行運算，輸出所述解掩碼數(shù)據(jù)；

6、其中，對所述解掩碼數(shù)據(jù)和所述第二數(shù)據(jù)進行與所述混淆電路所執(zhí)行操作相同的混淆操作，能得到所述第一數(shù)據(jù)經(jīng)所述標準s盒運算得到的輸出數(shù)據(jù)。

7、在本技術可選的實施例中，所述標準s盒電路包括第一同構映射電路、第一計算電路、求逆電路、第二計算電路、第三計算電路和第二同構映射電路；

8、所述第一同構映射電路接收所述掩蔽數(shù)據(jù)，對所述掩蔽數(shù)據(jù)進行同構映射，輸出第三數(shù)據(jù)和第四數(shù)據(jù)；

9、所述第一計算電路接收所述第三數(shù)據(jù)、所述第四數(shù)據(jù)和第五數(shù)據(jù)，對所述第三數(shù)據(jù)、所述第四數(shù)據(jù)和所述第五數(shù)據(jù)進行計算，輸出第六數(shù)據(jù)；

10、所述求逆電路接收所述第六數(shù)據(jù)，將所述第六數(shù)據(jù)進行乘法求逆運算，輸出第七數(shù)據(jù)；

11、所述第二計算電路接收所述第三數(shù)據(jù)、所述第四數(shù)據(jù)和所述第七數(shù)據(jù)，對所述第三數(shù)據(jù)、所述第四數(shù)據(jù)和所述第七數(shù)據(jù)進行計算，輸出第八數(shù)據(jù)；

12、所述第三計算電路接收所述第四數(shù)據(jù)和所述第七數(shù)據(jù)，對所述第四數(shù)據(jù)和所述第七數(shù)據(jù)進行計算，輸出第九數(shù)據(jù)；

13、所述第二同構映射電路接收所述第八數(shù)據(jù)和所述第九數(shù)據(jù)，對所述第八數(shù)據(jù)和所述第九數(shù)據(jù)進行逆同構映射，輸出所述第二數(shù)據(jù)。

14、在本技術可選的實施例中，所述第一計算電路包括第一加法器、第二加法器、第一乘法器、第二乘法器、第三乘法器；

15、所述第一加法器的輸入端口接收所述第三數(shù)據(jù)和所述第四數(shù)據(jù)，所述第一加法器的輸出端口耦合所述第一乘法器的輸入端口；

16、所述第一乘法器的輸入端口還接收所述第三數(shù)據(jù)，所述第一乘法器的輸出端口耦合所述第二加法器的輸入端口；

17、所述第二乘法器的兩個輸入端口都接收所述第四數(shù)據(jù)，所述第二乘法器的輸出端口耦合所述第三乘法器的輸入端口；

18、所述第三乘法器的輸入端口還接收第五數(shù)據(jù)，所述第三乘法器的輸出端口耦合所述第二加法器的輸入端口；

19、所述第二加法器的輸出端口耦合所述求逆電路的輸入端口。

20、在本技術可選的實施例中，所述求逆電路包括第三同構映射電路、第四計算電路和第四同構映射電路；

21、所述第三同構映射電路接收所述第一計算電路輸出的第六數(shù)據(jù)，對所述第六數(shù)據(jù)進行同構映射，輸出第十數(shù)據(jù)和第十一數(shù)據(jù)；

22、所述第四計算電路接收所述第十數(shù)據(jù)、所述第十一數(shù)據(jù)和第十二數(shù)據(jù)，對所述第十數(shù)據(jù)、所述第十一數(shù)據(jù)和所述第十二數(shù)據(jù)進行計算，輸出第十三數(shù)據(jù)和第十四數(shù)據(jù)；

23、所述第四同構映射電路接收所述第十三數(shù)據(jù)和所述第十四數(shù)據(jù)，對所述第十三數(shù)據(jù)和所述第十四數(shù)據(jù)進行逆同構映射，輸出所述第七數(shù)據(jù)。

24、在本技術可選的實施例中，所述解掩碼運算電路包括第五同構映射電路、第五計算電路、第六計算電路和第六同構映射電路；

25、所述第五同構映射電路接收所述掩碼數(shù)據(jù)，對所述掩碼數(shù)據(jù)進行同構映射，輸出第十五數(shù)據(jù)和第十六數(shù)據(jù)；

26、所述第五計算電路接收所述第十五數(shù)據(jù)、所述第三數(shù)據(jù)、所述第四數(shù)據(jù)、所述第七數(shù)據(jù)和第十七數(shù)據(jù)，對所述第十五數(shù)據(jù)、所述第三數(shù)據(jù)、所述第四數(shù)據(jù)、所述第七數(shù)據(jù)和所述第十七數(shù)據(jù)進行計算，輸出第十八數(shù)據(jù)；

27、所述第六計算電路接收所述第十六數(shù)據(jù)、所述第三數(shù)據(jù)、所述第四數(shù)據(jù)、所述第七數(shù)據(jù)和所述第十七數(shù)據(jù)，對所述第十六數(shù)據(jù)、所述第三數(shù)據(jù)、所述第四數(shù)據(jù)、所述第七數(shù)據(jù)和所述第十七數(shù)據(jù)進行計算，輸出第十九數(shù)據(jù)；

28、所述第六同構映射電路接收所述第十八數(shù)據(jù)和所述第十九數(shù)據(jù)，對所述述第十八數(shù)據(jù)和所述第十九數(shù)據(jù)進行逆同構映射，輸出所述解掩碼數(shù)據(jù)。

29、在本技術可選的實施例中，所述第五計算電路包括第七計算電路、第七同構映射電路、第八計算電路、第八同構映射電路和第九計算電路；

30、所述第七計算電路對所述第三數(shù)據(jù)、所述第十五數(shù)據(jù)、所述第十六數(shù)據(jù)、所述第十七數(shù)據(jù)和所述第一加法器輸出的第二十數(shù)據(jù)進行計算，輸出第二十一數(shù)據(jù)；

31、所述第七同構映射電路接收所述第二十一數(shù)據(jù)，對所述第二十一數(shù)據(jù)進行同構映射，輸出第二十二數(shù)據(jù)和第二十三數(shù)據(jù)；

32、所述第八計算電路接收所述第十數(shù)據(jù)、所述第十一數(shù)據(jù)、所述第十二數(shù)據(jù)、所述第二十二數(shù)據(jù)、所述第二十三數(shù)據(jù)和來自所述第四計算電路的第二十四數(shù)據(jù)以及第二十五數(shù)據(jù)，對所述第十數(shù)據(jù)、所述第十一數(shù)據(jù)、所述第十二數(shù)據(jù)、所述第二十二數(shù)據(jù)、所述第二十三數(shù)據(jù)、所述第二十四數(shù)據(jù)和所述第二十五數(shù)據(jù)進行計算，輸出第二十六數(shù)據(jù)和第二十七數(shù)據(jù)；

33、所述第八同構映射電路接收所述第二十六數(shù)據(jù)和所述第二十七數(shù)據(jù)，對所述第二十六數(shù)據(jù)和所述第二十七數(shù)據(jù)進行逆同構映射，輸出第二十八數(shù)據(jù)；

34、所述第九計算電路接收所述第四數(shù)據(jù)、所述第七數(shù)據(jù)、所述第二十三數(shù)據(jù)和所述第二十八數(shù)據(jù)，對所述第四數(shù)據(jù)、所述第七數(shù)據(jù)、所述第二十三數(shù)據(jù)和所述第二十八數(shù)據(jù)進行計算，輸出所述第十八數(shù)據(jù)。

35、在本技術可選的實施例中，所述第七計算電路包括第三加法器、第四加法器、第五加法器、第六加法器、第四乘法器、第五乘法器、第六乘法器、第七乘法器和第八乘法器；

36、所述第三加法器的輸入端口接收所述第十五數(shù)據(jù)和所述第十六數(shù)據(jù)，所述第三加法器的輸出端口耦合所述第五乘法器的輸入端口和所述第七乘法器的輸入端口；

37、所述第四乘法器的兩個輸入端口都接收所述第十六數(shù)據(jù)，所述第四乘法器的輸出端口耦合所述第八乘法器的輸入端口；

38、所述第五乘法器的輸入端口還接收所述第三數(shù)據(jù)，所述第五乘法器的輸出端口耦合所述第四加法器的輸入端口；

39、所述第六乘法器的輸入端口耦合所述第一加法器的輸出端口，所述第六乘法器的輸入端口還接收所述第十五數(shù)據(jù)，所述第六乘法器的輸出端口耦合所述第四加法器的輸入端口；

40、所述第七乘法器的輸入端口還接收所述第十五數(shù)據(jù)，所述第七乘法器的輸出端口耦合所述第五加法器的輸入端口；

41、所述第八乘法器的輸入端口還接收所述第十七數(shù)據(jù)，所述第八乘法器的輸出端口耦合所述第五加法器的輸入端口；

42、所述第四加法器的輸出端口耦合所述第六加法器的輸入端口；

43、所述第五加法器的輸出端口耦合所述第六加法器的輸入端口；

44、所述第六加法器的輸出端口耦合所述第七同構映射電路的輸入端口。

45、在本技術可選的實施例中，所述第八計算電路包括：第七加法器、第八加法器、第九加法器、第十加法器、第十一加法器、第十二加法器、第九乘法器、第十乘法器、第十一乘法器、第十二乘法器、第十三乘法器、第十四乘法器、第十五乘法器、第十六乘法器、第十七乘法器、第十八乘法器、第十九乘法器和第二十乘法器；

46、所述第七加法器的輸入端口接收所述第二十二數(shù)據(jù)和所述第二十三數(shù)據(jù)，所述第七加法器的輸出端口耦合所述第十二乘法器的輸入端口、第十三乘法器的輸入端口、第十八乘法器的輸入端口和第二十乘法器的輸入端口；

47、所述第九乘法器的兩個輸入端口都接收所述第二十三數(shù)據(jù)，所述第九乘法器的輸出端口耦合所述第十乘法器的輸入端口；

48、所述第十乘法器的輸入端口還接收所述第十二數(shù)據(jù)，所述第十乘法器的輸出端口耦合所述第八加法器的輸入端口；

49、所述第十一乘法器的輸入端口耦合所述第三加法器的輸出端口，所述第十一乘法器的輸入端口還接收所述第二十二數(shù)據(jù)，所述第十一乘法器的輸出端口耦合所述第九加法器的輸入端口；

50、所述第十二乘法器的輸入端口接收所述第十數(shù)據(jù)局，所述第十二乘法器的輸出端口耦合所述第九加法器的輸入端口；

51、所述第十三乘法器的輸入端口還接收所述第二十二數(shù)據(jù)，所述第十三乘法器的輸出端口耦合所述第八加法器的輸入端口；

52、所述第八加法器的輸出端口耦合所述第十加法器的輸入端口；

53、所述第九加法器的輸出端口耦合所述第十加法器的輸入端口；

54、所述第十加法器的輸出端口耦合所述第十四乘法器的輸入端口；

55、所述第十四乘法器的兩個輸入端口都耦合所述第十加法器的輸出端口，所述第十四乘法器的輸出端口耦合所述第十五乘法器的輸入端口、所述第十六乘法器的輸入端口、所述第十九乘法器的輸入端口和所述第二十乘法器的輸入端口；

56、所述第十五乘法器的輸入端口還接收所述第十一數(shù)據(jù)，所述第十五乘法器的輸出端口耦合所述第十二加法器的輸入端口；

57、所述第十六乘法器的輸入端口還接收所述第二十三數(shù)據(jù)，所述第十六乘法器的輸出端口耦合所述第十二加法器的輸入端口；

58、所述第十七乘法器的輸入端口耦合所述第八乘法器的輸出端口，所述第十七乘法器的輸入端口還接收所述第二十三數(shù)據(jù)，所述第十七乘法器的輸入端口輸出端口耦合所述第十二加法器的輸入端口；

59、所述第十八乘法器的輸入端口耦合所述第八七乘法器的輸出端口，所述第十八乘法器的輸出端口耦合所述第十一加法器的輸入端口；

60、所述第十九乘法器的輸入端口耦合所述第三加法器的輸出端口，所述第十九乘法器的輸出端口耦合所述第十一加法器的輸入端口；

61、所述第二十乘法器的輸出端口耦合所述第十一加法器的輸入端口；

62、所述第十一加法器輸出所述第二十六數(shù)據(jù)；

63、所述第十二加法器輸出所述第二十七數(shù)據(jù)。

64、在本技術可選的實施例中，所述第九計算電路包括：第二十一乘法器、第二十二乘法器、第二十三乘法器和第十三加法器；

65、所述第二十一乘法器的輸入端口耦合所述第八同構映射電路的輸出端口，所述第二十一乘法器的輸入端口還接收所述第四數(shù)據(jù)，所述第二十一乘法器的輸出端口耦合所述第十三加法器的輸入端口；

66、所述第二十二乘法器的輸入端口耦合所述第八同構映射電路的輸出端口，所述第二十二乘法器的輸入端口還接收所述第二十三數(shù)據(jù)，所述第二十二乘法器的輸出端口耦合所述第十三加法器的輸入端口；

67、所述第二十三乘法器的輸入端口接收所述第二十三數(shù)據(jù)以及所述第七數(shù)據(jù)，所述第二十三乘法器的輸出端口耦合所述第十三加法器的輸入端口；

68、所述第十三加法器的輸出端口耦合所述第四同構映射電路的輸入端口，輸出所述第十八數(shù)據(jù)。

69、在本技術可選的實施例中，所述第六計算電路包括第二十四乘法器、第二十五乘法器、第二十六乘法器和第十四加法器；

70、所述第二十四乘法器的輸入端口耦合所述第一加法器的輸出端口和所述第八同構映射電路的輸出端口，所述第二十四乘法器的輸出端口耦合所述第十四加法器的輸入端口；

71、所述第二十五乘法器的輸入端口耦合所述第八同構映射電路的輸出端口和所述第三加法器的輸出端口，所述第二十五乘法器的輸出端口耦合所述第十四加法器的輸入端口；

72、所述第二十六乘法器的輸入端口耦合所述第三加法器的輸出端口和所述第六同構映射電路的輸出端口，所述第二十六乘法器的輸出端口耦合所述第十四加法器的輸入端口；

73、所述第十四加法器的輸出端口耦合所述第四同構映射電路的輸入端口，輸出所述第十九數(shù)據(jù)。

74、在本技術可選的實施例中，所述第四計算電路包括第十五加法器、第十六加法器、第二十七乘法器、第二十八乘法器、第二十九乘法器、第三十乘法器、第三十一乘法器和第三十二乘法器；

75、所述第十五加法器的輸入端口接收所述第十數(shù)據(jù)和所述第十一數(shù)據(jù)，所述第十五加法器的輸出端口耦合所述第二十七乘法器的輸入端口和所述第三十二乘法器的輸入端口；

76、所述第二十七乘法器的輸入端口還接收所述第十數(shù)據(jù)，所述第二十七乘法器的輸出端口耦合所述第十六加法器的輸入端口；

77、所述第二十八乘法器的兩個輸入端口都接收所述第十一數(shù)據(jù)，所述第二十八乘法器的輸出端口耦合所述第二十九乘法器的輸入端口；

78、所述第二十九乘法器的輸入端口還接收所述第十二數(shù)據(jù)，所述第二十九乘法器的輸出端口耦合所述第十六加法器的輸入端口；

79、所述第十六加法器的輸出端口耦合所述第三十乘法器的輸入端口；

80、所述第三十乘法器的兩個輸入端口都耦合所述第十六加法器的輸出端口，所述第三十乘法器的輸出端口耦合所述第三十一乘法器的輸入端口和所述第三十二乘法器的輸入端口；

81、所述第三十一乘法器的輸入端口還接收第十一數(shù)據(jù)，輸出所述第十四數(shù)據(jù)；

82、所述第三十二乘法器輸出所述第十三數(shù)據(jù)。

83、在本技術可選的實施例中，所述第二計算電路包括第三十三乘法器，所述第三十三乘法器的輸入端口耦合所述第一加法器的輸出端口和所述求逆電路的輸出端口，所述第三十三乘法器的輸出端口耦合所述第二同構映射電路的輸入端口，向所述第二同構映射電路發(fā)送所述第八數(shù)據(jù)。

84、在本技術可選的實施例中，所述第三計算電路包括第三十四乘法器，所述第三十四乘法器的輸入端口接收所述第四數(shù)據(jù)，所述第三十四乘法器的輸入端口還耦合所述求逆電路的輸出端口，所述第三十四乘法器的輸出端口耦合所述第二同構映射電路的輸入端口，向所述第二同構映射電路發(fā)送所述第九數(shù)據(jù)。

85、在本技術可選的實施例中，所述掩碼數(shù)據(jù)為隨機數(shù)或者隨機數(shù)與所述解掩碼運算電路上一次輸出的解掩碼數(shù)據(jù)的異或結果。

86、根據(jù)本技術的第二方面，提供了一種s盒電路，所述s盒電路接收gf(2^8)域的第一數(shù)據(jù)和gf(2^8)域的掩碼數(shù)據(jù)作為輸入，輸出gf(2^8)域的第二數(shù)據(jù)；

87、所述s盒電路包括混淆加法器、第一同構映射電路、第一計算電路、求逆電路、第二計算電路、第三計算電路和第二同構映射電路；

88、所述混淆加法器接收所述第一數(shù)據(jù)和所述掩碼數(shù)據(jù)，所述混淆加法器的輸出作為掩蔽數(shù)據(jù)；

89、所述第一同構映射電路接收所述掩蔽數(shù)據(jù)，對所述掩蔽數(shù)據(jù)進行同構映射，將gf(2^8)域的所述掩蔽數(shù)據(jù)映射為gf(2^4)域的第三數(shù)據(jù)和gf(2^4)域第四數(shù)據(jù)；

90、所述第一計算電路接收所述第三數(shù)據(jù)、所述第四數(shù)據(jù)和第五數(shù)據(jù)，計算所述第四數(shù)據(jù)的平方與所述第五數(shù)據(jù)的積、所述第三數(shù)據(jù)的平方、所述第三數(shù)據(jù)與所述第四數(shù)據(jù)的積，并對計算得到的三個結果求和，輸出gf(2^4)域的第六數(shù)據(jù)；

91、所述求逆電路接收所述第六數(shù)據(jù)，將所述第六數(shù)據(jù)進行求逆運算，輸出gf(2^4)域的第七數(shù)據(jù)；

92、所述第二計算電路接收所述第三數(shù)據(jù)、所述第四數(shù)據(jù)和所述第七數(shù)據(jù)，計算所述第三數(shù)據(jù)與所述第四數(shù)據(jù)的和與所述第七數(shù)據(jù)的積，輸出gf(2^4)域的第八數(shù)據(jù)；

93、所述第三計算電路接收所述第四數(shù)據(jù)和所述第七數(shù)據(jù)，計算所述第四數(shù)據(jù)與所述第七數(shù)據(jù)的積，輸出gf(2^4)域的第九數(shù)據(jù)；

94、所述第二同構映射電路接收所述第八數(shù)據(jù)和所述第九數(shù)據(jù)，對所述第八數(shù)據(jù)和所述第九數(shù)據(jù)進行逆同構映射，將gf(2^4)域的所述第八數(shù)據(jù)和gf(2^4)域的所述第九數(shù)據(jù)映射為gf(2^8)域的第二數(shù)據(jù)，輸出所述第二數(shù)據(jù)。

95、根據(jù)本技術的第三方面，提供了一種設備，包括如上述第一方面所示的帶掩碼的s盒電路或如上述第二方面所示的s盒電路。

96、本技術實施例的帶掩碼的s盒電路，通過混淆電路對數(shù)據(jù)a和掩碼數(shù)據(jù)m進行混淆，實現(xiàn)對數(shù)據(jù)a進行掩蔽，通過標準s盒電路對混淆電路輸出的掩蔽數(shù)據(jù)進行計算，輸出帶掩碼數(shù)據(jù)sbox(a+m)，通過解掩碼運算電路對掩碼數(shù)據(jù)m進行解掩碼運算，輸出解掩碼數(shù)據(jù)f(a,m)，對帶掩碼數(shù)據(jù)sbox(a+m)和解掩碼數(shù)據(jù)f(a,m)進行與混淆電路同樣的混淆操作，可得到sbox(a)。該帶掩碼的s盒電路通過掩碼數(shù)據(jù)對其輸入數(shù)據(jù)和輸出數(shù)據(jù)進行掩蔽，具備抗功耗分析攻擊的能力。