本發(fā)明總體上涉及使用傳輸電路在總線上提供信令，并且更確切地說，涉及一種傳輸方法和相關(guān)傳輸電路。

背景技術(shù)：

1、一般來說總線上的傳輸，特別是汽車總線上的傳輸需要遵守關(guān)于各個(gè)方面的嚴(yán)格信令要求，包括但不限于定時(shí)要求和電磁噪聲排放。為此，可以使用具有多個(gè)區(qū)段的傳輸電路，其可以例如以h橋配置布置?；谶@些多個(gè)區(qū)段，可以對傳輸進(jìn)行微調(diào)，以符合各種信令要求。然而，雖然多個(gè)區(qū)段能夠?qū)崿F(xiàn)精細(xì)調(diào)諧的傳輸，但它們也增加了傳輸電路的控制方法和電路裝置的復(fù)雜性，增加了違反定時(shí)要求的風(fēng)險(xiǎn)，并且如果使用時(shí)鐘控制電路，也增加了違反電磁噪聲要求的風(fēng)險(xiǎn)。

2、因此，本公開的目的是以及時(shí)且穩(wěn)定的方式來控制多區(qū)段傳輸電路。

技術(shù)實(shí)現(xiàn)思路

1、為了實(shí)現(xiàn)該目的，本公開提供了一種用于生成待由傳輸器在總線上傳輸?shù)目偩€傳輸信號的方法，該傳輸器包括由四組開關(guān)形成的h橋?？偩€傳輸信號被配置為在顯性狀態(tài)、抑制狀態(tài)和隱性狀態(tài)之間轉(zhuǎn)變。該方法包括接收傳輸控制信號，傳輸控制信號被配置為在顯性狀態(tài)與隱性狀態(tài)之間轉(zhuǎn)變；檢測傳輸控制信號的第一狀態(tài)轉(zhuǎn)變，第一狀態(tài)轉(zhuǎn)變是顯性到隱性狀態(tài)轉(zhuǎn)變和隱性到顯性狀態(tài)轉(zhuǎn)變中的一項(xiàng)；基于傳輸控制信號、第一狀態(tài)轉(zhuǎn)變和多個(gè)延遲來連續(xù)生成多個(gè)傳輸器控制信號。多個(gè)延遲具有序列元組，該序列元組包括與顯性到隱性狀態(tài)轉(zhuǎn)變相對應(yīng)的顯性到隱性序列和與隱性到顯性狀態(tài)轉(zhuǎn)變相對應(yīng)的隱性到顯性序列。此外，多個(gè)延遲包括僅被包括在顯性到隱性序列中的抑制延遲，抑制延遲使總線傳輸信號在抑制延遲期間保持在抑制狀態(tài)。因此，連續(xù)生成多個(gè)傳輸器控制信號包括基于序列元組和第一狀態(tài)轉(zhuǎn)變來對傳輸控制信號應(yīng)用多個(gè)延遲。最后，該方法包括基于多個(gè)傳輸器控制信號來控制四組開關(guān)以傳輸總線傳輸信號。

2、本公開進(jìn)一步提供了一種總線傳輸電路。該總線傳輸電路包括傳輸器和傳輸控制電路，該傳輸器包括由四組開關(guān)形成的h橋并且被配置為在總線上提供總線傳輸信號，該傳輸控制電路耦合到傳輸器并且被配置為接收傳輸控制信號，該傳輸控制信號被配置為在顯性狀態(tài)與隱性狀態(tài)之間轉(zhuǎn)變。傳輸控制電路包括轉(zhuǎn)變檢測邏輯和延遲邏輯，該轉(zhuǎn)變檢測邏輯被配置為檢測傳輸控制信號的第一狀態(tài)轉(zhuǎn)變，該第一狀態(tài)轉(zhuǎn)變是顯性到隱性狀態(tài)轉(zhuǎn)變和隱性到顯性狀態(tài)轉(zhuǎn)變中的一項(xiàng)，該延遲邏輯包括多個(gè)延遲元件并且被配置為基于傳輸控制信號、第一狀態(tài)轉(zhuǎn)變和多個(gè)延遲元件來連續(xù)生成多個(gè)傳輸器控制信號。多個(gè)延遲元件具有序列元組，該序列元組包括與顯性到隱性狀態(tài)轉(zhuǎn)變相對應(yīng)的顯性到隱性序列和與隱性到顯性狀態(tài)轉(zhuǎn)變相對應(yīng)的隱性到顯性序列。多個(gè)延遲元件包括僅被包括在顯性到隱性序列中的抑制延遲元件，該抑制延遲元件使總線傳輸信號在應(yīng)用抑制延遲元件的同時(shí)保持在抑制狀態(tài)。因此，為了連續(xù)生成多個(gè)傳輸器控制信號，延遲邏輯被配置為以與第一狀態(tài)轉(zhuǎn)變相對應(yīng)的序列對傳輸控制信號應(yīng)用多個(gè)延遲元件。此外，傳輸控制電路還被配置為基于多個(gè)傳輸器控制信號來控制四組開關(guān)以傳輸總線傳輸信號。

技術(shù)特征：

1.一種方法(100)，用于生成總線傳輸信號(vbus)以由傳輸器在總線上傳輸，所述傳輸器包括由四組開關(guān)(t1-t4)形成的h橋，其中所述總線傳輸信號(vbus)被配置為在顯性狀態(tài)、抑制狀態(tài)和隱性狀態(tài)之間轉(zhuǎn)變，所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法(100)，還包括：

3.根據(jù)權(quán)利要求2所述的方法(100)，其中監(jiān)測(108)所述多個(gè)傳輸器控制信號(sctrl1-sctrl8)的所述連續(xù)生成(103)和所述多個(gè)輔助傳輸器控制信號(saux1-saux3)的所述連續(xù)生成(107)包括：

4.根據(jù)權(quán)利要求2和3中任一項(xiàng)所述的方法(100)，還包括：

5.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的方法(100)，其中所述多個(gè)延遲(td1-td8)還包括：

6.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的方法(100)，其中所述多個(gè)延遲(td1-td8)中的每個(gè)延遲定義可變延遲時(shí)間。

7.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的方法(100)，其中：

8.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的方法(100)，其中所述抑制延遲(tsup)小于所述總線的比特傳輸時(shí)間。

9.根據(jù)權(quán)利要求6所述的方法(100)，其中所述總線是控制器局域網(wǎng)can總線。

10.一種總線傳輸電路，包括：

11.根據(jù)權(quán)利要求10所述的總線傳輸電路，其中：

12.根據(jù)權(quán)利要求11所述的總線傳輸電路，其中為了監(jiān)測所述多個(gè)傳輸器控制信號(sctrl1-sctrl8)的所述連續(xù)生成和所述多個(gè)輔助傳輸器控制信號(saux1-saux3)的所述連續(xù)生成，所述延遲比較邏輯(430)還被配置為：

13.根據(jù)權(quán)利要求11和12中任一項(xiàng)所述的總線傳輸電路，其中所述延遲邏輯(410)被配置為：

技術(shù)總結(jié)
本公開涉及三態(tài)總線傳輸方法和電路。本申請涉及一種用于生成在顯性狀態(tài)、抑制狀態(tài)和隱性狀態(tài)之間轉(zhuǎn)變的總線傳輸信號的方法以及對應(yīng)電路。該方法包括接收傳輸控制信號，該傳輸控制信號在顯性狀態(tài)與隱性狀態(tài)之間轉(zhuǎn)變；檢測傳輸控制信號的第一狀態(tài)轉(zhuǎn)變，第一狀態(tài)轉(zhuǎn)變是顯性到隱性狀態(tài)轉(zhuǎn)變和隱性到顯性狀態(tài)轉(zhuǎn)變中的一項(xiàng)；以及基于傳輸控制信號、第一狀態(tài)轉(zhuǎn)變和多個(gè)延遲來連續(xù)生成多個(gè)傳輸器控制信號，并且基于多個(gè)傳輸器控制信號來控制傳輸器傳輸總線傳輸信號。多個(gè)延遲具有序列元組，該序列元組包括顯性到隱性序列和隱性到顯性序列以及僅被包括在顯性到隱性順序中的抑制延遲，使總線傳輸信號保持在抑制狀態(tài)。

技術(shù)研發(fā)人員：D·梅茨納,E·皮赫特,S·沃格樂
受保護(hù)的技術(shù)使用者：英飛凌科技股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9