本發(fā)明涉及puf電路，尤其是涉及一種利用sram的電流饑餓型puf電路。

背景技術(shù)：

1、物理不可克隆函數(shù)(physical?unclonable?function,puf)利用硅片制造過程中的工藝偏差產(chǎn)生用于身份識別與設(shè)備認(rèn)證的密鑰，有效提高了物聯(lián)網(wǎng)設(shè)備的安全性。物聯(lián)網(wǎng)設(shè)備中都存在有若干數(shù)量的sram單元這陣列分布形成的sram存儲陣列，其中sram單元都是由兩個交叉耦合反相器構(gòu)成的，在sram存儲陣列上電后，每個sram單元都有低電平0或高電平1的上電狀態(tài)，每個sram單元的上電狀態(tài)取決于其自己本身的工藝偏差。

2、sram?puf電路作為在物聯(lián)網(wǎng)設(shè)備中使用較為廣泛的一種puf電路，其利用物聯(lián)網(wǎng)設(shè)備中已存在的sram存儲陣列作為puf陣列，sram存儲陣列中的sram單元作為puf陣列中的puf單元來產(chǎn)生用于提取puf響應(yīng)的熵源電壓，從而無需專門額外設(shè)計puf陣列來產(chǎn)生熵源電壓，明顯降低了物聯(lián)網(wǎng)設(shè)備的硬件開銷，在物聯(lián)網(wǎng)設(shè)備中得到了廣泛應(yīng)用。

3、但是，由于sram?puf電路的每比特puf響應(yīng)是利用sram單元在上電過程中交叉耦合反相器雙穩(wěn)態(tài)特性產(chǎn)生的熵源電壓提取的，當(dāng)sram單元本身工藝偏差較小時，上電的結(jié)果(即熵源電壓)就可能會由環(huán)境擾動決定而不是由工藝偏差決定，以致提取得到的puf響應(yīng)可靠性不高。由此，sram?puf電路本身可靠性不高，會對物聯(lián)網(wǎng)設(shè)備的身份識別與設(shè)備認(rèn)證的安全性造成不良影響。

4、為了提高物聯(lián)網(wǎng)設(shè)備的身份識別與設(shè)備認(rèn)證的安全性，有研究人員提出了其他類型的puf電路，這些puf電路不采用sram存儲陣列作為puf陣列，而是重新設(shè)計puf單元和puf陣列，其puf單元具有單穩(wěn)態(tài)特性，即使本身工藝偏差較小時，用于提取puf響應(yīng)的熵源電壓也是由其工藝偏差決定，由此這些puf電路具有較高的可靠性。但是由于puf陣列一般規(guī)模不小，這些puf電路在用于物聯(lián)網(wǎng)設(shè)備時，相對于sram?puf電路，會導(dǎo)致硬件開銷很大。

技術(shù)實現(xiàn)思路

1、本發(fā)明所要解決的技術(shù)問題是提供一種在具有較高可靠性的同時，整體硬件開銷較小的利用sram的電流饑餓型的單穩(wěn)態(tài)puf電路。

2、本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案為：一種利用sram的電流饑餓型puf電路，包括模式配置電路、譯碼電路、puf陣列和讀出電路，所述的puf陣列具有常規(guī)sram存儲模式和能產(chǎn)生熵源電壓的puf模式；所述的puf陣列包括m*n個puf單元以及n個預(yù)充電模塊，其中*為乘運(yùn)算符號，m＝2p，n＝2k，p和k均為正整數(shù)，m*n個puf單元按照m行n列分布，n個預(yù)充電模塊按照1行n列分布，每個puf單元均具有左位線端口、右位線端口、第一模式配置端口、第二模式配置端口、第三模式配置端口和字線端口；每個預(yù)充電模塊均具有左預(yù)充電端口、右預(yù)充電端口和預(yù)充電控制端口；位于第i列的m個puf單元的左位線端口與位于第i列的預(yù)充電模塊的左預(yù)充電端口連接，且其連接線形成所述的puf陣列的第i條左位線，記為bl[i-1]，i＝1,2，…，n，位于第i列的m個puf單元的右位線端口與位于第i列的預(yù)充電模塊的右預(yù)充電端口連接，且其連接線形成所述的puf陣列的第i條右位線，記為blb[i-1],位于第i列的m個puf單元的第一模式配置端口連接，且其連接線形成puf陣列的第i條第一模式配置線，記為vu[i-1]，位于第i列的m個puf單元的第二模式配置端口連接，且其連接線形成puf陣列的第i條第二模式配置線，記為vd[i-1]，位于第i列的m個puf單元的第三模式配置端口連接，且其連接線形成puf陣列的第i條第三模式配置線，記為e[i-1]，位于第j行的n個puf單元的字線端口連接，且其連接線形成puf陣列的第j條字線，記為wl[j-1]，j＝1，2，…，m；n個預(yù)充電模塊的預(yù)充電控制端口連接，且其連接端為puf陣列的預(yù)充電控制端口；所述的模式配置電路具有模式選擇端口、n個第一模式信號輸出端口和n個第二模式信號輸出端口，所述的模式配置電路的模式選擇端口用于接入模式選擇信號s，在模式選擇信號s控制下，所述的模式配置電路的n個第一模式信號輸出端口和n個第二模式信號輸出端口分別能夠產(chǎn)生對應(yīng)的n位模式配置信號輸出；當(dāng)s為低電平0且puf陣列的n條第三模式配置線接入的信號均為低電平0時，puf陣列被配置為常規(guī)sram存儲模式，此時每個puf單元均工作于常規(guī)sram存儲模式；當(dāng)s為高電平1且puf陣列的n條第三模式配置線接入的信號均為高電平1時，puf陣列被配置為能產(chǎn)生熵源電壓的puf模式，此時每個puf單元均工作于能產(chǎn)生熵源電壓的puf模式；所述的譯碼電路具有m位輸出端，所述的譯碼電路用于將外部輸入其處的地址信號轉(zhuǎn)換為m位行選擇信號通過其m位輸出端一一對應(yīng)輸出，m位行選擇信號中只有一位為高電平1，其他位均為低電平0；所述的讀出電路具有參考電壓輸入端、n個左輸入端口、n個右輸入端口、n個左輸出端口和n個右輸出端口；所述的模式配置電路的n個第一模式信號輸出端口與所述的puf陣列的n條第一模式配置線一一對應(yīng)連接，所述的模式配置電路的n個第二模式信號輸出端口與所述的puf陣列的n條第二模式配置線一一對應(yīng)連接，所述的puf陣列的n條第三模式配置線用于接入外部n位模式配置信號，所述的譯碼電路的m位輸出端與puf陣列的m條字線一一對應(yīng)連接，所述的讀出電路的n個左輸入端口與所述的puf陣列的n條左位線一一對應(yīng)連接，所述的讀出電路的n個右輸入端口與所述的puf陣列的n條右位線一一對應(yīng)連接，當(dāng)puf陣列的某條字線接入高電平1時，與該條字線對應(yīng)的一行puf單元被選中，該行第i個puf單元將其左位線端口的電壓值通過第i條左位線輸出至所述的讀出電路的第i個左輸入端口，該行第i個puf單元將其右位線端口的電壓值通過第i條右位線輸出至所述的讀出電路的第i個右輸入端口，所述的讀出電路分別將其第i個左輸入端口接入的電壓值和其第i個右輸入端口接入的電壓值與其參考電壓輸入端接入的參考電壓進(jìn)行比較，如果其第i個左輸入端口接入的電壓值大于其參考電壓輸入端接入的參考電壓，則在其第i個左輸出端口輸出數(shù)字信號0，否則輸出數(shù)字信號1，如果其第i個右輸入端口接入的電壓值大于其參考電壓輸入端接入的參考電壓，則在其第i個右輸出端口輸出數(shù)字信號1，否則輸出數(shù)字信號0；每個所述的puf單元均包括第一pmos管、第二pmos管、第三pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管和第六nmos管，所述的第一pmos管的柵極為所述的puf單元的第一模式配置端口，所述的第一pmos管的源極接入電源電壓vdd，所述的第一pmos管的漏極、所述的第二pmos管的源極和所述的第三pmos管的源極連接，所述的第二pmos管的柵極、所述的第二nmos管的柵極、所述的第三pmos管的漏極、所述的第三nmos管的漏極、所述的第四nmos管的漏極和所述的第六nmos管的漏極連接，所述的第二pmos管的漏極、所述的第二nmos管的漏極、所述的第三pmos管的柵極、所述的第三nmos管n3的柵極、所述的第四nmos管的源極和所述的第五nmos管的漏極連接，所述的第一nmos管的源極接地vss，所述的第一nmos管的漏極、所述的第二nmos管的源極和所述的第三nmos管的源極連接，所述的第一nmos管的柵極為所述的puf單元的第二模式配置端口，所述的第四nmos管的柵極為所述的puf單元的第三模式配置端口，所述的第五nmos管的柵極和所述的第六nmos管的柵極連接，且其連接端為所述的puf單元的字線端口，所述的第五nmos管的源極為所述的puf單元的左位線端口，所述的第六nmos管的源極為puf單元的右位線端口。

3、每個所述的預(yù)充電模塊均包括第四pmos管、第五pmos管和第六pmos管，所述的第四pmos管的柵極所述的第五pmos管的柵極和所述的第六pmos管的柵極連接，且其連接端為所述的預(yù)充電模塊的預(yù)充電控制端口，所述的第四pmos管的源極和所述的第五pmos管的源極均接入半電源電壓vdd/2，所述的第四pmos管的漏極和所述的第六pmos管的源極連接，且其連接端為所述的預(yù)充電模塊的左預(yù)充電端口，所述的第五pmos管的漏極和所述的第六pmos管的漏極連接，且其連接端為所述的預(yù)充電模塊的右預(yù)充電端口。

4、所述的模式配置電路包括偏置電壓源和n個模式選擇器，所述的偏置電壓源具有第一偏置電壓輸出端口和第二偏置電壓輸出端口，每個模式選擇器均具有低電平接入端口、高電平接入端口、第一偏置電壓接入端口、第二偏置電壓接入端口、模式選擇信號端口、第一模式信號輸出端口和第二模式信號輸出端口，每個模式選擇器的低電平接入端口接入低電平0，高電平接入端口接入高電平1，所述的偏置電壓源的第一偏置電壓輸出端口和n個模式選擇器的第一偏置電壓接入端口連接，所述的偏置電壓源的第二偏置電壓輸出端口和n個模式選擇器的第二偏置電壓接入端口連接，n個模式選擇器的模式選擇信號端口連接，且其連接端為所述的模式配置電路的模式選擇端口，n個模式選擇器的第一模式信號輸出端口作為所述的模式配置電路的n個第一模式信號輸出端口，n個模式選擇器的第二模式信號輸出端口作為所述的模式配置電路的n個第二模式信號輸出端口。

5、所述的偏置電壓源包括第七pmos管、第八pmos管、第七nmos管和第八nmos管，所述的第七pmos管的源極接入電源電壓vdd，所述的第七pmos管的柵極、所述的第七pmos管的漏極和所述的第八pmos管的源極連接，且其連接端為所述的偏置電壓源的第一偏置電壓輸出端口，所述的第八pmos管的柵極、所述的第八pmos管的漏極、所述的第八nmos管n8的漏極和第八nmos管的柵極連接，所述的第七nmos管的柵極、所述的第七nmos管的漏極和所述的第八nmos管n8的源極連接，且其連接端為所述的偏置電壓源的第二偏置電壓輸出端口，所述的第七nmos管的源極連接地vss。

6、每個所述的模式選擇器均兩個多路復(fù)用器，每個多路復(fù)用器均具有第一輸入端口、第二輸入端口、選擇端和輸出端，當(dāng)其選擇端接入高電平時，其第一輸入端與其輸出端導(dǎo)通，當(dāng)其選擇端接入低電平時，其第二輸入端與其輸出端導(dǎo)通，將兩個多路復(fù)用器分別稱為第一多路復(fù)用器和第二多路復(fù)用器，所述的第一多路復(fù)用器的第一輸入端口為所述的模式選擇器的第一偏置電壓接入端口，所述的第一多路復(fù)用器的第二輸入端口為所述的模式選擇器的低電平接入端口，所述的第二多路復(fù)用器的第一輸入端口為所述的模式選擇器的第二偏置電壓接入端口，所述的第二多路復(fù)用器的第二輸入端口為所述的模式選擇器的高電平接入端口。

7、與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點在于通過模式配置電路、譯碼電路、puf陣列和讀出電路構(gòu)建利用sram的電流饑餓型puf電路，puf陣列具有常規(guī)sram存儲模式和能產(chǎn)生熵源電壓的puf模式，puf陣列包括m*n個puf單元以及n個預(yù)充電模塊，每個puf單元均包括第一pmos管、第二pmos管、第三pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管和第六nmos管；當(dāng)puf陣列被配置為能產(chǎn)生熵源電壓的puf模式時，模式配置電路的n個第一模式輸出端口均輸出相同的電壓信號，將該電壓信號記為vb1，n個第二模式輸出端口也輸出相同的電壓信號，將該電壓信號記為vb2，其中vb1大于vb2，vb1小于第一pmos管的閾值電壓，vb2小于第一nmos管的閾值電壓，此時puf陣列中的每個puf單元的第一模式配置端口接入電壓信號vb1，第二模式配置端口接入電壓信號vb2，puf陣列中的每個puf單元工作于能產(chǎn)生熵源電壓的puf模式，此時，每個puf單元中，第一pmos管的柵極接入電壓信號vb1，第一nmos管的柵極接入電壓信號vb2，由于vb1小于第一pmos管的閾值電壓，vb2小于第一nmos管的閾值電壓，因此第一pmos管和第一nmos管均未導(dǎo)通，并且處于深亞閾值區(qū)域，流過它們的電流為微弱的亞閾值電流，將流過第一pmos管的亞閾值電流記為ip1，將流過第一nmos管的亞閾值電流記為in1，ip1與in1只有na極別，因為第二pmos管與第三pmos管為并聯(lián)關(guān)系，而第一pmos管與它們串聯(lián)，根據(jù)基爾霍夫電流定律，流過第一pmos管的電流ip1等于流過第二pmos管的電流ip2與流過第三pmos管的電流ip3之和，因此在電流ip1的限制下，電流ip2與ip3也為微弱的亞閾值電流，這迫使第二pmos管與第三pmos管也進(jìn)入深亞閾值區(qū)域，通過ip1、ip2、ip3電流的綜合作用，在第一pmos管的漏極、第二pmos管的源極和第三pmos管的源極的連接節(jié)點處產(chǎn)生了匹配電壓v1；同理，流過第一nmos管的電流in1等于流過第二nmos管的電流in2與流過第三nmos管n3的電流in3之和，因此在電流in1的限制下，電流in2與in3也為微弱的亞閾值電流，這迫使第二nmos管與第三nmos管也進(jìn)入深亞閾值區(qū)域，通過in1、in2、in3電流的綜合作用，在第一nmos管的漏極、第二nmos管的源極和第三nmos管的源極的連接節(jié)點處產(chǎn)生了匹配電壓v2，流過第二pmos管的電流ip2與流過第三pmos管的電流ip3之和等于流過第二nmos管n2的電流in2與流過第四nmos管的電流in4的電流之和，結(jié)合匹配電壓v1和v2，在第二pmos管的漏極、第三pmos管的漏極、第二nmos管的漏極和第三nmos管的漏極的連接節(jié)點處產(chǎn)生了處于puf模式下的熵源電壓vm，vm是和第一pmos管、第二pmos管、第三pmos管、第一nmos管、第二nmos管和第三nmos管的工藝參數(shù)相關(guān)，由于在實際芯片制造過程中不可避免的引入了工藝偏差，這些工藝參數(shù)會隨機(jī)變化，尤其是閾值電壓的差異最為明顯，這些偏移量被源極勢壘降低效應(yīng)放大，進(jìn)而導(dǎo)致vm具有很大的電壓分布。在puf陣列中的每個puf單元產(chǎn)生熵源電壓后，puf陣列的所有預(yù)充電模塊執(zhí)行預(yù)充電操作，對puf陣列的所有左位線和右位線的電荷進(jìn)行刷新，使puf陣列的所有左位線和右位線的電壓保持相等，隨后所有預(yù)充電模塊停止執(zhí)行預(yù)充電操作，譯碼電路輸出m位行選擇信號，選中puf陣列中的其中一行n個puf單元，被選中的每個puf單元產(chǎn)生的熵源電壓vm經(jīng)過其第五nmos管和第六nmos管傳輸?shù)脚c該puf單元連接的一個左位線和一個右位線上，此時puf陣列的第i條右位線和第i條左位線接入被選中的一行n個puf單元中位于第i列的puf單元產(chǎn)生的熵源電壓，讀出電路的每個左輸入端口接入和每個右輸入端口分別接入對應(yīng)熵源電壓，讀出電路將其n個左輸入端口接入和n個右輸入端口當(dāng)前接入的熵源電壓分別數(shù)字化，得到puf響應(yīng)輸出，在完成本次puf響應(yīng)輸出后，puf陣列的所有預(yù)充電模塊再次執(zhí)行預(yù)充電操作，對puf陣列的所有左位線和右位線的電荷進(jìn)行刷新，使puf陣列的所有左位線和右位線的電壓保持相等，隨后所有預(yù)充電模塊停止執(zhí)行預(yù)充電操作，隨后譯碼電路再次輸出m位行選擇信號，周而復(fù)始，，直到輸出所需數(shù)量的puf響應(yīng)為止；當(dāng)puf陣列被配置為常規(guī)sram存儲模式時，模式配置電路的n個第一模式輸出端口均輸出低電平0，n個第二模式輸出端口均輸出高電平1，此時puf陣列中的所有puf單元的第一模式配置端口均接入低電平0，puf陣列中的所有puf單元的第二模式配置端口均接入高電平1，此時第一pmos管和第一nmos管完全導(dǎo)通，相當(dāng)于導(dǎo)線，puf陣列中的每個puf單元工作于常規(guī)sram存儲模式下，puf單元中的第二pmos管、第三pmos管、第二nmos管和第三nmos管形成一對具有正反饋功能的交叉耦合反相器，其中第二pmos管的漏極和第二nmos管的漏極的連接點為左數(shù)據(jù)存儲節(jié)點，記為q，其中第三pmos管的漏極和第三nmos管的漏極的連接點為右數(shù)據(jù)存儲節(jié)點，記為qb，puf單元等效為常規(guī)sram單元，在執(zhí)行數(shù)據(jù)寫入操作時，外部寫入電路將n位數(shù)據(jù)信號傳輸?shù)絧uf陣列的n個左位線和n個右位線，譯碼電路輸出m位行選擇信號，選中puf陣列中的一行n個puf單元，被選中的每個puf單元通過第五nmos管和第六nmos管將數(shù)據(jù)傳輸?shù)焦ぷ饔诔Ｒ?guī)sram存儲模式下的puf單元的左存儲節(jié)點q和右存儲節(jié)點qb處；在執(zhí)行保持操作時，譯碼電路無信號輸出，puf陣列中的所有puf單元的第五nmos管和第六nmos管關(guān)斷，在交叉耦合反相器正反饋的作用下，左存儲節(jié)點q和右存儲節(jié)點qb的數(shù)據(jù)(即電壓)均得以保持，在數(shù)據(jù)讀取之前，puf陣列的所有預(yù)充電模塊執(zhí)行預(yù)充電操作，對puf陣列的所有左位線和右位線電荷進(jìn)行刷新，使puf陣列的所有左位線和右位線的電壓保持相等，隨后所有預(yù)充電模塊停止執(zhí)行預(yù)充電操作，譯碼電路輸出m位行選擇信號，選中puf陣列中的其中一行n個puf單元，所選中每個puf單元中，左存儲節(jié)點q的數(shù)據(jù)和右存儲節(jié)點qb的數(shù)據(jù)經(jīng)過第五nmos管和第六nmos管傳輸?shù)脚c該puf單元連接的一個左位線和一個右位線上，此時puf陣列的第i條左位線和第i條右位線接入被選中的一行n個puf單元中位于第i列的puf單元的左存儲節(jié)點q的數(shù)據(jù)和右存儲節(jié)點qb的數(shù)據(jù)，讀出電路的每個左輸入端口接入和每個右輸入端口分別接入對應(yīng)數(shù)據(jù)，讀出電路將其n個左輸入端口接入和n個右輸入端口當(dāng)前接入的數(shù)據(jù)數(shù)字化為對應(yīng)數(shù)據(jù)輸出，在本次數(shù)據(jù)輸出后，puf陣列的所有預(yù)充電模塊再次執(zhí)行預(yù)充電操作，對puf陣列中所有左位線和右位線電荷進(jìn)行刷新，使puf陣列的所有左位線和右位線的電壓保持相等，隨后所有預(yù)充電模塊停止執(zhí)行預(yù)充電操作，隨后譯碼電路再次輸出m位行選擇信號，周而復(fù)始，直到讀出所有數(shù)據(jù)為止；本發(fā)明的利用sram的電流饑餓型puf電路不需要額外設(shè)計增加puf陣列，僅需要在物聯(lián)網(wǎng)設(shè)備原有sram存儲陣列的每個sram單元中增加第一pmos管、第一nmos管和第四nmos管這三個晶體管，就形成了由具有單穩(wěn)態(tài)特性的puf單元構(gòu)成puf陣列，并且不影響原有sram存儲陣列功能，由此本發(fā)明在具有較高可靠性的同時，整體硬件開銷較小。