1.一種超高速超寬帶無(wú)線電集群并發(fā)偵測(cè)分析和反制系統(tǒng)，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的一種超高速超寬帶無(wú)線電集群并發(fā)偵測(cè)分析和反制系統(tǒng)，其特征在于，所述核心子網(wǎng)集群控制系統(tǒng)包括中央控制節(jié)點(diǎn)、無(wú)線電偵察和反制子節(jié)點(diǎn)，所述中央控制節(jié)點(diǎn)包括cpu/mcu模塊單元、lcd顯示屏模塊、外部ps/2鍵盤(pán)、vga接口驅(qū)動(dòng)芯片電路、canfd驅(qū)動(dòng)電路、以太網(wǎng)驅(qū)動(dòng)電路、adc分壓及io檢測(cè)電路、rtc時(shí)鐘電路、flash存儲(chǔ)電路、第一電源管理模塊，所述cpu/mcu模塊單元與所述lcd顯示屏模塊、外部ps/2鍵盤(pán)、vga接口驅(qū)動(dòng)芯片電路、canfd驅(qū)動(dòng)電路、以太網(wǎng)驅(qū)動(dòng)電路、adc分壓及io檢測(cè)電路、rtc時(shí)鐘電路、flash存儲(chǔ)電路分別通信連接。
3.根據(jù)權(quán)利要求2所述的一種超高速超寬帶無(wú)線電集群并發(fā)偵測(cè)分析和反制系統(tǒng)，其特征在于，所述第一電源管理模塊的額定輸入電壓為+5v，輸出電壓為+3.3v，用于給所述cpu/mcu模塊單元、lcd顯示屏模塊、外部ps/2鍵盤(pán)、vga接口驅(qū)動(dòng)芯片電路、canfd驅(qū)動(dòng)電路、以太網(wǎng)驅(qū)動(dòng)電路、adc分壓及io檢測(cè)電路、rtc時(shí)鐘電路、flash存儲(chǔ)電路供電。
4.根據(jù)權(quán)利要求2所述的一種超高速超寬帶無(wú)線電集群并發(fā)偵測(cè)分析和反制系統(tǒng)，其特征在于，所述無(wú)線電偵察和反制子節(jié)點(diǎn)包括無(wú)線接收鏈路和無(wú)線發(fā)送鏈路，所述無(wú)線接收鏈路包括第一高性能零中頻架構(gòu)無(wú)線收發(fā)集成芯片電路、高速并行累加器電路模塊、高速dac模塊、高速fifo接收模塊、高速硬件pll鎖相環(huán)可變配置解調(diào)模塊、第一mcu/cpu/adc模塊、第一rs232/uart接口電路、第一tcp/ip以太網(wǎng)芯片/電路、第一外部觸發(fā)電路、rx1巴倫平衡電路、前級(jí)低噪放大電路、led指示電路，所述第一高性能零中頻架構(gòu)無(wú)線收發(fā)集成芯片電路與所述高速并行累加器電路模塊、高速fifo接收模塊、高速硬件pll鎖相環(huán)可變配置解調(diào)模塊、第一mcu/cpu/adc模塊、rx1巴倫平衡電路分別通信連接，所述高速dac模塊與所述高速并行累加器電路模塊、高速fifo接收模塊、高速硬件pll鎖相環(huán)可變配置解調(diào)模塊分別通信連接，所述高速硬件pll鎖相環(huán)可變配置解調(diào)模塊與所述第一mcu/cpu/adc模塊通信連接，所述高速fifo接收模塊與所述第一mcu/cpu/adc模塊通信連接，所述第一mcu/cpu/adc模塊還與所述第一rs232/uart接口電路、第一tcp/ip以太網(wǎng)芯片/電路、第一外部觸發(fā)電路、led指示電路分別通信連接，所述rx1巴倫平衡電路還與所述前級(jí)低噪放大電路通信連接。
5.根據(jù)權(quán)利要求4所述的一種超高速超寬帶無(wú)線電集群并發(fā)偵測(cè)分析和反制系統(tǒng)，其特征在于，所述無(wú)線發(fā)送鏈路包括第二高性能零中頻架構(gòu)無(wú)線收發(fā)集成芯片電路、高速fifo發(fā)送模塊、第二mcu/cpu/adc模塊、第二rs232/uart接口電路、第二tcp/ip以太網(wǎng)芯片/電路、第二外部觸發(fā)電路、tx1巴倫平衡電路、射頻功放模塊和第二電源管理模塊，所述第二高性能零中頻架構(gòu)無(wú)線收發(fā)集成芯片電路與所述高速fifo發(fā)送模塊、第二mcu/cpu/adc模塊、tx1巴倫平衡電路分別通信連接，所述高速fifo發(fā)送模塊與所述第二mcu/cpu/adc模塊通信連接，所述第二mcu/cpu/adc模塊還與所述第二rs232/uart接口電路、第二tcp/ip以太網(wǎng)芯片/電路、第二外部觸發(fā)電路分別通信連接，所述tx1巴倫平衡電路還與所述射頻功放模塊通信連接。
6.根據(jù)權(quán)利要求5所述的一種超高速超寬帶無(wú)線電集群并發(fā)偵測(cè)分析和反制系統(tǒng)，其特征在于，所述第二電源管理模塊的額定輸入電壓為+5v，輸出電壓包括+3.3v、+2.85v、+2.5v和+1.3v，+5v用于給所述高速并行累加器電路模塊、高速硬件pll鎖相環(huán)可變配置解調(diào)模塊、第一mcu/cpu/adc模塊、第二mcu/cpu/adc模塊、前級(jí)低噪放大電路、射頻功放模塊供電，+3.3v用于給所述第一高性能零中頻架構(gòu)無(wú)線收發(fā)集成芯片電路、第二高性能零中頻架構(gòu)無(wú)線收發(fā)集成芯片電路、高速dac模塊、高速fifo接收模塊、高速fifo發(fā)送模塊、第一rs232/uart接口電路、第二rs232/uart接口電路、第一tcp/ip以太網(wǎng)芯片/電路、第二tcp/ip以太網(wǎng)芯片/電路供電，+2.85v用于給所述第一高性能零中頻架構(gòu)無(wú)線收發(fā)集成芯片電路、第二高性能零中頻架構(gòu)無(wú)線收發(fā)集成芯片電路供電，+2.5v用于給所述高速fifo接收模塊、高速fifo發(fā)送模塊供電，+1.3v用于給所述第一高性能零中頻架構(gòu)無(wú)線收發(fā)集成芯片電路、第二高性能零中頻架構(gòu)無(wú)線收發(fā)集成芯片電路供電。
7.根據(jù)權(quán)利要求1所述的一種超高速超寬帶無(wú)線電集群并發(fā)偵測(cè)分析和反制系統(tǒng)，其特征在于，所述超寬帶集群射頻功率方法系統(tǒng)包括若干個(gè)超寬帶射頻功率放大模塊，每個(gè)所述超寬帶射頻功率放大模塊連接一個(gè)所述無(wú)線電偵察和反制子節(jié)點(diǎn)。
8.根據(jù)權(quán)利要求1所述的一種超高速超寬帶無(wú)線電集群并發(fā)偵測(cè)分析和反制系統(tǒng)，其特征在于，所述nas存儲(chǔ)服務(wù)器接收的頻譜偵測(cè)數(shù)據(jù)包括實(shí)時(shí)動(dòng)態(tài)掃描的rssi信號(hào)強(qiáng)度值、偵測(cè)無(wú)線電基帶信號(hào)原始數(shù)據(jù)、實(shí)時(shí)或觸發(fā)基帶解碼數(shù)據(jù)、各類無(wú)線電偵測(cè)和反制觸發(fā)事件。