本發(fā)明屬于圖像傳感器像素，尤其是涉及一種基于cmos工藝下的ccd器件的cte參數(shù)的計算表征方法。

背景技術：

1、目前，cmos(互補金屬氧化物半導體)圖像傳感器(cmos?image?sensors)已經(jīng)在消費類電子和科學應用中得到了廣泛的應用。cmos圖像傳感器相較于ccd(電荷耦合器件)圖像傳感器具有低功耗、低生產(chǎn)成本、高集成度等優(yōu)勢。ccd器件由于其獨特的高圖像質(zhì)量、低噪聲水平、高靈敏度、高光電轉(zhuǎn)換效率等特點，在航天航空領域仍占據(jù)主導地位，例如tdi(時間延遲積分)ccd器件。

2、隨著cmos工藝的不斷進步，在cmos工藝下實現(xiàn)ccd器件成為可能，結合了兩者圖像傳感器優(yōu)點的tdi?ccd-on-cmos(基于cmos工藝下的ccd)器件需求非常強烈。

3、但cmos工藝不能實現(xiàn)ccd器件那樣柵極重疊的結構，就導致柵極之間存在間隙，并且柵極電壓也會由傳統(tǒng)ccd器件所施加的15v的高電壓降低到3.3v的低電壓，這些都會影響ccd器件中尤為重要的參數(shù)指標——電荷轉(zhuǎn)移效率(cte)，它表示一次電荷轉(zhuǎn)移之后，到達下一個勢阱當中的電荷與原來勢阱中的電荷之比。傳統(tǒng)ccd器件cte參數(shù)一般可以保持99.999％以上，而基于cmos工藝下的ccd器件很難達到這個量級。

4、因此，提升tdi?ccd-on-cmos器件的cte是器件設計中的重中之重，同時cte參數(shù)只有精確的得到了表征才對器件實物設計有指導作用，所以如何設計對tdi?ccd-on-cmos器件cte參數(shù)的精確表征也顯得尤為重要。

技術實現(xiàn)思路

1、本發(fā)明是針對現(xiàn)有tdi?ccd-on-cmos單級器件結構(器件參數(shù)由工藝廠提供)低光照條件下cte參數(shù)表征不精確問題，提出了新型兼容cmos工藝的tdi?ccd像素電荷轉(zhuǎn)移效率表征方法。

2、為了達到以上目的，本發(fā)明提供如下技術方案：

3、(1)同一tdi?ccd-on-cmos單級器件在有光照條件與無光照條件下，在電荷轉(zhuǎn)移到tdi?ccd-on-cmos單級器件第二個柵極poly2下光電二極管pd的勢阱中時，測得此時有光照條件下和無光照條件下第二個電勢阱中的電荷數(shù)，將兩種條件下的電荷數(shù)相減得到有效光生電荷數(shù)。

4、(2)在步驟(1)的基礎上繼續(xù)測量此時有光照條件下與無光照條件下第三個柵極下光電二極管pd的勢阱中的電荷數(shù)，將此時兩種條件下勢阱中電荷數(shù)相減得到第三個電勢阱中原先存有的光生電荷數(shù)。

5、(3)在電荷完成從第二個電勢阱轉(zhuǎn)移到第三個柵極下光電二極管pd的勢阱中時，測量此時tdi?ccd-on-cmos單級器件在有光照條件下和無光照條件下第三個電勢阱中的電荷數(shù)，將兩種條件下的電荷數(shù)相減得到轉(zhuǎn)移后總的光生電荷數(shù)。

6、(4)基于步驟(1)、(2)、(3)得到的三個電荷數(shù)進行計算表征，轉(zhuǎn)移后總光生電荷數(shù)減去原先存有的光生電荷得到有效轉(zhuǎn)移電荷數(shù)，有效轉(zhuǎn)移電荷數(shù)除以有效的光生電荷數(shù)，得到精準的電荷轉(zhuǎn)移效率(cte)。

7、本發(fā)明基于埋溝型tdi?ccd-on-cmos單級像素結構進行參數(shù)求解，tdi?ccd-on-cmos單級器件結構包含位于外延層epi左右兩端的兩個淺溝槽隔離sti1和sti2；光電二極管pd位于兩個淺溝槽隔離sti1和sti2之間；浮動擴散節(jié)點fd緊鄰于光電二極管pd的右側；外延層epi右側的淺溝槽隔離sti2與浮動擴散節(jié)點fd包含于p阱p-well之中；二氧化硅的氧化層oxide位于外延層epi的上表面，四個間隔一致的柵極poly1、poly2、poly3和og固定于氧化層表面，正對于光電二極管pd之上。

8、所述的有效光生電荷數(shù)是對器件第二個柵極下光電二極管pd的耗盡區(qū)內(nèi)電荷數(shù)量測量計算得到。

9、所述的有效轉(zhuǎn)移電荷數(shù)是對器件第三個柵極下光電二極管pd的耗盡區(qū)內(nèi)轉(zhuǎn)移前后電荷數(shù)量測量計算得到。

10、本發(fā)明的兼容cmos工藝的tdi?ccd像素電荷轉(zhuǎn)移效率表征方法其有益效果在于：

11、本發(fā)明對相同器件結構進行有光注入和無光注入兩種條件下的測試實驗，除了光照條件外，其他柵極電壓、環(huán)境溫度變化、柵極時序等條件皆為相同。

12、其中，有光照條件中柵極下勢阱的電荷包內(nèi)存在信號電荷與噪聲電荷，無光照條件下勢阱中電荷僅有噪聲電荷。

13、通過將兩種條件下的電荷包所存有的電荷數(shù)相減就可以得到精確有效的信號電荷數(shù)。

14、同樣，使用這樣的方法可以得到不同時間段不同柵極下勢阱所存在的信號電荷數(shù)，那么在電荷轉(zhuǎn)移到下一個柵極下勢阱之前就可以得到此時下一個勢阱中已經(jīng)存在的極少數(shù)信號電荷，在計算有效轉(zhuǎn)移量的時候要將這部分電荷數(shù)減去，這可以進一步提高cte計算精度。

15、因此，相較于一般通過求解殘留電荷來計算cte的方法來說，此方法可以減少甚至消除噪聲電荷在計算cte參數(shù)時對精度的影響，能夠更好反應器件各項參數(shù)對cte參數(shù)的作用，了解cte對不同設計參數(shù)的敏感性，從而指導工程師優(yōu)化設計來提升cte參數(shù)，改善器件的整體性能。

技術特征：

1.兼容cmos工藝的tdiccd像素電荷轉(zhuǎn)移效率表征方法，其特征在于，包括以下步驟：

2.根據(jù)權利要求1所述的兼容cmos工藝的tdi?ccd像素電荷轉(zhuǎn)移效率表征方法，其特征在于，所述tdi?ccd-on-cmos單級器件，包含位于外延層epi左右兩端的兩個淺溝槽隔離sti1和sti2：光電二極管pd位于兩個淺溝槽隔離sti1和sti2之間；浮動擴散節(jié)點fd緊鄰于光電二極管pd的右側；外延層epi右側的淺溝槽隔離sti2與浮動擴散節(jié)點fd包含于p阱p-well之中；二氧化硅的氧化層oxide位于外延層epi的上表面，四個間隔一致的柵極poly1、poly2、poly3和og固定于氧化層表面，正對于光電二極管pd之上。

3.根據(jù)權利要求1所述的兼容cmos工藝的tdi?ccd像素電荷轉(zhuǎn)移效率表征方法，其特征在于，所述計算有效光生電荷數(shù)ein，具體過程為：同一tdi?ccd-on-cmos單級器件在有光照條件與無光照條件下，在電荷轉(zhuǎn)移到tdi?ccd-on-cmos單級器件第二個柵極poly2下光電二極管pd的勢阱中時，測得此時有光照條件下和無光照條件下第二個電勢阱中的電荷數(shù)，將兩種條件下的電荷數(shù)相減得到有效光生電荷數(shù)ein：

4.根據(jù)權利要求1所述的兼容cmos工藝的tdi?ccd像素電荷轉(zhuǎn)移效率表征方法，其特征在于，所述第三個電勢阱中原先存有的光生電荷數(shù)ein3-begin，具體計算過程為：測量有光照條件下與無光照條件下第三個柵極下光電二極管pd的勢阱中的電荷數(shù)，將兩種條件下勢阱中電荷數(shù)相減得到第三個電勢阱中原先存有的光生電荷數(shù)ein3-begin：

5.根據(jù)權利要求1所述的兼容cmos工藝的tdi?ccd像素電荷轉(zhuǎn)移效率表征方法，其特征在于，所述計算得到轉(zhuǎn)移后總的光生電荷數(shù)ein3-after，具體過程為：在電荷完成從第二個電勢阱轉(zhuǎn)移到第三個柵極下光電二極管pd的勢阱中時，測量此時tdi?ccd-on-cmos單級器件在有光照條件下和無光照條件下第三個電勢阱中的電荷數(shù)，將兩種條件下的電荷數(shù)相減得到轉(zhuǎn)移后總的光生電荷數(shù)ein3-after：

6.根據(jù)權利要求1至5任一所述的兼容cmos工藝的tdi?ccd像素電荷轉(zhuǎn)移效率表征方法，其特征在于，所述步驟s3具體實現(xiàn)過程如下：

技術總結
本發(fā)明公開了兼容CMOS工藝的TDI?CCD像素電荷轉(zhuǎn)移效率表征方法，該方法首先基于同一TDI?CCD?ON?CMOS單級器件在有光照條件與無光照條件下，計算有效光生電荷數(shù)與第三個電勢阱中原先存有的光生電荷數(shù)。其次在電荷完成從第二個電勢阱轉(zhuǎn)移到第三個柵極下光電二極管PD的勢阱中時，計算得到轉(zhuǎn)移后總的光生電荷數(shù)。最后基于有效光生電荷數(shù)、第三個電勢阱中原先存有的光生電荷數(shù)和轉(zhuǎn)移后總的光生電荷數(shù)，得到有效轉(zhuǎn)移電荷數(shù)，有效轉(zhuǎn)移電荷數(shù)除以有效光生電荷數(shù)，得到電荷轉(zhuǎn)移效率CTE。本發(fā)明能夠減少甚至消除噪聲電荷在計算CTE參數(shù)時對精度的影響，提高CTE計算精度。

技術研發(fā)人員：戴凌濤,張鈺,林楨威,徐兵,李毅強,劉昌舉,徐江濤
受保護的技術使用者：杭州電子科技大學
技術研發(fā)日：
技術公布日：2025/1/2