技術(shù)特征：

1.一種功率余量的上報(bào)方法，其特征在于，所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括：

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述結(jié)合所述終端設(shè)備所連接的多個(gè)小區(qū)的時(shí)隙配置確定目標(biāo)時(shí)隙，包括：

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括：

5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述結(jié)合各個(gè)歷史時(shí)隙上上報(bào)的多個(gè)歷史功率余量，確定待上報(bào)的多個(gè)實(shí)際功率余量，包括：

6.根據(jù)權(quán)利要求1或4所述的方法，其特征在于，所述方法還包括：

7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述結(jié)合所述多個(gè)小區(qū)的時(shí)隙配置，確定待上報(bào)的多個(gè)功率余量，包括：

8.一種功率余量的接收方法，其特征在于，所述方法包括：

9.一種功率余量的上報(bào)裝置，其特征在于，所述裝置包括：

10.一種功率余量的接收裝置，其特征在于，所述裝置包括：

11.一種功率余量的上報(bào)系統(tǒng)，其特征在于，所述系統(tǒng)包括：

12.一種電子設(shè)備，其特征在于，包括：

13.一種非臨時(shí)性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，當(dāng)存儲(chǔ)介質(zhì)中的指令由處理器執(zhí)行時(shí)，使得處理器能夠執(zhí)行如權(quán)利要求1至7中任一項(xiàng)所述的功率余量的上報(bào)方法；或者，執(zhí)行如權(quán)利要求8所述的功率余量的接收方法。

14.一種芯片，其特征在于，包括一個(gè)或多個(gè)接口電路和一個(gè)或多個(gè)處理器；所述接口電路用于接收信號(hào)，所述信號(hào)包括計(jì)算機(jī)指令，當(dāng)所述處理器執(zhí)行所述計(jì)算機(jī)指令時(shí)，使得所述芯片執(zhí)行權(quán)利要求1至7中任一項(xiàng)所述的功率余量的上報(bào)方法；或者，執(zhí)行權(quán)利要求8所述的功率余量的接收方法。

技術(shù)總結(jié)
本公開關(guān)于一種功率余量的上報(bào)方法、裝置、電子設(shè)備、芯片及介質(zhì)，其中，該方法包括：接收上行授權(quán)指示；上行授權(quán)指示，由終端設(shè)備連接的任意一個(gè)小區(qū)對(duì)應(yīng)的網(wǎng)絡(luò)設(shè)備發(fā)送至終端設(shè)備；在終端設(shè)備存在虛擬功率余量超限現(xiàn)象，且觸發(fā)功率余量上報(bào)機(jī)制的情況下，結(jié)合終端設(shè)備所連接的多個(gè)小區(qū)的時(shí)隙配置確定目標(biāo)時(shí)隙；多個(gè)小區(qū)的目標(biāo)時(shí)隙均為上行時(shí)隙；在目標(biāo)時(shí)隙上確定多個(gè)小區(qū)中終端設(shè)備的實(shí)際功率余量，進(jìn)而進(jìn)行上報(bào)處理；其中，在目標(biāo)時(shí)隙上進(jìn)行終端設(shè)備的實(shí)際功率余量的上報(bào)，能夠避免在目標(biāo)時(shí)隙上進(jìn)行終端設(shè)備的虛擬功率余量的上報(bào)，從而能夠上報(bào)準(zhǔn)確的功率余量，進(jìn)而確保網(wǎng)絡(luò)設(shè)備為終端設(shè)備調(diào)度充足的資源塊，從而提高終端設(shè)備的傳輸速率。

技術(shù)研發(fā)人員：王慶正
受保護(hù)的技術(shù)使用者：北京玄戒技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9