本申請涉及通信，特別是涉及一種時(shí)間同步裝置。

背景技術(shù)：

1、精確時(shí)間協(xié)議（precision?time?protocol，ptp）是一種應(yīng)用于網(wǎng)絡(luò)中實(shí)現(xiàn)時(shí)鐘同步的協(xié)議。在大型網(wǎng)絡(luò)中，會(huì)涉及多個(gè)設(shè)備照顧協(xié)同運(yùn)作，這些設(shè)備需要一個(gè)統(tǒng)一的時(shí)間參考點(diǎn)。因此，引入了ptp協(xié)議作為統(tǒng)一的時(shí)間參考點(diǎn)。

2、對于設(shè)備而言，需要高精度地同步上游設(shè)備的時(shí)間，需要先同步上游的時(shí)鐘，基于同步后的是時(shí)鐘，設(shè)備才能穩(wěn)定地與上游設(shè)備同步時(shí)間。因此，設(shè)備中至少包括一個(gè)時(shí)鐘頻率同步的物理接口和承載ptp協(xié)議的物理接口。現(xiàn)有技術(shù)中，常采用一個(gè)芯片將來自不同接口的時(shí)間信息和時(shí)鐘信息整合起來，在整個(gè)設(shè)備的時(shí)間信息和時(shí)鐘頻率均有這個(gè)芯片進(jìn)行維護(hù)，并將時(shí)間同步信號(hào)發(fā)送給設(shè)備內(nèi)部的其他芯片。

3、由于芯片整合了不同接口的時(shí)間和時(shí)鐘信息，芯片廠商只能依托于這個(gè)芯片進(jìn)行二次開放。芯片廠商只能依賴于芯片原廠的支持，無法找到其他的芯片進(jìn)行替代，因此，如何實(shí)現(xiàn)兩個(gè)設(shè)備之間時(shí)鐘同步成為了亟待解決的問題。

技術(shù)實(shí)現(xiàn)思路

1、本申請實(shí)施例提供了一種時(shí)間同步裝置，以至少解決相關(guān)技術(shù)中如何實(shí)現(xiàn)兩個(gè)設(shè)備之間時(shí)鐘同步的問題。

2、第一方面，本申請實(shí)施例提供了一種時(shí)間同步裝置，其特征在于，包括：電性連接的fpga芯片和時(shí)鐘芯片；

3、fpga芯片，用于將接收到的初始時(shí)鐘同步信號(hào)的時(shí)鐘頻率分成第一時(shí)鐘頻點(diǎn)和第二時(shí)鐘頻點(diǎn)；

4、時(shí)鐘芯片包括第一鎖相環(huán)和第二鎖相環(huán)，

5、第一鎖相環(huán)用于根據(jù)第一時(shí)鐘頻點(diǎn)獲得系統(tǒng)時(shí)鐘，并將系統(tǒng)時(shí)鐘發(fā)送至第二鎖相環(huán)；

6、第二鎖相環(huán)用于根據(jù)系統(tǒng)時(shí)鐘獲取ptp時(shí)鐘偏頻，并將ptp時(shí)鐘偏頻發(fā)送至fpga芯片；

7、fpga芯片包括脈沖發(fā)生器，脈沖發(fā)生器，用于產(chǎn)生每秒脈沖信號(hào)，根據(jù)ptp時(shí)鐘偏頻調(diào)整每秒脈沖信號(hào)的相位，以使相位與初始時(shí)鐘同步信號(hào)的每秒脈沖相位一致，完成時(shí)間同步。

8、在一實(shí)施例中，述時(shí)鐘芯片還包括：第三鎖相環(huán)，

9、第三鎖相環(huán)，用于接收第二時(shí)鐘頻點(diǎn)，并將第二時(shí)鐘頻點(diǎn)傳輸至fpga芯片，以使fpga芯片將第二時(shí)鐘頻點(diǎn)轉(zhuǎn)化為第一時(shí)鐘頻點(diǎn)并將第一時(shí)鐘頻點(diǎn)傳輸至第一鎖相環(huán)。

10、在一實(shí)施例中，fpga芯片包括：脈沖信號(hào)補(bǔ)償器，頻率控制器，寄存器，

11、脈沖信號(hào)補(bǔ)償器與脈沖發(fā)生器電性連接，用于補(bǔ)償每秒脈沖信號(hào)的延遲，并將補(bǔ)償后的每秒脈沖信號(hào)傳輸至與fpga芯片相連的芯片；

12、寄存器，用于獲得ptp協(xié)議報(bào)文計(jì)算的納秒時(shí)間差，并將納秒時(shí)間差傳輸至頻率控制器；

13、頻率控制器，用于接收納秒時(shí)間差和每秒脈沖信號(hào)，當(dāng)納秒時(shí)間差小于預(yù)設(shè)閾值時(shí)，根據(jù)納米時(shí)間差和每秒脈沖信號(hào)發(fā)送調(diào)整頻率至第二鎖相環(huán)，以調(diào)整ptp時(shí)鐘偏頻。

14、在一實(shí)施例中，第二鎖相環(huán)包括：第一振蕩器和第二振蕩器，

15、第一振蕩器，用于接收頻率控制器發(fā)送的調(diào)整頻率，根據(jù)調(diào)整頻率調(diào)整頻率；

16、第二振蕩器，用于根據(jù)系統(tǒng)時(shí)鐘和調(diào)整后的頻率，獲得ptp時(shí)鐘偏頻，并將ptp時(shí)鐘偏頻傳輸至脈沖發(fā)生器。

17、在一實(shí)施例中，一種時(shí)間同步裝置還包括設(shè)備接口芯片：

18、設(shè)備接口芯片包括第一速率接口和第二速率接口，

19、第一速率接口，用于接收大于或者等于預(yù)設(shè)數(shù)據(jù)傳輸速率的時(shí)鐘頻率，并將時(shí)鐘頻率傳輸至于fpga芯片，以使fpga芯片將時(shí)鐘頻率分成第一時(shí)鐘頻點(diǎn)；

20、第二速率接口，用于接收小于預(yù)設(shè)數(shù)據(jù)傳輸?shù)牡臅r(shí)鐘頻率，并將時(shí)鐘頻率傳輸至于fpga芯片，以使fpga芯片將時(shí)鐘頻率分成第二時(shí)鐘頻點(diǎn)。

21、在一實(shí)施例中，一種時(shí)間同步裝置包括脈沖發(fā)生器：

22、脈沖發(fā)生器，還用于當(dāng)納秒時(shí)間差大于或者等于預(yù)設(shè)閾值時(shí)，根據(jù)納秒時(shí)間差調(diào)整每秒脈沖的相位，以使相位與初始時(shí)鐘同步信號(hào)的每秒脈沖相位一致，完成時(shí)間同步。

23、在一實(shí)施例中，第一鎖相環(huán)包括：第一傳輸接口和第二傳輸接口，

24、第一傳輸接口，用于接收第一時(shí)鐘頻點(diǎn)，以使時(shí)鐘芯片獲得系統(tǒng)時(shí)鐘；

25、第二傳輸接口，用于接收第一時(shí)鐘頻點(diǎn)，當(dāng)?shù)谝绘i相環(huán)采用第一傳輸接口進(jìn)行接收時(shí)，第二傳輸接口不接收第一時(shí)鐘頻點(diǎn)，若第一傳輸接口發(fā)送故障，則第二傳輸接口開始接收第一時(shí)鐘頻點(diǎn)，以使時(shí)鐘芯片獲得系統(tǒng)時(shí)鐘。

26、在一實(shí)施例中，第三鎖相環(huán)包括：第三傳輸接口，

27、第三傳輸接口，用于接收第二時(shí)鐘頻點(diǎn)，以使第二時(shí)鐘頻點(diǎn)經(jīng)第三鎖相環(huán)處理后獲得初步穩(wěn)定的第二時(shí)鐘頻點(diǎn)。

28、本申請實(shí)施例提供的一種時(shí)間同步裝置，至少具有以下技術(shù)效果。

29、fpga芯片將接收到的上游設(shè)備提供的初始時(shí)鐘同步信號(hào)的時(shí)鐘頻率分成第一時(shí)鐘頻點(diǎn)和第二時(shí)鐘頻點(diǎn)，時(shí)鐘芯片的第一鎖相環(huán)根據(jù)接收到的第一時(shí)鐘頻點(diǎn)獲得系統(tǒng)時(shí)鐘，并將系統(tǒng)時(shí)鐘系統(tǒng)發(fā)送到第二鎖相環(huán)，根據(jù)系統(tǒng)時(shí)鐘獲得ptp時(shí)鐘偏頻，在系統(tǒng)時(shí)鐘上完成由系統(tǒng)時(shí)鐘域到ptp時(shí)鐘域的轉(zhuǎn)化，從而提高時(shí)鐘精度，使得時(shí)鐘同步的精度可得到亞微秒級，從ptp時(shí)鐘偏頻為實(shí)現(xiàn)時(shí)鐘同步提供了高精度同步的基礎(chǔ)。fpga芯片中的脈沖發(fā)生器根據(jù)ptp時(shí)鐘偏頻調(diào)整每秒脈沖的相位，使得產(chǎn)生的每秒脈沖的相位與初始時(shí)鐘同步信號(hào)的每秒脈沖相位相同，減少了內(nèi)部的時(shí)間誤差，從而實(shí)現(xiàn)了上游設(shè)備的時(shí)鐘與本設(shè)備的時(shí)鐘地高精度同步。

30、本申請的一個(gè)或多個(gè)實(shí)施例的細(xì)節(jié)在以下附圖和描述中提出，以使本申請的其他特征、目的和優(yōu)點(diǎn)更加簡明易懂。

技術(shù)特征：

1.一種時(shí)間同步裝置，其特征在于，包括：電性連接的fpga芯片和時(shí)鐘芯片；

2.根據(jù)權(quán)利要求1所述的時(shí)間同步裝置，其特征在于，所述時(shí)鐘芯片還包括：第三鎖相環(huán)，

3.根據(jù)權(quán)利要求1所述的時(shí)間同步裝置，其特征在于，所述fpga芯片包括：脈沖信號(hào)補(bǔ)償器，頻率控制器，寄存器，

4.根據(jù)權(quán)利要求3所述的時(shí)間同步裝置，其特征在于，所述第二鎖相環(huán)包括：第一振蕩器和第二振蕩器，

5.根據(jù)權(quán)利要求1所述的時(shí)間同步裝置，其特征在于，所述一種時(shí)間同步裝置還包括設(shè)備接口芯片：

6.根據(jù)權(quán)利要求3所述的時(shí)間同步裝置，其特征在于，所述一種時(shí)間同步裝置包括所述脈沖發(fā)生器：

7.根據(jù)權(quán)利要求1所述的時(shí)間同步裝置，其特征在于，所述第一鎖相環(huán)包括：第一傳輸接口和第二傳輸接口，

8.根據(jù)權(quán)利要求2所述的時(shí)間同步裝置，其特征在于，所述第三鎖相環(huán)包括：第三傳輸接口，

技術(shù)總結(jié)
本申請涉及一種時(shí)間同步裝置，其中，該時(shí)間同步裝置包括：FPGA芯片，用于將接收到的初始時(shí)鐘同步信號(hào)的時(shí)鐘頻率分成第一時(shí)鐘頻點(diǎn)和第二時(shí)鐘頻點(diǎn)；時(shí)鐘芯片包括第一鎖相環(huán)和第二鎖相環(huán)，第一鎖相環(huán)用于根據(jù)第一時(shí)鐘頻點(diǎn)獲得系統(tǒng)時(shí)鐘，并將系統(tǒng)時(shí)鐘發(fā)送至第二鎖相環(huán)；第二鎖相環(huán)用于根據(jù)系統(tǒng)時(shí)鐘獲取PTP時(shí)鐘偏頻，并將PTP時(shí)鐘偏頻發(fā)送至FPGA芯片；FPGA芯片包括脈沖發(fā)生器，脈沖發(fā)生器，用于產(chǎn)生每秒脈沖信號(hào)，根據(jù)PTP時(shí)鐘偏頻調(diào)整每秒脈沖信號(hào)的相位，以使相位與初始時(shí)鐘同步信號(hào)的每秒脈沖相位一致，完成時(shí)間同步。通過本申請，利用FPGA芯片和時(shí)鐘芯片實(shí)現(xiàn)了本應(yīng)用設(shè)備與上游設(shè)備的時(shí)鐘同步。

技術(shù)研發(fā)人員：楊昌亮,上官福義,王力成
受保護(hù)的技術(shù)使用者：杭州初靈信息技術(shù)股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6