本技術(shù)涉及視頻，尤其涉及一種可分時復(fù)用的視頻接口控制電路及裝置。

背景技術(shù)：

1、fpga(fi?e?l?d?programmab?l?e?gate?array)是在pal(可編程陣列邏輯)、gal(通用陣列邏輯)等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(as?ic)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

2、現(xiàn)有技術(shù)中，fpga的管腳資源是有限的，一旦接口的增加，就需要相應(yīng)的管腳來進(jìn)行連接，這樣會導(dǎo)致需要更換更多管腳的fpga器件，這樣對成本就提出了更高的需求。因此，提出一種可分時復(fù)用的視頻接口電路及裝置是該領(lǐng)域技術(shù)人員亟待解決的問題。

技術(shù)實現(xiàn)思路

1、本申請的目的是提供一種可分時復(fù)用的視頻接口控制電路及裝置，本方案中，能夠有效減少fpga模塊管腳的使用，有效降低生產(chǎn)成本。

2、為解決上述技術(shù)問題，本申請?zhí)峁┝艘环N可分時復(fù)用的視頻接口控制電路，包括切換控制模塊、fpga模塊、第一邏輯控制模塊、第一視頻輸入接口模塊及第二視頻輸入接口模塊；

3、上位機(jī)與所述切換控制模塊電連接，所述切換控制模塊與所述第一邏輯控制模塊電連接，所述第一邏輯控制模塊與所述fpga模塊電連接，所述第一邏輯控制模塊分別與所述第一視頻輸入接口模塊及所述第二視頻輸入接口模塊電連接。

4、優(yōu)選地，所述一種可分時復(fù)用的視頻接口控制電路還包括第二邏輯控制模塊、第三視頻輸入接口模塊及第四視頻輸入接口模塊；

5、所述第二邏輯控制模塊分別與所述切換控制模塊及所述fpga模塊電連接，所述第二邏輯控制模塊分別與所述第三視頻輸入接口模塊及所述第四視頻輸入接口模塊電連接。

6、優(yōu)選地，所述一種可分時復(fù)用的視頻接口控制電路還包括第三邏輯控制模塊、第五視頻輸入接口模塊及第六視頻輸入接口模塊；

7、所述第三邏輯控制模塊分別與所述切換控制模塊及所述fpga模塊電連接，所述第三邏輯控制模塊分別與所述第五視頻輸入接口模塊及所述第六視頻輸入接口模塊電連接。

8、優(yōu)選地，所述切換控制模塊設(shè)置為mcu模塊。

9、優(yōu)選地，所述第一邏輯控制模塊包括時鐘數(shù)據(jù)邏輯控制單元及視頻數(shù)據(jù)邏輯控制單元；

10、所述時鐘數(shù)據(jù)邏輯控制單元分別與所述切換控制模塊及所述fpga模塊電連接，所述視頻數(shù)據(jù)邏輯控制單元分別與所述切換控制模塊及所述fpga模塊電連接。

11、優(yōu)選地，所述視頻數(shù)據(jù)邏輯控制單元包括分壓子單元及第一邏輯控制子單元；

12、所述分壓子單元分別與電源輸入端及所述第一邏輯控制子單元電連接，所述第一邏輯控制子單元分別與所述切換控制模塊、所述fpga模塊、所述第一視頻輸入接口模塊及所述第二視頻輸入接口模塊電連接。

13、優(yōu)選地，所述分壓子單元包括第一電阻及第二電阻；

14、所述第一電阻的第一端分別與所述電源輸入端及所述第一邏輯控制子單元電連接，所述第一電阻的第二端分別與所述第一邏輯控制子單元及所述第二電阻的第一端電連接，所述第二電阻的第二端接地。

15、優(yōu)選地，所述第一邏輯控制子單元的型號設(shè)置為74cbtlv3257pwr。

16、為解決上述技術(shù)問題，本申請?zhí)峁┝艘环N可分時復(fù)用的視頻接口控制裝置，包括所述的一種可分時復(fù)用的視頻接口控制電路。

17、本實用新型的一種可分時復(fù)用的視頻接口控制電路及裝置具有如下有益效果，本實用新型公開的一種可分時復(fù)用的視頻接口控制電路包括切換控制模塊、fpga模塊、第一邏輯控制模塊、第一視頻輸入接口模塊及第二視頻輸入接口模塊；上位機(jī)與所述切換控制模塊電連接，所述切換控制模塊與所述第一邏輯控制模塊電連接，所述第一邏輯控制模塊與所述fpga模塊電連接，所述第一邏輯控制模塊分別與所述第一視頻輸入接口模塊及所述第二視頻輸入接口模塊電連接。因此，本實用新型能夠有效減少fpga模塊管腳的使用，有效降低生產(chǎn)成本。

技術(shù)特征：

1.一種可分時復(fù)用的視頻接口控制電路，其特征在于，包括切換控制模塊、fpga模塊、第一邏輯控制模塊、第一視頻輸入接口模塊及第二視頻輸入接口模塊；

2.根據(jù)權(quán)利要求1所述的一種可分時復(fù)用的視頻接口控制電路，其特征在于，所述一種可分時復(fù)用的視頻接口控制電路還包括第二邏輯控制模塊、第三視頻輸入接口模塊及第四視頻輸入接口模塊；

3.根據(jù)權(quán)利要求1所述的一種可分時復(fù)用的視頻接口控制電路，其特征在于，所述一種可分時復(fù)用的視頻接口控制電路還包括第三邏輯控制模塊、第五視頻輸入接口模塊及第六視頻輸入接口模塊；

4.根據(jù)權(quán)利要求1所述的一種可分時復(fù)用的視頻接口控制電路，其特征在于，所述切換控制模塊設(shè)置為mcu模塊。

5.根據(jù)權(quán)利要求1所述的一種可分時復(fù)用的視頻接口控制電路，其特征在于，所述第一邏輯控制模塊包括時鐘數(shù)據(jù)邏輯控制單元及視頻數(shù)據(jù)邏輯控制單元；

6.根據(jù)權(quán)利要求5所述的一種可分時復(fù)用的視頻接口控制電路，其特征在于，所述視頻數(shù)據(jù)邏輯控制單元包括分壓子單元及第一邏輯控制子單元；

7.根據(jù)權(quán)利要求6所述的一種可分時復(fù)用的視頻接口控制電路，其特征在于，所述分壓子單元包括第一電阻及第二電阻；

8.根據(jù)權(quán)利要求6所述的一種可分時復(fù)用的視頻接口控制電路，其特征在于，所述第一邏輯控制子單元的型號設(shè)置為74cbtlv3257pwr。

9.一種可分時復(fù)用的視頻接口控制裝置，其特征在于，包括權(quán)利要求1至8任一項所述的一種可分時復(fù)用的視頻接口控制電路。

技術(shù)總結(jié)
本技術(shù)公開了一種可分時復(fù)用的視頻接口控制電路及裝置，一種可分時復(fù)用的視頻接口控制電路包括切換控制模塊、FPGA模塊、第一邏輯控制模塊、第一視頻輸入接口模塊及第二視頻輸入接口模塊；上位機(jī)與所述切換控制模塊電連接，所述切換控制模塊與所述第一邏輯控制模塊電連接，所述第一邏輯控制模塊與所述FPGA模塊電連接，所述第一邏輯控制模塊分別與所述第一視頻輸入接口模塊及所述第二視頻輸入接口模塊電連接。本技術(shù)能夠有效減少FPGA模塊管腳的使用，有效降低生產(chǎn)成本。

技術(shù)研發(fā)人員：嚴(yán)磊,陳健輝,鄒顯明,黃頌恩
受保護(hù)的技術(shù)使用者：漳州邁拓斯電子科技有限公司
技術(shù)研發(fā)日：20240430
技術(shù)公布日：2025/1/6