專利名稱:混合多比特深度視頻處理體系結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及視頻處理體系結(jié)構(gòu)，尤其涉及混合多深度(8比特/多比特)視頻處理體系結(jié)構(gòu)。
背景技術(shù)：
常規(guī)的視頻處理在涉及視頻壓縮和解壓縮(像現(xiàn)存的MPEG-2、MPEG-4和H.264等標(biāo)準(zhǔn)所定義的那樣)時(shí)被限制為8比特。常規(guī)的數(shù)字視頻無論是YUV還是RGB格式，都按8比特格式來表示，并且與按照8比特字節(jié)片(即字節(jié))來存取數(shù)據(jù)的數(shù)字電路和存儲器配合工作得很好。然而，新一代的顯示技術(shù)(比如LCD或等離子體)使用更多的比特深度來提供更高的對比度范圍和更深的動(dòng)態(tài)范圍。
常規(guī)的視頻處理技術(shù)包括(i)將所有的視頻限制為8比特，并且犧牲視頻質(zhì)量；(ii)存儲具有多個(gè)字節(jié)的各像素；以及(iii)使每一次存儲器存取是10比特或更寬。當(dāng)只有8比特?cái)?shù)據(jù)被用于MPEG時(shí)，使每一次存取是10比特或更寬便浪費(fèi)了存儲器帶寬。每個(gè)像素存儲多個(gè)字節(jié)浪費(fèi)了存儲器空間。常規(guī)技術(shù)的其它缺點(diǎn)可以包括復(fù)雜的邏輯，用于從多比特?cái)?shù)據(jù)中提取8比特?cái)?shù)據(jù)；以及顯示單元上的量化噪聲和偽像。
期望提供一種系統(tǒng)，它能夠有效地處理視頻精確度的混合。
發(fā)明內(nèi)容本發(fā)明涉及包括處理器和存儲器的裝置。該處理器可以被配置成處理由8個(gè)比特或更多的比特構(gòu)成的像素?cái)?shù)據(jù)。對于具有比8比特更大的比特深度的像素?cái)?shù)據(jù)，一個(gè)像素中許多最重要的比特(MSB)是作為第一字節(jié)呈現(xiàn)的，該像素中許多最不重要的比特(LSB)與一個(gè)或多個(gè)其它像素的LSB一起被打包到第二字節(jié)中。該存儲器可以耦合到該處理器，并且被配置成響應(yīng)于第一指針而存儲上述第一字節(jié)，響應(yīng)于第二指針而存儲上述第二字節(jié)。該第一字節(jié)和第二字節(jié)獨(dú)立地被存儲到該存儲器中。
本發(fā)明的目的、特征和優(yōu)點(diǎn)包括提供一種混合多深度(8比特/多比特)視頻處理體系結(jié)構(gòu)，該體系結(jié)構(gòu)可以(i)有效地處理8比特/多比特?cái)?shù)據(jù)；(ii)使存儲器帶寬得到最佳利用；(iii)消除當(dāng)在多比特顯示屏上顯示8比特視頻時(shí)的量化噪聲或偽像；(iv)被用于非電視或DVD應(yīng)用中，比如手持式視頻播放器；和/或(v)提供將來的擴(kuò)展。
從下面的詳細(xì)描述、所附的權(quán)利要求
書以及附圖中，將會清晰地看到本發(fā)明的這些和其它目的、特征和優(yōu)點(diǎn)，其中圖1是根據(jù)本發(fā)明的較佳實(shí)施例示出了多精度數(shù)據(jù)路徑的方框圖；圖2是根據(jù)本發(fā)明一較佳實(shí)施例示出了處理器的詳細(xì)方框圖；圖3是根據(jù)本發(fā)明的另一個(gè)較佳實(shí)施例示出了處理器的更詳細(xì)的方框圖；以及圖4(A-B)是根據(jù)本發(fā)明的較佳實(shí)施例示出了存儲器緩沖結(jié)構(gòu)的方框圖。
具體實(shí)施方式本發(fā)明可以解決常規(guī)技術(shù)所具有的若干問題，這包括存儲器帶寬最佳化、存儲器存取等待時(shí)間最小化、隨機(jī)存取支持、以及將來的增長支持。通常，數(shù)字視頻系統(tǒng)中的重要資源就是存儲器帶寬。因?yàn)榇鎯ζ鲙捠侵匾模云谕軌蛟诟叩姆直媛蕯?shù)據(jù)結(jié)構(gòu)內(nèi)進(jìn)行8比特?cái)?shù)據(jù)存取。例如，如果視頻顯示使用了12比特?cái)?shù)據(jù)，則最重要的8比特可以由視頻壓縮引擎來存取，而全部12比特則由顯示處理單元來存取。視頻壓縮引擎只存取要被壓縮的數(shù)據(jù)，而非存取全部12比特，并且扔掉額外的4比特?cái)?shù)據(jù)。另外，25％的存儲器帶寬被浪費(fèi)了。
本發(fā)明通過允許在不對數(shù)據(jù)結(jié)構(gòu)進(jìn)行預(yù)處理的情況下存取數(shù)據(jù)，從而可以使存儲器存取等待時(shí)間最小化。例如，在12比特視頻系統(tǒng)示例中，根據(jù)本發(fā)明，硬件可以被配置成讀取8比特?cái)?shù)據(jù)而非讀取12比特?cái)?shù)據(jù)，以8比特形式對12比特?cái)?shù)據(jù)進(jìn)行重新組裝和重新打包，并且將該8比特?cái)?shù)據(jù)發(fā)送到8比特處理單元。
本發(fā)明可以提供隨機(jī)存取支持。在視頻處理應(yīng)用中(例如，16∶9視頻圖像在4∶3LCD顯示屏上的掃視和掃描顯示)，可以讀取或?qū)懭胱哟翱谝曨l數(shù)據(jù)。多精度視頻數(shù)據(jù)可以使計(jì)算像素邊界對于硬件而言很困難。顯示窗口可以逐幀移動(dòng)(例如，像在DVD回放系統(tǒng)中那樣)。本發(fā)明一般管理具有兩個(gè)獨(dú)立指針的視頻數(shù)據(jù)結(jié)構(gòu)。第一指針可以用于存取第一緩沖器，第一緩沖器存儲各像素的8比特MSBS。第二指針可以用于存取第二緩沖器，第二緩沖器存儲兩個(gè)或更多像素的打包后的LSB數(shù)據(jù)。各像素的8比特MSB都在字節(jié)邊界上，并且兩個(gè)像素的4比特LSB(用于12比特/像素)也在字節(jié)邊界上。本發(fā)明使計(jì)算源的字節(jié)地址以及轉(zhuǎn)移的目的地變得容易。
本發(fā)明可以提供對將來的增長路徑的支持。該工業(yè)正在從8比特、移至10比特，再移至12比特處理。本發(fā)明一般地提供一種新的數(shù)據(jù)結(jié)構(gòu)，它可以很容易地適應(yīng)而不需要很重大的重新設(shè)計(jì)工作。
參照圖1，示出了根據(jù)本發(fā)明一較佳實(shí)施例的電路100的方框圖。在一個(gè)示例中，電路100可以被實(shí)現(xiàn)為多精度數(shù)據(jù)路徑。在一個(gè)示例中，電路100可以被實(shí)現(xiàn)成視頻處理系統(tǒng)的一部分。通常，電路100可以被配置成處理視頻精度的混合(例如，比特深度)。例如，電路100可以被配置成處理各種視頻比特深度(例如，8比特、10比特、12比特等)。
電路100可以具有輸入102和輸出104，輸入102可以接收信號(例如，VIDEO_IN)，輸出104可以發(fā)送信號(例如，VIDEO_OUT)。在一個(gè)示例中，信號VIDEO_IN可以包括多比特(例如，8比特或其它比特深度)數(shù)據(jù)流。在一個(gè)示例中，信號VIDEO_IN可以包括視頻輸入數(shù)據(jù)流。信號VIDEO_OUT可以包括8比特或其它比特深度的數(shù)據(jù)流。在一個(gè)示例中，信號VIDEO_OUT可以包括視頻輸出數(shù)據(jù)流。信號VIDEO_OUT可以被配置成驅(qū)動(dòng)新一代顯示技術(shù)，比如LCD或等離子體顯示。電路100可以被配置成響應(yīng)于信號VIDEO_IN而生成信號VIDEO_OUT。
在一個(gè)示例中，電路100可以包括電路106和電路108。電路106可以被實(shí)現(xiàn)成處理器電路。在一個(gè)示例中，電路106可以包括媒體處理器。電路108可以被實(shí)現(xiàn)成存儲設(shè)備。在一個(gè)示例中，電路108可以包括一個(gè)或多個(gè)存儲器設(shè)備(例如，動(dòng)態(tài)隨機(jī)存取存儲器(DRAM)或雙倍數(shù)據(jù)傳輸速率(DDR)DRAM等)。然而，其它類型的存儲設(shè)備(例如，硬盤驅(qū)動(dòng)器、DVD等)可以按特定實(shí)現(xiàn)方式的設(shè)計(jì)標(biāo)準(zhǔn)來實(shí)現(xiàn)。
電路106可以具有第一輸入，可用于接收信號VIDEO_IN；第一輸出，可用于發(fā)送信號(例如，DMA_HI_OUT)；第二輸出，可用于發(fā)送信號(例如，DMA_LO_OUT)；第二輸入，可用于接收信號(例如，DMA_HI_IN)；第三輸入，可用于接收信號(DMA_LO_IN)；第四輸入，可用于接收信號(例如，COMP_IN)；第三輸出，可用于發(fā)送信號(例如，COMP_OUT)；以及第五輸入，可用于接收信號(例如，BITSTREAM)。對于相關(guān)領(lǐng)域的技術(shù)人員而言，很明顯圖1所示的信號代表邏輯數(shù)據(jù)流。該邏輯數(shù)據(jù)流通常表示在電路106和電路108之間借助例如地址、數(shù)據(jù)和控制信號和/或總線而轉(zhuǎn)移的物理數(shù)據(jù)。對于相關(guān)領(lǐng)域的技術(shù)人員而言，很明顯，根據(jù)本發(fā)明的主旨，由電路100所代表的系統(tǒng)可以用硬件、軟件或硬件和軟件的組合來實(shí)現(xiàn)。
在一個(gè)示例中，電路108可以被配置成耦合到(連接到)電路106。在另一個(gè)示例中，電路106可以被配置成與電路108相接。電路108可以具有第一輸入，可用于接收信號DMA_HI_OUT；第二輸入，可用于接收信號DMA_LO_OUT；第一輸出，可用于發(fā)送信號DMA_HI_IN；第二輸出，可用于發(fā)送信號DMA_LO_IN；第三輸出，可用于發(fā)送信號COMP_IN；第三輸入，可用于接收信號COMP_OUT；以及第四輸出，可用于發(fā)送信號BITSTREAM。在一個(gè)示例中，信號BITSTREAM可以包括在信號COMP_OUT中接收到的數(shù)據(jù)。
信號DMA_HI_OUT可以包括信號VIDEO_IN中的許多最重要的比特(MSB)。例如，信號DMA_HI_OUT通常包括信號VIDEO_IN中各數(shù)據(jù)樣本(例如，像素)的8個(gè)最重要的比特。信號DMA_LO_OUT可以包括信號VIDEO_IN的許多數(shù)據(jù)樣本的許多最不重要的比特(LSB)。例如，信號DMA_LO_OUT的每一個(gè)字節(jié)可以包括兩個(gè)最不重要的比特(對應(yīng)于10比特信號VIDEO_IN的情況下四個(gè)數(shù)據(jù)樣本中的每一個(gè))，或者可以包括四個(gè)最不重要的比特(對應(yīng)于12比特信號VIDEO_IN的情況下兩個(gè)數(shù)據(jù)樣本中的每一個(gè))。信號DMA_HI_OUT和DMA_LO_OUT可以進(jìn)一步包括獨(dú)立的指針，用于控制電路108對各個(gè)數(shù)據(jù)的存儲。信號DMA_HI_IN一般包括多比特(例如，8比特、10比特、12比特等)數(shù)據(jù)樣本中的8個(gè)最重要的比特。信號DMA_LO_IN可以包括許多被打包成8比特寬的數(shù)據(jù)樣本的最不重要的比特(LSB)。
信號COMP_IN通常包括一個(gè)或多個(gè)多比特?cái)?shù)據(jù)樣本的8個(gè)最重要的比特。信號COMP_OUT通常包括響應(yīng)于信號COMP_IN而產(chǎn)生的壓縮后的比特流。在一個(gè)示例中，信號COMP_OUT可以與一種或多種預(yù)定的壓縮標(biāo)準(zhǔn)(例如，MPEG-2、MPEG-4、H.263、H.264等)相兼容。信號BITSTREAM可以包括與一種或多種預(yù)定的壓縮標(biāo)準(zhǔn)(例如，MPEG-2、MPEG-4、H.263、H.264等)相兼容的壓縮后的數(shù)據(jù)比特流。
參照圖2，根據(jù)本發(fā)明一較佳實(shí)施例示出了圖1的電路106的實(shí)施例示例的詳細(xì)方框圖。在一個(gè)示例中，電路106可以包括電路(或模塊)110和電路(或模塊)112。在一個(gè)示例中，電路110可以被實(shí)現(xiàn)成直接存儲器存取(DMA)電路(或引擎)。在一個(gè)示例中，電路112可以被實(shí)現(xiàn)成壓縮/解壓縮(CODEC)和顯示處理電路。
電路110可以具有第一輸入，可用于接收信號VIDEO_IN；第二輸入，可用于接收信號DMA_HI_IN；第三輸入，可用于接收信號DMA_LO_IN；第一輸出，可用于發(fā)送信號DMA_HI_OUT；第二輸出，可用于發(fā)送信號DMA_LO_OUT；以及第三輸出，可用于發(fā)送信號(例如，R_VIDEO)。信號R_VIDEO可以包括多比特視頻(或其它)數(shù)據(jù)。電路110可以被配置成響應(yīng)于信號VIDEO_IN而產(chǎn)生信號DMA_HI_OUT和DMA_LO_OUT。電路110可以被配置成響應(yīng)于信號DMA_HI_IN和DMA_LO_IN而產(chǎn)生信號R_VIDEO。在一個(gè)示例中，信號R_VIDEO可以包括從信號DMA_HI_IN和DMA_LO_IN中重新構(gòu)建的(或恢復(fù)的、或重新組裝的)多比特?cái)?shù)據(jù)。例如，信號R_VIDEO可以包括信號VIDEO_IN的時(shí)間延遲版本。
電路112可以具有第一輸入，可用于接收信號VIDEO_IN；第二輸入，可用于接收信號R_VIDEO；第三輸入，可用于接收信號COMP_IN；第四輸入，可用于接收信號BITSTREAM；第一輸出，可用于發(fā)送信號COMP_OUT；以及第二輸出，可用于發(fā)送信號VIDEO_OUT。電路112可以被配置成響應(yīng)于信號VIDEO_IN、R_VIDEO和BITSTREAM中的一個(gè)或多個(gè)信號，來產(chǎn)生信號VIDEO_OUT。電路112可以被配置成響應(yīng)于信號COMP_IN來產(chǎn)生信號COMP_OUT。
參照圖3，根據(jù)本發(fā)明的另一個(gè)較佳實(shí)施例，示出了電路106的另一個(gè)實(shí)施例示例的更詳細(xì)的方框圖。在一個(gè)示例中，電路110可以包括電路(或模塊)120、電路(或模塊)122以及電路(或模塊)124。在一個(gè)示例中，電路112可以包括電路(或模塊)130、電路(或模塊)132、電路(或模塊)134以及電路(或模塊)136。在一個(gè)示例中，電路120可以被實(shí)現(xiàn)成DMA引擎。在一個(gè)示例中，電路122可以被實(shí)現(xiàn)成DMA引擎。在一個(gè)示例中，電路124可以被實(shí)現(xiàn)成DMA引擎。在一個(gè)示例中，電路130可以被實(shí)現(xiàn)成顯示處理電路。在一個(gè)示例中，電路132可以被實(shí)現(xiàn)成視頻壓縮電路。在一個(gè)示例中，電路132可以被實(shí)現(xiàn)成符合標(biāo)準(zhǔn)(例如，MPEG、H.264等)的壓縮電路(或設(shè)備)。在一個(gè)示例中，電路134可以被實(shí)現(xiàn)成視頻解壓縮電路。在一個(gè)示例中，電路134可以被實(shí)現(xiàn)成符合標(biāo)準(zhǔn)(例如，MPEG、H.264等)的解壓縮電路(或設(shè)備)。在一個(gè)示例中，電路136可以被實(shí)現(xiàn)成高頻振動(dòng)電路。模塊120-136可以通過使用常規(guī)技術(shù)和本發(fā)明的內(nèi)容來進(jìn)行實(shí)現(xiàn)。
信號VIDEO_IN可以被發(fā)送到電路120的輸入、電路122的輸入和電路130的第一輸入。電路120可以具有能夠發(fā)送信號DMA_HI_OUT的輸出。在一個(gè)示例中，電路120可以包括8比特DMA引擎，該引擎被配置成操作信號VIDEO_IN中的每一個(gè)像素的8個(gè)最重要的比特(MSB)。電路122可以具有能夠發(fā)送信號DMA_LO_OUT的輸出。在一個(gè)示例中，電路122可以被配置成操作(例如打包)信號VIDEO_IN中的每一個(gè)像素的其余最不重要的比特(LSB)。例如，電路122可以被配置成將來自兩個(gè)或更多個(gè)像素的LSB打包成單個(gè)字節(jié)。電路120和122可以被配置成，針對電路108中所實(shí)現(xiàn)的獨(dú)立的緩沖器，來產(chǎn)生獨(dú)立的指針。電路124可以具有第一輸入，可用于接收信號DMA_HI_IN；第二輸入，可用于接收信號DMA_LO_IN；以及一個(gè)輸出，可用于將信號R_VIDEO發(fā)送到電路130的第二輸入。電路124可以被配置成產(chǎn)生用于對電路108中所實(shí)現(xiàn)的緩沖器進(jìn)行存取的指針。
信號VIDEO_IN的視頻(或其它)輸入數(shù)據(jù)可以被電路110分離成包括8個(gè)MSB的第一部分；以及包括其余LSB的第二部分。例如，DMA引擎120可以將8個(gè)MSB分離開，然后一起打包成數(shù)據(jù)字節(jié)，并且被發(fā)送到存儲器108。DMA引擎122也可以提取LSB，將其一起打包成數(shù)據(jù)字節(jié)，并且將其發(fā)送到存儲器108。例如，在10比特視頻系統(tǒng)中，4個(gè)像素的額外2個(gè)LSB可以被打包以便形成單個(gè)字節(jié)，并且被發(fā)送到存儲器108。
電路132可以具有一個(gè)輸入，可用于接收信號COMP_IN；以及一個(gè)輸出，可用于發(fā)送信號COMP_OUT。電路132可以被配置成，通過使用一種或多種壓縮標(biāo)準(zhǔn)(例如，MPEG-2、MPEG-4、H.264等)從信號COMP_IN中產(chǎn)生信號COMP_OUT。電路134可以具有一個(gè)輸入，可用于接收信號BITSTREAM；以及一個(gè)輸出，可用于將信號(例如，D_VIDEO)發(fā)送到電路136的輸入。電路134可以被配置成根據(jù)一種或多種解壓縮標(biāo)準(zhǔn)(例如，MPEG-2、MPEG-4、H.264等)對信號BITSTREAM進(jìn)行解壓縮(或解碼)。信號D_VIDEO可以包括未壓縮的8比特視頻信號。
電路136可以具有一個(gè)輸出，該輸出可以將多比特?cái)?shù)據(jù)信號(例如，MULTI-BITS)發(fā)送到電路130的第三輸入。在一個(gè)示例中，信號MULTI_BITS可以包括多比特視頻信號。在一個(gè)示例中，信號MULTI_BITS具有比信號D_VIDEO更大的比特深度。在一個(gè)示例中，電路136可以被配置成將隨機(jī)噪聲添加到信號MULTI_BITS的像素的最不重要的比特，以改善這些像素在被顯示時(shí)的外觀。例如，解碼MPEG壓縮信號提供了8比特?cái)?shù)據(jù)。如果將一些零作為最不重要的比特進(jìn)行添加，則在顯示器上可以看到離散的臺階。如果該數(shù)據(jù)用于二維圖像，則可以看到輪廓。通過向最不重要的比特添加隨機(jī)噪聲，臺階和/或輪廓效應(yīng)都可以被隱藏(模糊化)。在另一個(gè)示例中，電路136可以被配置成將一些零作為最不重要的比特進(jìn)行添加，并且執(zhí)行水平和垂直濾波。在一個(gè)示例中，可以實(shí)現(xiàn)一種存儲體寫保護(hù)缺口濾波，以便濾除預(yù)定頻率范圍中的噪聲(例如，輪廓效應(yīng))。
電路130可以具有能夠發(fā)送信號VIDEO_OUT的輸出。電路130可以被配置成在諸多信號VIDEO_IN、R_VIDEO和MULTI_BITS之間選擇一個(gè)源，用于產(chǎn)生信號VIDEO_OUT。在一個(gè)示例中，電路130可以是用戶可編程的。在一個(gè)示例中，電路130可以包括一種或多種電路(或模塊)，比如去交錯(cuò)器(例如，用于480i或1080i的源)、噪聲減小濾波器、垂直和水平定標(biāo)器(例如，用于調(diào)節(jié)到輸出顯示屏的輸入圖像)、混頻器(例如，用于將視頻平面、OSD等組合起來)、光柵定時(shí)控制器、格式轉(zhuǎn)換器(例如，422到444等)、伽馬校正電路、和/或屏輸出控制器。
電路132和電路134可以被配置成只對存儲器108中的數(shù)據(jù)緩沖器進(jìn)行存取，其中含8個(gè)MSB。因?yàn)镸SB數(shù)據(jù)是與LSB數(shù)據(jù)分開存儲的，所以對于電路132和134而言，將來對數(shù)據(jù)比特深度的擴(kuò)展(例如，擴(kuò)展到12比特、14比特等)可以是透明的。電路136可以被配置成，當(dāng)顯示解壓縮后的8比特視頻時(shí)使用高頻振動(dòng)方法將8比特視頻擴(kuò)展到連接顯示的全數(shù)據(jù)深度。通過向8比特?cái)?shù)據(jù)插入額外的隨機(jī)LSB，便可以實(shí)現(xiàn)高頻振動(dòng)。高頻振動(dòng)的優(yōu)點(diǎn)是能隱藏量化噪聲。例如，在高對比度等離子體屏上，斜坡上升視頻信號可以被視為離散的臺階。電路136可以被配置成有效地隱藏這種“樓梯”偽像。
在一個(gè)示例中，電路106可以被配置成支持來自存儲器緩沖器108的直接的視頻顯示。在一個(gè)示例中，存儲器108可以被用作輸入信號VIDEO_IN的緩沖器(例如，時(shí)間延遲)。在這種情況下，DMA引擎124可以被配置成單獨(dú)地存取MSB和LSB數(shù)據(jù)，并且在顯示之前將這些數(shù)據(jù)重新合并成完全的深度。
參照圖4(A-B)，示出了根據(jù)本發(fā)明一較佳實(shí)施例的示例存儲器數(shù)據(jù)結(jié)構(gòu)的方框圖。在一個(gè)示例中，系統(tǒng)100可以被配置成用于10比特視頻輸入信號。當(dāng)系統(tǒng)100被配置成用于10比特視頻輸入信號時(shí)，存儲器數(shù)據(jù)結(jié)構(gòu)可以被實(shí)現(xiàn)成使得這些數(shù)據(jù)都按照8比特(字節(jié))的量來進(jìn)行存儲(例如，圖4A)。例如，當(dāng)所實(shí)現(xiàn)的數(shù)據(jù)結(jié)構(gòu)是10比特寬時(shí)，視頻像素的8個(gè)最重要的比特可以作為一個(gè)字節(jié)被存儲到第一緩沖器140中，四個(gè)像素的2個(gè)最不重要的比特可以合并起來并且作為單個(gè)字節(jié)被存儲到第二緩沖器142中。
在另一個(gè)示例中，系統(tǒng)100可以被配置成用于12比特視頻輸入信號。當(dāng)系統(tǒng)100被配置成用于12比特視頻輸入信號時(shí)，存儲器數(shù)據(jù)結(jié)構(gòu)可以被實(shí)現(xiàn)成使得數(shù)據(jù)按照8比特(字節(jié))的量來進(jìn)行存儲(例如，圖4B)。例如，當(dāng)所實(shí)現(xiàn)的數(shù)據(jù)結(jié)構(gòu)是12比特寬時(shí)，視頻像素的8個(gè)最重要的比特可以作為一個(gè)字節(jié)被存儲到緩沖器140中，并且兩個(gè)像素的4個(gè)最不重要的比特可以組合起來并且作為單個(gè)字節(jié)被存儲到緩沖器142中。
存儲器108中所存儲的數(shù)據(jù)結(jié)構(gòu)通常具有單獨(dú)針對8個(gè)MSB和其余LSB的不同的緩沖器。在一個(gè)示例中，兩個(gè)緩沖器可以作為二維條形緩沖器來進(jìn)行存儲，從而使有效的MPEG移動(dòng)補(bǔ)償存取成為可能。在一個(gè)示例中，可以按小的16×16或8×8二維條形來實(shí)現(xiàn)存取。
本發(fā)明一般地提供一種系統(tǒng)，該系統(tǒng)可以有效地處理超過8比特的視頻數(shù)據(jù)深度，同時(shí)還保持對8比特?cái)?shù)據(jù)的有效處理。本發(fā)明可以提供許多優(yōu)點(diǎn)，其中包括提供一種準(zhǔn)備用于將來擴(kuò)展的體系結(jié)構(gòu)；提供有效的存儲器帶寬使用；提供解壓縮數(shù)據(jù)擴(kuò)展；以及提供簡單的數(shù)據(jù)格式轉(zhuǎn)換。例如，使視頻從10比特增大到12比特一般情況下涉及只改變DMA引擎。像MPEG壓縮/解壓縮引擎這樣的主模塊都未觸及。每一個(gè)模塊可以被配置成讀取用于執(zhí)行各操作的最少的數(shù)據(jù)。8比特MPEG視頻可以有效地進(jìn)行擴(kuò)展，從而隱藏量化噪聲和其它偽像。8比特和多比特?cái)?shù)據(jù)可以互換，并且用簡單的DMA引擎邏輯來執(zhí)行打包和拆包，因?yàn)樯舷卤忍財(cái)?shù)據(jù)是獨(dú)立地存儲在存儲器中的。
對于相關(guān)領(lǐng)域的技術(shù)人員而言，很明顯，通過使用根據(jù)本說明書的教導(dǎo)而進(jìn)行編程的常規(guī)通用數(shù)字計(jì)算機(jī)，便可以實(shí)現(xiàn)圖1-3的數(shù)據(jù)流程圖所執(zhí)行的各種功能。對于相關(guān)領(lǐng)域的技術(shù)人員而言，同樣很明顯，熟練的程序人員基于本發(fā)明的教導(dǎo)，便可以很容易制備合適的軟件編碼。
通過制備專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或者通過使常規(guī)組件電路互連成合適的網(wǎng)絡(luò)，便可以實(shí)現(xiàn)本發(fā)明，就像本文所描述的那樣，其修改對于本領(lǐng)域的技術(shù)人員而言是很明顯的。
本發(fā)明也可以包括一種計(jì)算機(jī)產(chǎn)品，它可以是包括許多指令的存儲介質(zhì)，這些指令可用于給計(jì)算機(jī)編程從而執(zhí)行根據(jù)本發(fā)明的處理。該存儲介質(zhì)可以包括但不限于任何類型的盤片，其中包括軟盤、光盤、CD-ROM、磁光盤、ROM、RAM、EPROM、EEPROM、閃存、磁卡或光卡；或適于存儲電子指令的任何類型的介質(zhì)。
盡管已經(jīng)參照其較佳實(shí)施例對本發(fā)明進(jìn)行了特定的展示和描述，但是本領(lǐng)域的技術(shù)人員應(yīng)該理解，在不背離本發(fā)明的精神和范圍的情況下可以在形式和細(xì)節(jié)方面做出各種變化。
權(quán)利要求
1.一種裝置，包括處理器，它被配置成處理包括8個(gè)比特或更多比特的像素?cái)?shù)據(jù)，其中對于具有大于8個(gè)比特的比特深度的像素?cái)?shù)據(jù)，某一像素的許多最重要的比特(MSB)作為第一字節(jié)而被呈現(xiàn)，并且所述像素的許多最不重要的比特(LSB)與來自一個(gè)或多個(gè)其它像素的LSB一起被打包成第二字節(jié)；以及存儲器，它耦合到所述處理器，同時(shí)被配置成響應(yīng)于第一指針而存儲所述第一字節(jié)并且響應(yīng)于第二指針而存儲所述第二字節(jié)，其中所述第一字節(jié)和所述第二字節(jié)獨(dú)立地存儲到所述存儲器中。
2.如權(quán)利要求
1所述的裝置，其特征在于，所述裝置是視頻處理數(shù)據(jù)路徑的一部分。
3.如權(quán)利要求
1所述的裝置，其特征在于，對于10比特像素?cái)?shù)據(jù)而言，所述第二字節(jié)包括來自四個(gè)像素的兩個(gè)LSB，對于12比特像素?cái)?shù)據(jù)而言，所述第二字節(jié)包括來自兩個(gè)像素的四個(gè)LSB。
4.如權(quán)利要求
1所述的裝置，其特征在于，所述存儲器包括第一緩沖器，被配置成存儲多個(gè)第一字節(jié)；以及第二緩沖器，被配置成存儲多個(gè)第二字節(jié)。
5.如權(quán)利要求
1所述的裝置，其特征在于，所述處理器包括直接存儲器存取引擎，所述直接存儲器存取引擎被配置成將所述像素?cái)?shù)據(jù)劃分成所述第一字節(jié)和所述第二字節(jié)。
6.如權(quán)利要求
5所述的裝置，其特征在于，所述直接存儲器存取引擎進(jìn)一步被配置成從所述第一字節(jié)和所述第二字節(jié)中重新組裝所述像素?cái)?shù)據(jù)。
7.如權(quán)利要求
1所述的裝置，其特征在于所述處理器包括壓縮電路，所述壓縮電路被配置成根據(jù)從所述存儲器中讀取的多個(gè)第一字節(jié)生成壓縮后的比特流；以及所述存儲器被進(jìn)一步配置成存儲所述壓縮后的比特流。
8.如權(quán)利要求
1所述的裝置，其特征在于所述處理器包括解壓縮電路，所述解壓縮電路被配置成響應(yīng)于從所述存儲器中讀取的壓縮后的比特流而生成8比特?cái)?shù)據(jù)流；以及所述存儲器被進(jìn)一步配置成存儲所述壓縮后的比特流。
9.如權(quán)利要求
8所述的裝置，其特征在于，所述處理器進(jìn)一步包括高頻振動(dòng)電路，它被配置成響應(yīng)于所述8比特?cái)?shù)據(jù)流來生成多比特?cái)?shù)據(jù)流；以及顯示處理電路，它被配置成響應(yīng)于所述多比特?cái)?shù)據(jù)流來生成視頻信號。
10.如權(quán)利要求
1所述的裝置，其特征在于，所述處理器包括第一DMA引擎，它被配置成處理包括8個(gè)比特或更多比特的像素?cái)?shù)據(jù)，其中對于具有大于8個(gè)比特的比特深度的像素?cái)?shù)據(jù)，某一像素的許多最重要的比特(MSB)作為第一字節(jié)而被呈現(xiàn)，并且所述像素的許多最不重要的比特(LSB)與來自一個(gè)或多個(gè)其它像素的LSB一起被打包成第二字節(jié)；第二DMA引擎，它被配置成從所述第一字節(jié)和所述第二字節(jié)中重新構(gòu)建出具有大于8個(gè)比特的比特深度的像素?cái)?shù)據(jù)；壓縮/解壓縮(CODEC)電路，它被配置成(i)從多個(gè)第一字節(jié)中生成壓縮后的比特流并且(ii)從所述壓縮后的比特流中生成8比特?cái)?shù)據(jù)流；高頻振動(dòng)電路，它被配置成從所述8比特?cái)?shù)據(jù)流中生成多比特?cái)?shù)據(jù)流；以及顯示處理器，它被配置成生成視頻輸出信號，其中所述視頻輸出信號是響應(yīng)于(i)第一模式中的所述像素?cái)?shù)據(jù)、(ii)第二模式中的重新構(gòu)建的像素?cái)?shù)據(jù)、以及(iii)第三模式中的多比特?cái)?shù)據(jù)流而被生成的。
11.一種視頻處理數(shù)據(jù)路徑，包括用于處理包括8個(gè)比特或更多比特的像素?cái)?shù)據(jù)的裝置，其中對于具有大于8個(gè)比特的比特深度的像素?cái)?shù)據(jù)，某一像素的許多最重要的比特(MSB)作為第一字節(jié)而被呈現(xiàn)，并且所述像素的許多最不重要的比特(LSB)與來自一個(gè)或多個(gè)其它像素的LSB一起被打包成第二字節(jié)；以及用于根據(jù)第一指針來存儲所述第一字節(jié)并根據(jù)第二指針來存儲所述第二字節(jié)的裝置，其中所述第一字節(jié)和所述第二字節(jié)被獨(dú)立地存儲到存儲器中。
12.一種用于處理多深度視頻數(shù)據(jù)的方法，包括如下步驟處理包括8個(gè)比特或更多比特的像素?cái)?shù)據(jù)，其中對于具有大于8個(gè)比特的比特深度的像素?cái)?shù)據(jù)，某一像素的許多最重要的比特(MSB)作為第一字節(jié)而被呈現(xiàn)，并且所述像素的許多最不重要的比特(LSB)與來自一個(gè)或多個(gè)其它像素的LSB一起被打包成第二字節(jié)；以及根據(jù)第一指針來存儲所述第一字節(jié)并根據(jù)第二指針來存儲所述第二字節(jié)，其中所述第一字節(jié)和所述第二字節(jié)被獨(dú)立地存儲到存儲器中。
13.如權(quán)利要求
12所述的方法，其特征在于，對于10比特像素?cái)?shù)據(jù)而言，所述第二字節(jié)包括來自四個(gè)像素的兩個(gè)LSB，對于12比特像素?cái)?shù)據(jù)而言，所述第二字節(jié)包括來自兩個(gè)像素的四個(gè)LSB。
14.如權(quán)利要求
12所述的方法，其特征在于，所述存儲器包括第一緩沖器，被配置成存儲多個(gè)第一字節(jié)；以及第二緩沖器，被配置成存儲多個(gè)第二字節(jié)。
15.如權(quán)利要求
12所述的方法，還包括如下步驟從所述第一字節(jié)和所述第二字節(jié)中重新組裝所述像素?cái)?shù)據(jù)。
16.如權(quán)利要求
12所述的方法，還包括如下步驟從多個(gè)第一字節(jié)中生成壓縮后的比特流；以及將所述壓縮后的比特流存儲到所述存儲器中。
17.如權(quán)利要求
12所述的方法，還包括如下步驟從所述存儲器中讀取壓縮后的比特流；以及響應(yīng)于壓縮后的比特流，生成8比特?cái)?shù)據(jù)流。
18.如權(quán)利要求
17所述的方法，還包括如下步驟通過使用高頻振動(dòng)，從所述8比特?cái)?shù)據(jù)流中生成多比特?cái)?shù)據(jù)流；以及響應(yīng)于所述多比特?cái)?shù)據(jù)流，生成視頻輸出信號。
19.如權(quán)利要求
18所述的方法，其特征在于，所述視頻輸出信號是響應(yīng)于(i)第一模式中的所述像素?cái)?shù)據(jù)、(ii)第二模式中的重新構(gòu)建的像素?cái)?shù)據(jù)、以及(iii)第三模式中的所述多比特?cái)?shù)據(jù)流而被生成的。
20.如權(quán)利要求
18所述的方法，其特征在于，所述高頻振動(dòng)包括下列中的至少一個(gè)(i)向所述多比特?cái)?shù)據(jù)流的最不重要的比特添加隨機(jī)噪聲；以及(ii)添加一些零，并以此作為所述多比特?cái)?shù)據(jù)流的最不重要的比特，并且執(zhí)行水平和垂直濾波。
專利摘要
一種包括處理器和存儲器的裝置。該處理器可以被配置成處理包括8比特或更多比特的像素?cái)?shù)據(jù)。對于具有比8比特大的比特深度的像素?cái)?shù)據(jù)，一個(gè)像素的許多最重要的比特(MSB)作為第一字節(jié)而被呈現(xiàn)，該像素的許多最不重要的比特(LSB)與一個(gè)或多個(gè)其它像素的LSB一起被打包成第二字節(jié)。存儲器可以耦合到處理器，并且被配置成響應(yīng)于第一指針而存儲上述第一字節(jié)，響應(yīng)于第二指針而存儲上述第二字節(jié)。第一字節(jié)和第二字節(jié)獨(dú)立地被存儲到存儲器中。
文檔編號H04N7/26GK1997155SQ200710002342
公開日2007年7月11日 申請日期2007年1月4日
發(fā)明者A·威爾斯, 馬越英孝, H-M·梁 申請人:Lsi羅吉克公司導(dǎo)出引文BiBTeX, EndNote, RefMan