專利名稱：脈碼調(diào)制通信系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)傳輸系統(tǒng)。
在數(shù)字通信領(lǐng)域內(nèi)，使用二進(jìn)制數(shù)字，通常稱為‘二進(jìn)位數(shù)’，每個(gè)符號(hào)可以采用僅有的兩個(gè)數(shù)值之一。對于某些應(yīng)用，8個(gè)二進(jìn)位數(shù)一起集合為‘二進(jìn)位組’。
為了在單根線上以較高速率傳輸幾個(gè)相同的信道，對每個(gè)信道的二進(jìn)位數(shù)通常還實(shí)行位交錯(cuò)，而近來某些國家的和國際的標(biāo)準(zhǔn)已經(jīng)建議應(yīng)該采用‘二進(jìn)位組交錯(cuò)’。在這種情況下，高速率載體從第一個(gè)輸入信道承載8個(gè)連續(xù)的二進(jìn)制位，接著又從第二個(gè)輸入信道承載8個(gè)連續(xù)的二進(jìn)制位，等等。顯然，二進(jìn)位組交錯(cuò)使用8倍于位交錯(cuò)所需的存儲(chǔ)器(例如，D型雙穩(wěn)態(tài)器件)以作相同類型的基本處理。
本發(fā)明涉及減少為了以較高速率實(shí)現(xiàn)二進(jìn)位組交錯(cuò)所必需的處理量。
從而，本發(fā)明在于數(shù)字通信設(shè)備，該設(shè)備用于交錯(cuò)一個(gè)預(yù)定碼長的多位序列，從一個(gè)速率的多個(gè)輸入信號(hào)到較高速率的單輸出數(shù)據(jù)流。對于每個(gè)輸入信號(hào)，本設(shè)備包括(1)第一個(gè)儲(chǔ)存裝置陣列，該裝置按串行時(shí)序儲(chǔ)存每個(gè)多位預(yù)定碼長序列，所述陣列是并行排列的，(2)讀出裝置，該裝置以并行方式把存儲(chǔ)在所述陣列中的每個(gè)所述儲(chǔ)存位序列讀入第二個(gè)儲(chǔ)存裝置中，以致所述儲(chǔ)存序列的位數(shù)是交錯(cuò)的，(3)組合裝置，該裝置用于以如下方式組合從所述第二個(gè)陣列輸出的序列，即，輸出數(shù)據(jù)流包含交錯(cuò)的所述原始多位序列，以致在最后的輸出數(shù)據(jù)流中，來自一個(gè)輸入信號(hào)的多位序列被來自其它各輸入信號(hào)中每個(gè)信號(hào)的多位序列與該信號(hào)的下一個(gè)多位序列隔開。
為了能更清楚地了解本發(fā)明，現(xiàn)用舉例的方法并參考附圖進(jìn)行具體描述。


圖1和圖2是描述兩個(gè)已有的位交錯(cuò)方法的方框圖。
圖3是已有二進(jìn)位組交錯(cuò)的方法的方框圖。
圖4是根據(jù)本發(fā)明的用于二進(jìn)位組交錯(cuò)的設(shè)備的一個(gè)實(shí)施例的方框圖。
圖5是圖1的實(shí)施例的變型的方框圖。
圖1和圖2表明兩個(gè)已有的位交錯(cuò)方法。
圖1中四個(gè)輸入數(shù)據(jù)流IN1至IN4是位交錯(cuò)的，每個(gè)數(shù)據(jù)流被送到各個(gè)D型雙穩(wěn)態(tài)器件Q1至Q2的一個(gè)輸入端。雙穩(wěn)態(tài)器件的其它輸入端輸入時(shí)鐘信號(hào)C4，C4是用一個(gè)分路電路40從主時(shí)鐘信號(hào)C1得到的，信號(hào)C1具有所述輸出比特率。電路40同時(shí)提供信號(hào)CC及其倒相信號(hào)CC，信號(hào)CC出現(xiàn)在脈沖C4的后沿。雙穩(wěn)態(tài)器件Q1-Q4的輸出送到由或非門和串接雙穩(wěn)態(tài)器件組成的陣列30。
因此，雙穩(wěn)態(tài)器件Q4的輸出送到相同的雙穩(wěn)態(tài)器件11的一個(gè)輸入端，器件11的另一個(gè)輸入端接信號(hào)C1。雙穩(wěn)態(tài)器件11的輸出送到或非門12的一個(gè)輸入端，門12的另一個(gè)輸入端接信號(hào)CC。雙穩(wěn)態(tài)Q3的輸出送到或非門13的一個(gè)輸入端，門13的另一個(gè)輸入端接信號(hào)CC。門12和13的輸出送到或非門14，門14的輸出送到雙穩(wěn)態(tài)器件15的一個(gè)輸入端，類似于雙穩(wěn)態(tài)器件11，器件15由信號(hào)C1定時(shí)?？梢钥吹剑p穩(wěn)態(tài)器件15的輸出將包含輸入信號(hào)IN3和IN4的交錯(cuò)位。雙穩(wěn)態(tài)器件Q2的輸出與雙穩(wěn)態(tài)器件15的輸出以與雙穩(wěn)態(tài)器件Q4和11的輸出相同的方式組合，即，它們是分別加到由信號(hào)CC和CC定時(shí)的各自的或非門16、17，門16和17的輸出送到另一個(gè)或非門18，后者為雙穩(wěn)態(tài)器件19提供輸入信號(hào)，雙穩(wěn)態(tài)器件19是由信號(hào)C1定時(shí)的。最后的位交錯(cuò)輸出信號(hào)是由雙穩(wěn)態(tài)器件20輸出的，后者也是由C1定時(shí)的，并且通過或非門21、22、23耦合到雙穩(wěn)態(tài)器件Q1和19輸出端，所述或非門的作用與上述兩組或非門相同。
圖2的實(shí)施例中，四個(gè)雙穩(wěn)態(tài)器件Q1至Q4的輸出送到由各或非門32、33、34、35構(gòu)成的陣列31，所述各或非門同時(shí)接來自四分路電路40的信號(hào)CC1、CC2、CC3和CC4。
這四個(gè)信號(hào)具有輸入比特率，且彼此間逐次差一個(gè)比特相位。這四個(gè)或非門的輸出送到或非門36的四個(gè)輸入端，門36的輸出送到由信號(hào)C1定時(shí)的雙穩(wěn)態(tài)器件37的輸入端。
圖2的方法具有不使用圖1中的雙穩(wěn)態(tài)器件的優(yōu)點(diǎn)，而缺點(diǎn)是使用4個(gè)輸入門電路。在一般的N個(gè)輸入的情況下，如果嚴(yán)格仿效這個(gè)模型，則應(yīng)使用N個(gè)輸入門，做一些變化以減少每個(gè)門電路的輸入端數(shù)是可能的，代價(jià)是使用更多的門電路和更多的雙穩(wěn)態(tài)器件。附于圖1和圖2的定時(shí)圖僅表明標(biāo)稱時(shí)間，這是為了作圖方便。
圖3表示已有的二進(jìn)位組交錯(cuò)的方法，采用的原理同于圖1中的，假定輸入數(shù)據(jù)流IN1-IN4已經(jīng)是同步的二進(jìn)位組，并有使8分路電路與二進(jìn)制定時(shí)電路同步的裝置。所有情況下的方法都是以四個(gè)輸入信道作為例子來說明的。
在圖3的實(shí)施例中，單個(gè)D型雙穩(wěn)態(tài)器件Q1至Q4是用四個(gè)陣列或串行鏈接的雙穩(wěn)態(tài)器件排來代替的。對于輸入信號(hào)IN1，這些雙穩(wěn)態(tài)器件是Q1至Q8，對于輸入信號(hào)IN2是Q9至Q16，以此類推。所有這些雙穩(wěn)態(tài)器件均由信號(hào)C4定時(shí)。因此，當(dāng)已經(jīng)從每個(gè)輸入端接收到一個(gè)完全的二進(jìn)位組后，IN1信號(hào)的第一位將儲(chǔ)存在Q1，第二位儲(chǔ)存在Q2，以此類推。同樣地，對于IN2，第一位將存在Q9，第二位存在Q10，以此類推。
為了簡化，僅僅對于IN4信號(hào)通道畫出與雙穩(wěn)態(tài)陣列有關(guān)的附加電路元件。這些附加元件是由32個(gè)D型雙穩(wěn)態(tài)器件的陣列50構(gòu)成的，全部具有連接到C1信號(hào)通道的定時(shí)輸入端。此外，在最初描述的四個(gè)陣列中，除雙穩(wěn)態(tài)器件Q32的輸出外，每個(gè)雙穩(wěn)態(tài)器件的輸出端各自連接到一個(gè)單獨(dú)的或非門電路51的輸入端，Q32是直接連接到陣列50中第32個(gè)雙穩(wěn)態(tài)器件的輸入端。
陣列50中的每個(gè)雙穩(wěn)態(tài)器件，除了輸出雙穩(wěn)態(tài)以外，以完全類似于圖1所示的或非門的方式與3個(gè)或非門相聯(lián)系。這些或非門是用52表示的。3組中每組的第一對或非門分別接信號(hào)CC和它的倒相信號(hào)CC，這些信號(hào)由以信號(hào)C4驅(qū)動(dòng)的8分路電路53產(chǎn)生。
二進(jìn)位組交錯(cuò)方法所使用的原理與圖2中的相同，但未給出詳細(xì)的說明。
邏輯處理電路的實(shí)際實(shí)現(xiàn)涉及各種邏輯元件時(shí)間延遲的校正容限，所述時(shí)間延遲包括D型雙穩(wěn)態(tài)器件的建立和保持時(shí)間。實(shí)際上，所有上述電路的所述容限要求圖中所有元件的允許遲延與輸出符號(hào)速率相關(guān)聯(lián)，即，與最短重復(fù)周期相關(guān)聯(lián)。
在二進(jìn)位組交錯(cuò)的情況下，如滿足這個(gè)準(zhǔn)則，則必須完成的處理量能夠減少，這是一個(gè)顯著的優(yōu)點(diǎn)。圖4表示過去實(shí)現(xiàn)這點(diǎn)的原理，即，交換輸入信道的位，使用其時(shí)間容限僅與輸入速率有關(guān)的邏輯處理，最后，使用類似于圖1或圖2的簡單電路進(jìn)行位交錯(cuò)。在各二進(jìn)位組儲(chǔ)存器中，各步驟已經(jīng)按相反的次序編號(hào)，以標(biāo)注每個(gè)輸入信道和輸出信道中的位的次序。
如圖4所示，每個(gè)輸入信號(hào)IN1-IN4饋入各自的陣列或8個(gè)D型雙穩(wěn)態(tài)塊中，陣列編號(hào)為10、11、12和13。于是，每個(gè)陣列儲(chǔ)存一個(gè)二進(jìn)位組，以Q1標(biāo)記信道IN1承載的第一位，以Q2標(biāo)記信道IN1承載的第二位，等等。同樣地，IN2的第一位以Q9標(biāo)記。這些陣列中的每一個(gè)與圖3中所示的陣列Q1至Q8相同。而在本實(shí)施例中，雙穩(wěn)態(tài)塊10-13的存儲(chǔ)信息并行饋入4個(gè)附加的電路陣列或塊90-93。圖中僅示出塊90的細(xì)節(jié)，而塊91、92、93與它相同。塊90是由8個(gè)D型雙穩(wěn)態(tài)器件101、102、…108(僅示出其中的3個(gè))組成的。該信息塊還包括8組或非門111至118，每組由3個(gè)或非門組成，這3個(gè)或非門以與圖1和圖3中的或非門和雙穩(wěn)態(tài)器件嚴(yán)格相同的方式相連接。每組中的第一對或非門分別接信號(hào)CC和它的倒相信號(hào)CC，這些信號(hào)取自8分路計(jì)數(shù)器120。如圖4所示，組111的第一個(gè)或非門接收雙穩(wěn)態(tài)器件Q1的輸出，組112的第一個(gè)或非門接收雙穩(wěn)態(tài)器件Q5的輸出，以此類推，直到組118的第一個(gè)或非門接收陣列13的雙穩(wěn)態(tài)器件Q29的輸出。所有這些第一個(gè)或非門的另一個(gè)輸入端接收信號(hào)CC。每組的第二個(gè)或非門在一個(gè)輸入端接收信號(hào)CC和該塊中前一個(gè)雙穩(wěn)態(tài)器件的輸出。
這種操作的結(jié)果是塊90保持8個(gè)位Q1、Q5、Q9、Q13、Q17、Q21、Q25和Q29，塊91保持位Q2、Q6等。這樣，來自四個(gè)輸入信道的位已被交錯(cuò)。于是，4個(gè)塊的存儲(chǔ)信息被相應(yīng)于圖1或圖2中所示的陣列30或31的電路20讀出和交錯(cuò)。可以看到，所述4個(gè)塊中的位交錯(cuò)繼之以該塊的輸出信號(hào)的交錯(cuò)，這有效地實(shí)現(xiàn)了4個(gè)輸入數(shù)據(jù)信道的二進(jìn)位組交錯(cuò)。
作為這個(gè)原理的更進(jìn)一步但非唯一的實(shí)施例，圖5表示位交錯(cuò)方法，該方法可以用于按次序?qū)崿F(xiàn)16個(gè)輸入信道有效的二進(jìn)位組交錯(cuò)，分兩步使用位交錯(cuò)，以獲取最后速率。
圖5所描述的實(shí)施例有16個(gè)陣列201-216，它們各自與一個(gè)輸入信號(hào)IN1-IN16相關(guān)聯(lián)。這些陣列中的每一個(gè)都與圖3所示的8個(gè)串聯(lián)的雙穩(wěn)態(tài)器件Q1至Q8的陣列相同，也與圖4所示的陣列10至13相同。這些塊101-116的并行輸出送到與圖4所示的塊90-93相同的16個(gè)陣列221-236的輸入端。在這些陣列221-236中，輸入位排列的方式是用數(shù)字網(wǎng)表示的。
在每個(gè)陣列221-236中最后的雙穩(wěn)態(tài)器件的串行輸出送到4個(gè)陣列240-243之一，這四個(gè)陣列中的每一個(gè)實(shí)際上同于圖1所示的由或非門和雙穩(wěn)態(tài)器件組成的陣列30，也同于圖2所示的或非門陣列31。
陣列240-243中的每一個(gè)的輸出送到與陣列240相同的單個(gè)陣列250?？梢钥闯?，輸入信號(hào)的相繼的位交錯(cuò)最終得出二進(jìn)位組交錯(cuò)的最后輸出信號(hào)。
前面的說明已經(jīng)涉及輸入信號(hào)的交錯(cuò)的二進(jìn)位組?？梢钥闯?，參考圖4和圖5所說明的設(shè)備的基本原理能夠應(yīng)用于碼長不同于8的多位序列。
權(quán)利要求
1.一種數(shù)據(jù)通信設(shè)備，它用于交錯(cuò)具有預(yù)定碼長的多位序列，從具有一個(gè)速率的多個(gè)輸入信號(hào)到具有較高速率的單個(gè)輸出數(shù)據(jù)流，對于每個(gè)輸入信號(hào)，該設(shè)備包括順序地串行存儲(chǔ)各具有預(yù)定碼長的多位序列的第一個(gè)陣列(10-13)，所述陣列是并聯(lián)排列的，其特征在于該設(shè)備包括讀出裝置，后者把所述陣列中每個(gè)所述儲(chǔ)存位序列并行讀出，并存入儲(chǔ)存裝置的第二個(gè)陣列(90-93)中，以致所述儲(chǔ)存序列的位是交錯(cuò)的，組合裝置(20)，用于以這樣的方式組合從所述第二個(gè)陣列輸出的序列，即，輸出數(shù)據(jù)流包含這樣交錯(cuò)的所述原始多位序列，以致在最后的輸出數(shù)據(jù)流中，來自一個(gè)輸入信號(hào)的多位序列被來自其它各輸入信號(hào)中的每個(gè)信號(hào)的多位序列與該信號(hào)的下一個(gè)多位序列隔開。
2.如權(quán)利要求1所要求的設(shè)備，其特征在于儲(chǔ)存多位序列的各第一個(gè)陣列(10-13)包括多個(gè)串聯(lián)的雙穩(wěn)態(tài)器件(Q1-Q8)，其個(gè)數(shù)等于所述預(yù)定位序列中的位數(shù)。
3.如權(quán)利要求2所要求的設(shè)備，其特征在于每個(gè)所述儲(chǔ)存裝置的第二個(gè)陣列(90-93)包括用第一組門電路(111-118)串聯(lián)連接的多個(gè)雙穩(wěn)態(tài)器件(101-108)，每個(gè)所述第二個(gè)陣列中的雙穩(wěn)態(tài)器件的數(shù)量等于所述預(yù)定位序列的位數(shù)。
4.如權(quán)利要求3所要求的設(shè)備，其特征在于每個(gè)所述第一組門電路(111-118)包括一對或非門電路，該或非門的輸出送到第三個(gè)或非門，而第三個(gè)或非門的輸出連接到獨(dú)立的雙穩(wěn)態(tài)器件的輸入端。
5.如權(quán)利要求4所要求的設(shè)備，其特征在于每組門電路(111-118)中的或非門對在各自的輸入端接收來自所述第一個(gè)儲(chǔ)存裝置陣列(10-13)中不同陣列的雙穩(wěn)態(tài)器件的輸出信號(hào)和定時(shí)信號(hào)，在或非門對的一個(gè)或非門的一個(gè)輸入端接收到的定時(shí)信號(hào)與通過該對或非門對的另一個(gè)或非門接收到的定時(shí)信號(hào)反相。
6.如權(quán)利要求5所要求的設(shè)備，其特征在于所述用于組合第二個(gè)陣列的輸出序列的組合裝置包括用第二組門電路(12-23)串聯(lián)連接的多個(gè)雙穩(wěn)態(tài)器件(11-20)，該雙穩(wěn)態(tài)器件的數(shù)量等于所述預(yù)定序列的的位數(shù)。
全文摘要
預(yù)定碼長交錯(cuò)多位序列的數(shù)據(jù)通信設(shè)備包括順序串行存儲(chǔ)各預(yù)定碼長多位序列的存儲(chǔ)裝置的并聯(lián)排列的第一陣列；讀出裝置，它把存儲(chǔ)在所述陣列中的每個(gè)位序列并行讀入第二儲(chǔ)存裝置中，以致存儲(chǔ)的序列的位數(shù)是交錯(cuò)的；組合裝置，它以如下方式組合多位第二陣列輸出的序列，即，輸出數(shù)據(jù)流包含交錯(cuò)的原始多位序列，以致在最后的輸出數(shù)據(jù)流中，來自一個(gè)輸入信號(hào)的多位序列被來自其它各輸入信號(hào)中每個(gè)信號(hào)的多位序列與該信號(hào)的下一個(gè)多位序列隔開。
文檔編號(hào)H04J3/04GK1038735SQ8910431
公開日1990年1月10日 申請日期1989年6月20日 優(yōu)先權(quán)日1988年6月20日
發(fā)明者艾倫·戴維·貝里 申請人:Gec-普列斯長途電訊有限公司