專利名稱：電視臺(tái)標(biāo)時(shí)間迭加器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電視臺(tái)標(biāo)時(shí)間迭加器，更明確地說是用于電視屏幕上在播出節(jié)目的同時(shí)迭加白色電視臺(tái)臺(tái)標(biāo)和時(shí)間的電視臺(tái)標(biāo)時(shí)間迭加器。
目前我國(guó)各電視臺(tái)在節(jié)目播出中時(shí)常在屏幕上迭加本臺(tái)的臺(tái)標(biāo)和時(shí)間。但由于過去的電視臺(tái)標(biāo)時(shí)間迭加器本身的時(shí)間不能有效地校準(zhǔn)于標(biāo)準(zhǔn)北京時(shí)間，因此使電視觀眾在看幾個(gè)頻道時(shí)經(jīng)常可以看出屏幕上顯示的時(shí)間不一致。這就影響了屏幕給予人們時(shí)間信息的真實(shí)性、可靠性。另外，過去的電視臺(tái)標(biāo)時(shí)間迭加器自動(dòng)化程度較低、穩(wěn)定性也較差。
本實(shí)用新型電視臺(tái)標(biāo)時(shí)間迭加器的目的，在于提供一種能消除上述缺點(diǎn)，其時(shí)間信號(hào)可以由外接標(biāo)準(zhǔn)鐘自動(dòng)校準(zhǔn)，也可以在不接外標(biāo)準(zhǔn)鐘的情況下運(yùn)行內(nèi)鐘，內(nèi)鐘可手調(diào)的，具有較高的自動(dòng)化程度和穩(wěn)定性的，準(zhǔn)確、穩(wěn)定、簡(jiǎn)便的電視臺(tái)標(biāo)時(shí)間迭加器。
為了達(dá)到上述目的，本實(shí)用新型電視臺(tái)標(biāo)時(shí)間迭加器由機(jī)箱以及安裝在機(jī)箱內(nèi)的外來視頻同步分離電路、與外來視頻同步分離電路相接的程序處理器電路、與程序處理器電路相接的外來校時(shí)與判斷接口電路和邏輯開關(guān)電路、與程序處理器相接的輸出寄存器電路、與輸出寄存器電路相接最后輸出臺(tái)標(biāo)時(shí)間迭加信號(hào)的迭加繼電器電路所構(gòu)成。程序處理器電路由CPU微處理器、與CPU微處理器相連的只讀存儲(chǔ)器、讀寫存儲(chǔ)器以及與上述電路相連的六非門、計(jì)數(shù)器、或門、與非門等邏輯電路所構(gòu)成。只讀存儲(chǔ)器可以更換為16K內(nèi)存的，以適應(yīng)多功能顯示。程序處理器還與外來校時(shí)與判斷信號(hào)接口相連，外來校時(shí)與判斷信號(hào)接口由將外接標(biāo)準(zhǔn)鐘時(shí)間信號(hào)輸入的雙單穩(wěn)觸發(fā)器、與雙單穩(wěn)觸發(fā)器相連的數(shù)據(jù)選擇器，與數(shù)據(jù)選擇器相連的移位寄存器，與移位寄存器相連的數(shù)據(jù)緩沖器等邏輯電路所構(gòu)成。數(shù)據(jù)緩沖器可以輸入數(shù)據(jù)以調(diào)整內(nèi)鐘、確定顯示時(shí)間。
外標(biāo)準(zhǔn)鐘來的時(shí)間碼經(jīng)過外來校時(shí)與判斷信號(hào)接口進(jìn)入程序處理器。欲迭加的外來視頻信號(hào)經(jīng)外來視頻同步分離電路后，也進(jìn)入程序處理器。程序處理器將外標(biāo)準(zhǔn)鐘的時(shí)間碼經(jīng)分析后校準(zhǔn)內(nèi)鐘時(shí)間，然后根據(jù)同步分離電路來的脈沖，決定邏輯開關(guān)電路的狀態(tài)，以將時(shí)間點(diǎn)陣和臺(tái)標(biāo)點(diǎn)陣輸出到輸出寄存器電路上。輸出寄存器的串行輸出即是屏幕上相應(yīng)的視頻點(diǎn)陣，經(jīng)迭加繼電器與外來視頻信號(hào)迭加輸出，成為具有臺(tái)標(biāo)時(shí)間的節(jié)目信號(hào)。
在以上過程中，時(shí)間點(diǎn)陣和臺(tái)標(biāo)點(diǎn)陣存在程序處理器中的顯示緩沖區(qū)里，緩沖區(qū)地址線共16條。程序處理器還根據(jù)外來視頻同步分離電路來的脈沖決定邏輯開關(guān)的邏輯狀態(tài)，使邏輯開關(guān)提供顯示緩沖區(qū)的第8條硬件地址線，而其余15條地址由CPU微處理器在刷新時(shí)分時(shí)提供，而在硬件上與原程序地址共線。微處理器的刷新信號(hào)經(jīng)或門和非門后，向輸出移位寄存器提供寫脈沖，以實(shí)現(xiàn)高速點(diǎn)陣輸出。這和一般顯示器顯示緩沖區(qū)需要單獨(dú)的地址寄存器或計(jì)數(shù)器有根本不同，特別適于程序少，硬件電路少的場(chǎng)合。其顯示程序運(yùn)行過程是先確定顯示的垂直起點(diǎn)和顯示行數(shù)，然后確定顯示緩沖區(qū)首地址，該地址的高八位放在微處理器的I寄存器中，低八位的低七位放在微處理的R寄存器中，第八位與打開和關(guān)閉輸出寄存器的數(shù)據(jù)一起送到邏輯開關(guān)中。在顯示過程中，顯示地址的低七位靠微處理器內(nèi)部自動(dòng)遞加，而第八位以上的地址靠顯示時(shí)同步運(yùn)行的程序遞加。
由于輸出顯示點(diǎn)陣的時(shí)刻確定了點(diǎn)陣在屏幕上的位置，故輸出點(diǎn)陣時(shí)不能在時(shí)間上擺動(dòng)，這主要靠同步分離電路來的脈沖觸發(fā)程序處理器的總線請(qǐng)求端，然后給計(jì)數(shù)器請(qǐng)零以提高顯示程序執(zhí)行起點(diǎn)的一致性。另外，外標(biāo)準(zhǔn)鐘的時(shí)間信息到來的時(shí)間性也很強(qiáng)，若程序正在顯示則不能同時(shí)處理外鐘信息，故外來校時(shí)與判斷信號(hào)接口中設(shè)計(jì)了外標(biāo)準(zhǔn)鐘碼輸入緩沖區(qū)，使鐘碼自行進(jìn)入移位寄存器中緩存，程序處理器在顯示完點(diǎn)陣時(shí)便將移位寄存器中的時(shí)間數(shù)據(jù)讀進(jìn)來，在此過程中，如果外標(biāo)準(zhǔn)鐘恰好正在進(jìn)入移位寄存器，則此次讀的數(shù)據(jù)作廢，待下次重讀。讀進(jìn)來的數(shù)據(jù)由程序判斷不誤碼，則納入內(nèi)鐘，再根據(jù)時(shí)間碼將相應(yīng)的數(shù)碼點(diǎn)陣從字符庫(kù)中取出填至緩沖區(qū)中，再根據(jù)外來校時(shí)與判斷信號(hào)接口的狀態(tài)，選擇顯示方式以決定是否顯示臺(tái)標(biāo)和時(shí)間。臺(tái)標(biāo)和數(shù)碼的字符點(diǎn)陣庫(kù)同運(yùn)行程序都存在一片只讀存儲(chǔ)器中。
外來校時(shí)與判斷信號(hào)接口的狀態(tài)由接在其上的信號(hào)或開關(guān)位置決定，狀態(tài)有禁止顯示、可以顯示、僅半小時(shí)顯示、節(jié)目切換點(diǎn)延時(shí)顯示等，開關(guān)位置有手調(diào)內(nèi)鐘時(shí)分秒，均由程序處理器讀取后分析決定是否顯示與和是否調(diào)內(nèi)鐘時(shí)分秒。另外，上述外來校時(shí)與判斷信號(hào)接口還可在更換只讀存儲(chǔ)器后做為標(biāo)準(zhǔn)八位接口，實(shí)現(xiàn)多功能顯示，顯示區(qū)可連續(xù)填滿屏幕的80％。
邏輯開關(guān)電路由四D鎖存器和四三態(tài)門構(gòu)成，輸出寄存器電路由八位移位寄存器和非門等構(gòu)成。
迭加繼電器電路由與輸出寄存器電路相接的三級(jí)管、與三級(jí)管以及視頻信號(hào)輸入、輸出端相接的繼電器等構(gòu)成。臺(tái)標(biāo)時(shí)間迭加器是圖象信號(hào)處理和傳輸過程中的串聯(lián)設(shè)備，為增強(qiáng)其應(yīng)變能力，當(dāng)本迭加器不通電時(shí)，上述電路中的繼電器將信號(hào)輸入端直接跨接到信號(hào)輸出端。
本實(shí)用新型的任務(wù)就是這樣完成的。
本實(shí)用新型電視臺(tái)標(biāo)時(shí)間迭加器的時(shí)間信號(hào)可以由外接標(biāo)準(zhǔn)鐘自動(dòng)校準(zhǔn)，也可以在不接外接標(biāo)準(zhǔn)鐘的情況下運(yùn)行內(nèi)鐘，內(nèi)鐘可手調(diào)。本實(shí)用新型有較高的自動(dòng)化程度和穩(wěn)定性，準(zhǔn)確、穩(wěn)定、簡(jiǎn)便，可以廣泛應(yīng)用在電視屏幕上迭加白色臺(tái)標(biāo)和時(shí)間等字符。
以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作更進(jìn)一步地說明。

圖1為本實(shí)用新型實(shí)施例的外型圖。圖中，外殼1中安裝的電路2。外標(biāo)準(zhǔn)鐘3也可以安裝在同一個(gè)外殼中。圖2為本實(shí)用新型實(shí)施例的電路方塊圖。圖中可以看出，外來視頻同步分離電路4、程序處理器電路5、邏輯開關(guān)電路6、輸出寄存器電路7、迭加繼電器電路8、外來校時(shí)與判斷信號(hào)接口9以及外標(biāo)準(zhǔn)鐘10共同組成本實(shí)用新型的電路。圖3為本實(shí)用新型實(shí)施例的具體電路圖。圖中可以看出程序處理器5由CPU微處理器11、只讀存儲(chǔ)器12、讀寫存儲(chǔ)器13、六非門14、計(jì)數(shù)器15、四或門16、六非門17等電路組成；外來校時(shí)與判斷信號(hào)接口9由雙單穩(wěn)觸器發(fā)器18、數(shù)據(jù)選擇器19、移位寄存器20、數(shù)據(jù)緩沖器21等組成；迭加繼電器電路8由三級(jí)管22、繼電器23等組成。邏輯開關(guān)電路6由四D鎖存器24、四三態(tài)門25等組成，輸出寄存器電路7由八位移位寄存器26和非門27等構(gòu)成。
本實(shí)施例可自動(dòng)校準(zhǔn)于標(biāo)準(zhǔn)北京時(shí)間，準(zhǔn)確、穩(wěn)定、簡(jiǎn)便，可廣泛應(yīng)用在電視屏幕上迭加白色臺(tái)標(biāo)和時(shí)間等字符。
權(quán)利要求1.一種由機(jī)箱以及安裝在機(jī)箱內(nèi)的外來視頻同步分離電路與外來視頻同步分離電路相接的程序處理器電路、與程序處理器電路相接的外來校時(shí)與判斷接口電路和邏輯開關(guān)電路和輸出寄存器電路、與輸出寄存器電路相接最后輸出臺(tái)標(biāo)時(shí)間迭加信號(hào)的迭加繼電器電路所構(gòu)成的電視臺(tái)標(biāo)時(shí)間迭加器，其特征在于所說的程序處理器電路由CPU微處理器、與CPU微處理器相連的只讀存器和讀寫存儲(chǔ)器以及與上述電路相連的六非門、計(jì)數(shù)器、或門、與非門等邏輯電路所構(gòu)成。
2.按照權(quán)力要求1所述的電視臺(tái)標(biāo)時(shí)間迭加器，其特征在于所說的外來校時(shí)與判斷信號(hào)接口電路由將外接標(biāo)準(zhǔn)鐘時(shí)間信號(hào)輸入的雙單穩(wěn)觸發(fā)器、與雙單穩(wěn)觸發(fā)器相連的數(shù)據(jù)選擇器，與數(shù)據(jù)選擇器相連的移位寄存器，與移位寄存器相連的能輸入數(shù)據(jù)以調(diào)整內(nèi)鐘和確定顯示時(shí)間的數(shù)據(jù)緩沖器等邏輯電路所構(gòu)成。
3.按照權(quán)利要求1或2所述的電視臺(tái)標(biāo)時(shí)間迭加器，其特征在于所說的邏輯開關(guān)電路由四D鎖存器和提供唯一一條顯示緩沖區(qū)硬件地址線的三態(tài)門構(gòu)成，輸出寄存器電路由八位移位寄存器和通向微處理器刷新信號(hào)線的非門構(gòu)成。
4.按照權(quán)利要求1或2所述的電視臺(tái)標(biāo)時(shí)間迭加器，其特征在于所說的程序處理器可以使用內(nèi)存為16K，以適應(yīng)多功能顯示的只讀存儲(chǔ)器。
5.按照權(quán)利要求1或2所述的電視臺(tái)標(biāo)迭加器，其特征在于所述的迭加繼電器電路中含有斷電時(shí)能跨接輸入輸出視頻信號(hào)的繼電器。
專利摘要本實(shí)用新型公開了一種可自動(dòng)校時(shí)的電視臺(tái)標(biāo)時(shí)間迭加器。它由外來校時(shí)與判斷信號(hào)接口、外來視頻信號(hào)同步分離、內(nèi)鐘程序處理器、開關(guān)、輸出寄存器、視頻點(diǎn)陣迭加器等電路以及機(jī)箱組成?？捎赏饨訕?biāo)準(zhǔn)鐘校準(zhǔn)，也可在不接外標(biāo)準(zhǔn)鐘的情況下運(yùn)行可手調(diào)內(nèi)鐘。它采用了外來自動(dòng)校時(shí)輸入和節(jié)省顯示區(qū)地址硬件計(jì)數(shù)器的視頻點(diǎn)陣輸出電路，準(zhǔn)確、穩(wěn)定、簡(jiǎn)便，可以廣泛應(yīng)用在電視屏幕上迭加白色臺(tái)標(biāo)和時(shí)間，也可用作八位接口的多功能顯示器。
文檔編號(hào)H04N5/272GK2067052SQ90210508
公開日1990年12月5日 申請(qǐng)日期1989年12月31日 優(yōu)先權(quán)日1989年12月31日
發(fā)明者隋志國(guó), 劉衍生 申請(qǐng)人:青島市廣播電視局