專利名稱：一種電傳機磁盤適配卡的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種取代國產(chǎn)電傳機紙帶記錄介質(zhì)的智能化磁盤適配卡。
目前國內(nèi)絕大多數(shù)電信部門使用的電傳機是使用穿孔紙帶作為信息記錄的介質(zhì)，使用機械穿孔作為信息處理極為不便，大大降低了工作效率，傳送信息誤碼率大、現(xiàn)在已有一些電傳機實現(xiàn)了用磁盤作為信息記錄介質(zhì)，而且，這些磁盤適配卡存在如下不足集成度低、電路結(jié)構(gòu)復(fù)雜、磁盤讀寫速度慢；內(nèi)存容量?。淮疟P利用率低；而難與十六位微機兼容、所以對電傳信息處理的方式有限、給電信部門的工作帶來諸多不便。
本實用新型的目的提供一種智能化的磁盤適配卡，它不僅使國產(chǎn)電傳機擺脫落后的穿孔紙帶裝置，而且在磁盤的讀寫速度、內(nèi)存容量、磁盤空間利用率都超過同類產(chǎn)品，采用高集成度的磁盤控制器(FDC)芯片和軟硬件技術(shù)。
本實用新型的硬件結(jié)構(gòu)由三部分組成中央處理器(CPU)及外圍電路；磁盤及直接存貯器讀寫(DMA)控制電路及通信接口電路(如

圖1所示)。
中央處理器及外圍電路是由8位的CPU，4MH2時鐘源，固化程序只讀存貯器(EPROM)和256K位的讀寫存貯器(RAM)組成，磁盤及DMA控制電路是由磁盤控制器(FDC)，直接存貯器讀寫(DMA)二片大規(guī)模集成電路和一些控制信號芯片組成；與電傳機的并行通信接口連接電路是由二片可編程的通信接口芯片(PIO和PIA6821)組成。其連接如圖3所示，時鐘4MH2φ直接輸入CPU、CLK端，CPU DB總線分別與ROM、RAM、DMA、FDC和PID DB端對應(yīng)相接，CPU AB總線分別與上述部件對應(yīng)端相接，CPUIOW端與PIO、DMA和FDCIOW相接，同樣CPUIOR與上述三部件對應(yīng)端相接，CPUBA、BR與DMA對應(yīng)端相接，CPUMW與RAM、DMAMW相接，CPUMR與ROM RAMOE相接，DMA與FDC之TC、DREQ、DACK相同端對應(yīng)相接，外圍接口PIO之PA、PB與PIA之PB、PA對應(yīng)相接(如圖2所示)，ARDY、ASTB分別與CB1、CB2相接，PIO之BSTBBRDY分別與PIA之CA2、CA1相接；PIA的DB、IRQA、E、REST、R／W、AB與電傳機對應(yīng)總線連接，(如圖4所示)，以上為硬件配置，其軟件磁盤適配卡上的固化程序和在PC微機上的應(yīng)用軟件包，固化程序主要由三個模塊組成，基本磁盤輸入／輸出模塊、通訊及命令解釋模塊，如命令執(zhí)行模塊等。應(yīng)用軟件包主要實現(xiàn)電傳機信息格式與IBM PC文件標(biāo)準(zhǔn)格式的互換工作，這種轉(zhuǎn)換具有二個意義其一是把電傳機信息碼(包括漢字)轉(zhuǎn)換成PC機標(biāo)準(zhǔn)碼；共二是將電傳機特殊的文件格式與PC機標(biāo)準(zhǔn)文件格式的轉(zhuǎn)換。
本實用新型的工作原理當(dāng)電傳機加電或復(fù)位時，插入電傳機總線槽的磁盤適配卡的CPU自動執(zhí)行初始化和自舉程序(此程序固化在EPROM中)，初始化過程包括可編程的PIO、FDC和DMA校驗，接在適配卡上最多，為二個的磁盤驅(qū)動器，校驗RAM讀寫是否正常，最后向電傳機發(fā)自舉結(jié)果的信息碼，并等待電傳機發(fā)命令碼，當(dāng)電傳機發(fā)來讀／寫報文的命令后，CPU將分析此命令，并送有關(guān)的控制命令給FDC和DMA。FDC收到命令后，如果磁盤驅(qū)動器及磁盤工作正常，就自動向DMA提出“直接存貯存取”請求，DMA則向CPU發(fā)出總線控制請求，CPU收到請求后就將地址總線，數(shù)據(jù)總線和控制總線的控制權(quán)交給DMA、FDC就在DMA的控制下將磁盤上的數(shù)據(jù)讀入到內(nèi)存或?qū)?nèi)存的數(shù)據(jù)寫到磁盤上，當(dāng)磁盤讀寫操作完成后，DMA自動將控制權(quán)交還給CPU，此時CPU應(yīng)可對內(nèi)存中的數(shù)據(jù)進(jìn)行處理或向電傳機主機發(fā)送數(shù)據(jù)。
本實用新型之優(yōu)點采用4MH2，選用工作頻轉(zhuǎn)高的8位的CPU、不僅使驅(qū)動與PC機格式兼容的磁盤控制器和高速DMA芯片成為可能，大大提高了磁盤讀寫速度，其次是選用容量為32K字節(jié)的RAM，減少了讀盤次數(shù)，延長了磁盤驅(qū)動器的使用壽命，采用大規(guī)模的FDC和DMA芯片，使電路結(jié)構(gòu)簡單、穩(wěn)定可靠。
本實用新型的具體結(jié)構(gòu)由以下實施例及附圖給出。
圖1為電傳機適配卡的總體框圖；圖2為電傳機適配卡的PID與PIA連接圖；圖3為電傳機適配卡的電源理圖；圖4為電傳機適配卡PIO、PIA與電傳機總線連接圖；圖5為電傳機適配卡DMA的地址鎖存電路。
由圖3知，磁盤適配卡的具體結(jié)構(gòu)如上所述，其工作過程為二種狀態(tài)其一為CPU狀態(tài)，其二為DMA狀態(tài)。在CPU狀態(tài)下，中央處理器控制地址線和數(shù)據(jù)線，可實現(xiàn)從ROM的取指操作，作PIO、DMA、FDC等芯片的預(yù)置，發(fā)送和接收各接口的控制與數(shù)據(jù)信息。
當(dāng)DMA向CPU發(fā)總線請求BR信號后，CPU在完成當(dāng)前操作后，響應(yīng)請求，釋放總線并發(fā)出響應(yīng)信號BA，這樣就進(jìn)入了DMA狀態(tài)，在DMA狀態(tài)下，DMA控制器掌握了地址與數(shù)據(jù)總線的使用權(quán)，在它的控制下可實現(xiàn)存貯器與FDC之間數(shù)據(jù)的高速傳送、使得磁盤讀寫速度大大提高，PIO與PIA接口電路如圖2所示PIO的A口接收從PIA B口送來的數(shù)據(jù)，ASTB為PIA發(fā)給PIO的“數(shù)據(jù)已送出”信號，它將PIO發(fā)出中斷信號，以便CPU從PIO中取走數(shù)據(jù)，ARDY為PIO發(fā)給PIA的“數(shù)據(jù)已接收”信號，它告訴電傳機主機，可向磁盤接口發(fā)新的數(shù)據(jù)，PIA的A口則接收從PID B口來的數(shù)據(jù)，二條握手線，BSTB與BRDY的功能與PIO的A口相同。電傳機總線使用有8條數(shù)據(jù)線，5條地址線(選中PIA芯片)，中斷線IRQA，使能線E、復(fù)位線REST和讀寫控制線R／W，這些線直接由PIA驅(qū)動。圖4為DMA的地址鎖存電路，由于DMA設(shè)計中的限制，它的地址引線僅為8條，為3對16條地址線的尋址，本實用新型使用了鎖存電路，其工作原理如下在DMA送高位地址周期，鎖存器ALU的CE線有效，ALU從數(shù)據(jù)總線DB上得到從DMA發(fā)來的高8位地址數(shù)據(jù)，并鎖存于ALU中，在DMA從RAM取數(shù)據(jù)周期，ALU的EN線有效，使鎖存在ALU的高8位地址數(shù)據(jù)發(fā)送到高8位地址線AB7～15上，與DMA此時發(fā)出的低8位數(shù)據(jù)共同形成16位地址信號，對RAM進(jìn)行尋址。DMA與FDC有三條重要的控制線，它們是TC、DREQ和DACK和DACK。當(dāng)FDC完成磁盤驅(qū)動器的預(yù)置，尋道操作后，將向DMA發(fā)數(shù)據(jù)傳送信號DREQ、DMA準(zhǔn)備就緒后則向FDC發(fā)“就緒”信號DACK，此后系統(tǒng)進(jìn)入存貯器與磁盤間的直接數(shù)據(jù)傳送，直到預(yù)置在DMA中的計數(shù)為零，DMA發(fā)出“計數(shù)終止”信號TC，使FDC向CPU發(fā)中斷信號，告之磁盤讀寫操作已完。
權(quán)利要求1.一種電傳機磁盤適配卡，其特征在于由8位的CPU、4MH2時鐘，固化程序只讀存貯器(EDROM)和256K位的讀寫存貯器(RAM)組成的中央處理器(CPU)和外圍電路；由二片大規(guī)模集成電路組成磁盤控制器(FDC)，直接存貯讀寫(DMA)；由二片可編程的通訊接口芯片(PIO和PEA6821)組成的電傳機并行通訊接口電路所組成，電路連接，CPU總線DB、AB分別與ROM、RAM、PIO、PIA、DMA和FDC對應(yīng)總線端DB、AB連接；CPU、IOR、IOW信號端分別與PIO、DMA和FDC對應(yīng)端連接，CPU、MW端與DMA和RAM對應(yīng)端連接，CPU、MR端與DMAMR端、ROM、RAM之OE端相接，其中DMA與FDC之TC、DREQ和DACK對應(yīng)端相接。
2.按權(quán)利要求1所述之磁盤適配卡，其特征在于PIO與PIA之B口總線到A口總線相互連接，PIO之ASTB、ARDY、BSTB、BRDY與PIA、CB2CB1、CA2、CA1對應(yīng)連接。
3.按權(quán)利要求1所述之磁盤適配卡，其特征在于在DMA中設(shè)有地址鎖存電路，其連接是ALU DI端與DMA DB相接，AB7－15與 ALUDO連接，EN和LE由DMA供給。
專利摘要本裝置為一種磁盤適配卡，其結(jié)構(gòu)由中央處理器(CPU)及外圍電路；磁盤及直接存貯器讀寫(DMA)控制電路及通信接口電路組成，中央處理器及外轉(zhuǎn)電路由8位CPU、4MH
文檔編號H04L13/00GK2088763SQ9121029
公開日1991年11月13日 申請日期1991年3月16日 優(yōu)先權(quán)日1991年3月16日
發(fā)明者周卡達(dá), 向全萬, 朱靜 申請人:李曉明, 朱靜