專利名稱：位同步器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及位同步器，特別涉及最好供借助兆赫茲范圍的時鐘頻率進行操作以及由于現(xiàn)實原因不能夠同時傳送單獨的時鐘信號的通信系統(tǒng)使用的位同步設(shè)備。
引言實際振幅、信號頻率和傳輸速率之間的關(guān)系對于系統(tǒng)中的同步通信是重要的。當信號延遲過大時，就不能夠在接收機一側(cè)可靠地解釋數(shù)據(jù)。迄今大多數(shù)電子通信系統(tǒng)運行在大約幾十兆赫茲或以下的時鐘頻率。對于大多數(shù)系統(tǒng)尺寸而言，這就意味著可以按照使時鐘信號在整個系統(tǒng)內(nèi)能夠有效地進行定時的方式來產(chǎn)生它們，并且傳輸延遲通常小于時鐘周期。信號能夠以大約為真空中光速一半的速度在大多數(shù)媒體、例如電纜、印制電路板、光纖和集成電路中傳送。
隨著系統(tǒng)速度增大，對時鐘分配的要求越來越高。通過準確地進行平衡，可以這樣地進行定時分配，即時鐘信號將同時地到達系統(tǒng)中它們被使用的全部位置。這樣就能夠以公共延遲上限，在系統(tǒng)的選定部分之間進行通信，以便不超過接收定時部件的建立時間和保持時間(臨界范圍)。當使用更高的時鐘頻率時，系統(tǒng)中的全部信號就不再能夠在一個時鐘周期的時間內(nèi)到達它們各自的目的地。通常部分信號必須在該時間間隔結(jié)束之前到達它們的目的地，而其它信號可以被允許在較晚的時間期間內(nèi)到達。利用這一點并把系統(tǒng)的大部分關(guān)鍵部分緊密地集成起來，就能夠使用更高的時鐘頻率和甚至高到某些信號的傳輸延遲是周期時間的幾倍的頻率。為了能夠可靠地接收這種信號，接收功能必須能夠檢測輸入信號的相位和正確地處理相對于本地時鐘的任何相位比值。在現(xiàn)代數(shù)字系統(tǒng)中使用高的時鐘頻率，在許多情況下，傳輸中可能出現(xiàn)的時延將達到相當于一個數(shù)據(jù)位的時間的數(shù)量級。
背景技術(shù)：
說明電信系統(tǒng)在相當長的時間內(nèi)一直是上述情況的例外。在這種情況下，通信系統(tǒng)之間的距離如此之長以致在中等信號頻率早已需要同步。在這方面主要應(yīng)用了兩種方法1)數(shù)據(jù)信號和時鐘信號都從信號源傳輸至目的地，接收機接收時鐘信號來解釋數(shù)據(jù)信號。當解釋數(shù)據(jù)時，同樣必須使時鐘和數(shù)據(jù)信號適應(yīng)傳輸延遲。
2)借助所謂的PLL技術(shù)、利用振蕩電路或鎖相環(huán)重新產(chǎn)生時鐘。這需要使用線路碼。在解釋之后，在大多數(shù)情況下，同樣需要在進一步處理之前將數(shù)據(jù)傳送給接收機系統(tǒng)的時域。這適用于上述兩種技術(shù)。為此需要雙端口存儲器功能。一般來說，在這些系統(tǒng)中只有少數(shù)信號需要同步。
美國專利No.4,181,975號公開了例如用于時鐘信號和數(shù)據(jù)信號都被傳輸情況下的數(shù)字延遲線。該裝置闡明了產(chǎn)生數(shù)字連續(xù)延遲的技術(shù)，該技術(shù)取代了通常使用的增量模擬延遲元件，當要被延遲的信號是數(shù)字數(shù)據(jù)位或脈沖時，這些元件有時會在相鄰信號之間造成相互調(diào)制。這相當于以上在小段1)中所述的過程。
美國專利No.5,003,561號公開了接收二進制數(shù)字信號的另一方法，該二進制數(shù)字信號可同樣包含相移或抖動，被時鐘信號所伴隨，該時鐘信號可以具有相對于該數(shù)字信號的無論任何所需的相位，并且在頻率方面可以略微偏離該數(shù)字信號的位序列頻率。
例如在美國專利No.4,535,459中給出了根據(jù)前面小段2)恢復(fù)時鐘的例子。借助兩個雙穩(wěn)態(tài)D觸發(fā)器、兩個異或門和一可變頻率的可控振蕩器實現(xiàn)這一例子。NRZ(不歸零)系統(tǒng)的一相應(yīng)系統(tǒng)如美國專利No.5,117,135所述。
數(shù)字相位調(diào)整的另一個例子在美國專利No.4,821,296號中給出。這一例子利用了輸入信號的已知同步位速度的優(yōu)點和這一事實即這些信號是相對純凈的，在這一例子中，在本地時鐘的兩個相位0°和180°對數(shù)據(jù)進行取樣，假定這兩個取樣值之一將包含正確數(shù)據(jù)。在相同發(fā)明人的相應(yīng)美國專利No.4,756,011中描述了類似的技術(shù)，根據(jù)這一技術(shù)，在本地時鐘的相位角0°、90°、180°和270°取得取樣值。這一技術(shù)以在具有許多輸入信號的較大系統(tǒng)中使用大量寄存器來實現(xiàn)相位調(diào)整為基礎(chǔ)。
在當前許多系統(tǒng)中使用了無數(shù)高頻數(shù)據(jù)信號，在實際的系統(tǒng)中使用以及用于外部通信。沒有同步就不能夠以管理系統(tǒng)所需的高精度來控制傳送延遲。在這樣的系統(tǒng)中，大多數(shù)信號需要同步，以上在小段1)和2)中說明的方法在這一環(huán)境中有某些不足。
傳送時鐘和數(shù)據(jù)信號的方法1)加倍了每一信號的連接數(shù)目。與電路或電路板的連接數(shù)目長時間以來一直是一種限制設(shè)計因素。雖然對于大多數(shù)信號不能夠?qū)崿F(xiàn)連接數(shù)目的加倍，但對于少數(shù)信號，連接數(shù)目的加倍通?？杀唤邮堋?br> 方法2)的振蕩電路或PLL裝置需要精確的時間控制元件，這些控制元件同樣占用了少有的引腳。每一信號，方法1)和2)都需要雙端口存儲器。
本發(fā)明克服了這些不足，全部數(shù)據(jù)信號都能夠在本地的時間控制域內(nèi)被利用公共時鐘信號來進行相位調(diào)整，因此都不需要雙端口存儲器功能。發(fā)明概述具有大的調(diào)整范圍和寬的帶寬的延遲線結(jié)構(gòu)需要多個延遲部件級聯(lián)連接，每一個這種部件貢獻全部延遲的一部分。數(shù)據(jù)信號的波形需要在每一延遲級后的放大器級中被恢復(fù)。與此同時，為了減少抖動和失真，必須減少廷遲級的數(shù)目。這意味著可調(diào)延遲級和波形再現(xiàn)級都被適當?shù)胤聪?，因此它們合起來就變成非反相的。這意味著在上升沿和下降沿(或脈沖波前)之間延遲方面的任何差別都將在級聯(lián)電路中被累加。這種波形失真在象這樣的級聯(lián)的延遲鎖相環(huán)中是非常麻煩的。輸出波形是輸入信號的延遲的復(fù)制品是必需的。在大多數(shù)的功能情形中，脈沖失真將導(dǎo)致數(shù)據(jù)惡化。為了避免這點，根據(jù)本發(fā)明，對于例如數(shù)目上升沿，延遲部件作為可調(diào)整廷遲部件，而對于下降沿，延遲部件作為波形恢復(fù)部件。該延遲部件是反相的。這意味著可以同從偶數(shù)個相互相同的延遲部件來構(gòu)成級聯(lián)電路鏈，在該級聯(lián)電路中，奇數(shù)部件延遲例如上升沿和恢復(fù)下降沿。具有偶數(shù)順序的部件同樣這樣做，但由于這些部件對反相數(shù)據(jù)進行操作，所以效果是相反的，即延遲下降沿和恢復(fù)上升沿。這樣一來，在信號通過延遲線的過程中，每一次的信號變化都將獲得所需的可調(diào)延遲和信號改善之間的交替。由于全部部件都是一樣的，并利用同一類器件對同一類數(shù)據(jù)邊沿起作用，所以對于偶數(shù)個部件，脈沖失真將非常小。
通過用偏置網(wǎng)絡(luò)來控制邊沿之一的邊沿速率可獲得可調(diào)延遲。在該斜波到達輸入閾值之前，后面的脈寬恢復(fù)級將把其解釋為低電平。在該斜波信號仍然接近該恢復(fù)級的閾值時，該脈寬恢復(fù)級則迅速地進行切換。為了避免串話效應(yīng)和為了迅速地為前面的級準備好對于下一個數(shù)據(jù)邊沿它應(yīng)當具有的恢復(fù)功能，每一級都具有反饋通路，只要達到了接收機級的閾值電壓，該反饋通路就迅速地將該斜波邊沿改變?yōu)闈M邏輯電平。
在大多數(shù)系統(tǒng)中，不能夠在公共時鐘和各個數(shù)據(jù)信號之間保證穩(wěn)定的相位關(guān)系。因此，位同步器必須能夠處理時鐘和數(shù)據(jù)之間的相移。由于相位調(diào)整器的延遲調(diào)整范圍是有限的，所以當所要求相移達到超出可用范圍時，鎖定延遲環(huán)路將固定在錯誤操作狀態(tài)。為了保證功能，使用兩個相位調(diào)整器進行交替操作。設(shè)計相位調(diào)整器來覆蓋至少一個單位時間間隔的延遲調(diào)整范圍。一旦現(xiàn)用相位調(diào)整器由于用驅(qū)動相位比跟隨數(shù)據(jù)而達到它的延遲調(diào)整范圍時，它被控制在反饋環(huán)路中找到恰好在現(xiàn)有延遲調(diào)整范圍之內(nèi)的平衡，直到時鐘啟動閑置或空閑的相位調(diào)整器。
根據(jù)相移的方向，對于現(xiàn)用相位調(diào)整器來說，這是在位流中提前或推后一個位。當該剛被啟動的相位調(diào)整器變成被鎖定狀態(tài)時，位同步控制邏輯就命令從該位同步控制邏輯接收輸出數(shù)據(jù)的邏輯期待來自其它相位調(diào)整器的數(shù)據(jù)。它還通知該接收邏輯已出現(xiàn)的相移的類型。該接收邏輯利用這一信息來在切換期間正確地處理輸入數(shù)據(jù)。如果數(shù)據(jù)速率大于時鐘速率，該接收邏輯在切換期間將從兩個相位調(diào)整器接收數(shù)據(jù)。如果數(shù)據(jù)速率小于時鐘速率，該接收邏輯就必須在切換期間按順序補償按照相繼的時間間隔出現(xiàn)的同一數(shù)據(jù)位。通過使一個相位調(diào)整器利用反相時鐘信號進行操作，必要的工作范圍就可以從兩個單位間隔減少到一個單位間隔。
借助被用來保證工作范圍的上限和下限不被超出的相位調(diào)整器延遲控制電壓來實現(xiàn)位同步器的相位調(diào)整器的操作控制。當延遲控制電壓過高或過低時就會引起切換或變化。通過將延遲電壓和基準電壓作比較來確定可用延遲功能范圍的極限點。由于相位調(diào)整的可用延遲功能范圍依賴于電源電壓、電路特性和溫度，所以使用了自適應(yīng)基準電壓產(chǎn)生器。
發(fā)明目的本發(fā)明的第一個目的是提供在所述接收機的時間域中對在接收機中所接收的數(shù)據(jù)位流進行解釋的位同步器。
本發(fā)明的另一個目的是提供位同步器的操作控制，根據(jù)對現(xiàn)用相位調(diào)整器延遲控制電壓的監(jiān)測交替地啟動和停止第一和第二相位調(diào)整器。
本發(fā)明的第三個目的是提供位同步器的相位調(diào)整器，該相位調(diào)整器不傳送相位相關(guān)的時鐘信號就能夠保證被傳送的數(shù)據(jù)信號在其被位于接收機時間域中的同步或近同步時鐘信號選通的時刻是有效的。
本發(fā)明的另一個目的是提供相位調(diào)整器的差動延遲線，其中該延遲線由一對反相元件組成，這兩個元件都具有用于上升沿的可控延遲和用于下降沿的脈沖波形恢復(fù)功能，或者具有用于下降沿的可控延遲和用于上升沿的脈沖波形恢復(fù)功能。
本發(fā)明的另一個目的是提供自適應(yīng)基準電壓產(chǎn)生器，它將控制功能控制操作來交替地啟動和停止位同步器中的第一和第二相位調(diào)整器，以便在所述接收機的時間域中對在該接收機中接收的數(shù)據(jù)位流進行解釋。
附圖概述現(xiàn)在參看本發(fā)明的示范性實施例和附圖更詳細地描述本發(fā)明，圖中

圖1簡要地表示已有技術(shù)的延遲元件和相應(yīng)的脈沖波形；圖2是表示發(fā)明的延遲線的方框圖；圖3簡要地表示具有脈沖寬度重新設(shè)定的數(shù)據(jù)位延遲；圖4表示根據(jù)本發(fā)明的具有一對級聯(lián)反相元件的差動延遲部件；圖5是圖4的差動延遲部件中的脈沖波形的時序圖；圖6表示根據(jù)本發(fā)明，在差動延遲部件中的相互相同的反相元件之一的電路實施例；圖7是根據(jù)本發(fā)明的包括兩個相位調(diào)整器的位同步器中的相位調(diào)整部分的方框圖；圖8表示根據(jù)本發(fā)明，在位同步器中的第一和第二相位調(diào)整器的功能區(qū)域；圖9a利用信號波形表示在連續(xù)地從D1切換到D2時，作為位同步器的輸出信號的PHA1的報警信號ALO1或AHI1和PHA2的合成信號INSYNC2之間的關(guān)系；以及圖9b用更大的比例表示由于數(shù)據(jù)具有比時鐘更低或更高的頻率而在進行D1和D2之間的切換的時刻，圖9a中的部分信號波形。
示范性實施例的描述為了將脈沖信號延遲一段選定的時間，通常需要將延遲劃分為一些固定或可變遞增的單個延遲。圖1表示按照當前技術(shù)觀點的延遲級，該延遲級使用了其時間常數(shù)可被控制電壓CRTL控制的RC連接。分別表示了在測量點1、2和3的傳送脈沖。由當前技術(shù)觀點提供的解決方案的困難在于必須對要被延遲脈沖的上升沿和下降沿進行同樣程度的延遲。換句話說，例如在測量點2處的脈沖邊沿必須具有完全相同的斜率，在后面的反相器的觸發(fā)閾值上，在測量點3處被恢復(fù)的延遲脈沖的前沿和后沿之間獲得相同的時間長度。如果不能得到，則當脈沖通過這樣的數(shù)字延遲線時，它就會逐步地縮短或拉長。如果脈沖被縮短，就會有脈沖變得過短而無法被正確地解釋或者脈沖完全消失的危險。當脈沖被拉長時，脈沖就會逐漸合并到另一個脈沖中去，使數(shù)據(jù)位信號的信息內(nèi)容模糊不清。
圖2表示供根據(jù)本發(fā)明設(shè)計的位同步器的相位調(diào)整器使用的數(shù)字延遲線。所示延遲線由一些差動延遲部件DDE組成，后者又由一對相互相同的反相元件組成，它們具有用于信號上升沿或信號下降沿的可調(diào)時廷。
圖3利用三個時序圖1、2和3來簡要地表示具有脈沖寬度重新設(shè)定的數(shù)據(jù)位延遲。圖1具有給定脈寬的信號a被在第一反相元件中的延遲級進行處理，在所示的情況下，該輸入信號的上升沿被延遲了可調(diào)延遲DLY。時序圖3表示在信號a的上升沿被延遲了時間DLY之后，在該脈沖已被反相為脈沖波形上的同一時刻，該第一反相元件的輸出信號。第一反相元件的輸出信號在時間間隔t2之后向應(yīng)在時刻t1的正輸入信號而變?yōu)樨撔盘?。從另一方面來說，反相元件通過在時刻t3立即變?yōu)檎盘?，幾乎立即地響?yīng)輸入信號a的下降沿。換句話說，由于反相元件對于下降沿沒有可察覺的延遲，所以反相脈沖點基本上在與脈沖a的下降沿相同的時刻終止。換言之，脈沖a在被延遲的同時被縮短了。為了保持正確的脈沖寬度，脈沖b被加在另一相同的反相元件上，該反相元件對于輸入信號的上升沿具有相同的可調(diào)延遲DLY。當脈沖b在時刻t3變?yōu)檎盘柕臅r刻t3，該第二反相元件將立即切換到高輸出信號，在時刻t4之前將不會出現(xiàn)，即在延遲DLY之后第二反相元件輸出信號的下降或落下。
圖4是表示根據(jù)本發(fā)明的延遲部件DDE的方框圖，包括第一反相元件INV1和第二反相元件INV2。
相互相同的反相元件INV1和INV2具有差動輸入端和輸出端以及反饋輸入端FB和FB。每一輸入元件還有用于控制電壓的輸入端CTL，在最佳實施例中，該輸入端確定下降沿的延遲時間。輸入端CTL上的控制電壓確定在這一情況下用來獲得要被延遲的脈沖信號的下降沿的時廷的斜波信號的斜率，如圖4所示。
圖5表示5個時序圖，其中1′、2′和3′相應(yīng)于在圖3所示延遲部件中的反相元件INV1和INV2的邏輯輸入和輸出信號，而時序圖2″和3″表示在電平恢復(fù)之前在每一反相元件中的電子信號。信號1′表示在時刻t11和t12之間變?yōu)楦唠娖降拿}沖。第一反相元件檢測信號1′并產(chǎn)生在t11開始的反相信號2″。第一反相元件具有用于脈沖信號1′的下降沿的可調(diào)延遲。通過在信號1′變?yōu)樨摃r在t13啟動一斜波信號來產(chǎn)生這一延遲。當該斜波信號到達給定閾值時，該斜波信號轉(zhuǎn)換成為滿邏輯電平，該滿邏輯電平為脈沖信號1′的下降沿產(chǎn)生了延遲DLY＝t13-t14。這一邊沿的電平然后在反相元件INV1中被恢復(fù)，產(chǎn)生了信號2′并將其提供給第二反相元件INV2。相應(yīng)地，信號2′的第一個下降沿為第二反相元件INV2啟動了一斜波信號。在相應(yīng)的閾值處，該斜波信號在時刻t12產(chǎn)生了信號3″的上升沿的滿邏輯電平，由此產(chǎn)生了延遲DLY＝t11-t12＝t13-t14。這一邊沿的電平然后在反相器INV2中被恢復(fù)并且從延遲部件DDE輸出信號3′。斜波信號閾值通常是邏輯值“0”和邏輯值“1”之差的一半。利用引線CTL上的輸入電壓來設(shè)定斜波信號的斜波，即下降沿輸入的反相元件翻轉(zhuǎn)的時間常數(shù)。當?shù)竭_閾值以及輸入Q和輸出Q變?yōu)楦唠娖綍r，如將參看圖6更詳細地描述的那樣，該圖更詳細地表示發(fā)明的反相元件，在INV1的輸入端利用從分別在INV2上的輸出端Q和Q到分別在INV1上的輸入端FB和FB的反饋短路斜波信號的時間常數(shù)。
圖6表示根據(jù)本發(fā)明的具有用于脈沖下降沿的可控時間常數(shù)的反相元件的電路的最佳實施例，以及延遲部件DDE中相應(yīng)的INV1或INV2。該反相元件由13個晶體管組成，并將作為一個單元集成在例如硅片這樣的基片或晶片上，許多這種元件可以固定在同一芯片上。晶體管T1-T6由具有P溝道的場效應(yīng)結(jié)構(gòu)組成，而晶體管T7-T11由具有N溝道的場效應(yīng)結(jié)構(gòu)組成，晶體管T12和T13是兩個NPN型的雙極晶體管。該元件具有差動輸入IN和IN以及差動輸入Q和Q。引線IN與晶體管T1和T7的柵極連接，而引線IN與晶體管T4和T9的柵極連接。輸出端Q接在晶體管T8和雙極晶體管T12的發(fā)射極之間，輸出端Q接在晶體管T10和雙極晶體管T13的發(fā)射極之間。晶體管T3和T6的柵極分別與反饋輸入端FB和FB連接，而晶體管T2和T5的柵極與用于斜波控制電壓的輸入端CTL連接。
雙極NPN晶體管構(gòu)成低輸出阻抗的電流放大級。包括P溝道的場效應(yīng)管在低輸入電平下導(dǎo)電，而包括N溝道的場效應(yīng)晶體管在高輸入電壓下導(dǎo)電。晶體管T1、T7和T4、T9構(gòu)成了切換到電壓下降沿由時間鏈路控制的反相級，該時間電路由分別在雙極NPN晶體管T12和T13中的寄生電容和基極-發(fā)射極電容的組合以及分別在T2和T5中的、受到輸入端CTL提供的電壓的控制的溝道電阻來構(gòu)成。當給晶體管T3和T6的各自柵極施加低電位時，這些晶體管將短路各自的并聯(lián)電阻T2和T5，導(dǎo)致了在時間鏈路中提供時間常數(shù)的溝道電阻的短路。因此，圖6所示電路的功能相當于在圖5中用時序圖說明的功能。
由于分別根據(jù)圖4和6的具有兩個反相元件INV1和INV2的延遲部件DDE的對稱結(jié)構(gòu)，所以在原理上根據(jù)圖2構(gòu)成任何所需延遲的延遲線相對較容易。在數(shù)字信號的每次遞增延遲之后，確保脈寬被維持，并且與此同時用偶數(shù)個反相元件就獲得了清晰的脈沖波形并由此實現(xiàn)非常低的信號失真。因為每一DDE都是對稱設(shè)計的，所以從INV2的各個輸出端Q和Q反饋到INV1的各個輸入端FB和FB，以及將在延遲部件DDE中的INV1的輸出端Q和Q的信號回送給在前面的延遲部件DD1中的INV2的輸入端FB和FB就相對較容易。換句話時，利用反相元件INV2和INV1按照這樣的方式構(gòu)成了延遲部件DDE′，因此根據(jù)本發(fā)明經(jīng)常地獲得了到達前面級的這一反饋。構(gòu)成延遲線的全部DDE中的反相元件的全部輸入CTL一起與公共控制電源連接，該公共控制電源確定每一DDE的遞增延遲，并由此確定了在組合的數(shù)字延遲線中的全部延遲。
這樣選擇在這樣一條差動延遲線中的延遲部件DDE的數(shù)目，這樣能夠獲得的全部延遲將達到例如要被延遲信號的一個單位時間間隔，例如對于每一個DDE為10％，雖然對于DDE理論上能夠調(diào)整最高幾乎到脈沖寬主的100％。因此，利用一些DDE就構(gòu)成了其數(shù)字輸入信號的延遲能夠容易地被電壓控制的相位調(diào)整器。
如圖7所示，利用兩個相位調(diào)整器PHA1和PHA2構(gòu)成了位同步器，每一個相位調(diào)整器包括本發(fā)明的相應(yīng)差動延遲線。這兩個相位調(diào)整器具有略微不同的相位調(diào)整范圍，第一相位調(diào)整器PHA1的相位調(diào)整范圍從最小值延伸至具有至少一個單位時間間隔量級的第一最大值，而第二相位調(diào)整器PHA2的相位調(diào)整范圍從最小值最好加上至少一半的單位時間間隔延伸至第二最大值，整個范圍至少相當于一個單位時間間隔。兩個相位調(diào)整器PHA1和PHA2的調(diào)整范圍的例子如圖8所示。為了減小相位調(diào)整器的必要調(diào)整范圍，在這一情況下已給相位調(diào)整器PHA2施加了反相的時鐘信號。這樣一來，在相位調(diào)整器的工作范圍中就獲得了一半位時間間隔的偏移。這樣設(shè)計PHA1和PHA2，即使它們分別能夠在略大于上限報警電平AHI1和AHI2以及在略小于下限報警電平ALO1和ALO2的范圍內(nèi)運行，由此提供功能余量。根據(jù)圖8，PHA1和PHA2的相應(yīng)余量是+π和-π，而所示實施例的工作區(qū)域是2π。
在另一個相位調(diào)整器被禁止或處于停止狀態(tài)時使一個相位調(diào)整器有效或被啟動地切換由圖7中標為CONTR的功能控制來進行控制。這一控制功能保證了現(xiàn)用相位調(diào)整器能夠在其相位控制范圍內(nèi)很好地運行。該功能控制進行操作來保證第一相位調(diào)整器被啟動而第二相位調(diào)整器處于其停止狀態(tài)，一旦由于跟隨近同步本地時鐘和位數(shù)據(jù)流之間的變化的相位關(guān)系的緣故而出現(xiàn)第一現(xiàn)用相位調(diào)整器移出了其延遲調(diào)整范圍的危險，處于停止狀態(tài)的第二相位調(diào)整器就將把相位調(diào)整接過來。處于停止狀態(tài)的第一相位調(diào)整器在第二現(xiàn)用相位調(diào)整器處于移出其延遲調(diào)整范圍的危險中時也將立即接過來進行相位調(diào)整。功能控制只通過主要監(jiān)測提供給現(xiàn)用相位調(diào)整器的控制輸入端CTL的控制電壓就實現(xiàn)了這一目的。
根據(jù)圖7所示的實施例，要被延遲的數(shù)字信號D通過兩個相位調(diào)整器PHA1和PHA2，它們再輸出各自的信號D1和D2。功能控制CONTR根據(jù)兩個相位調(diào)整器PHA的信號INSYNC、ALO和ALI決定應(yīng)當轉(zhuǎn)換信號D1和D2的哪一個。換言之，功能控制確定相位調(diào)整器PHA1和PHA2的哪一個是現(xiàn)用相位調(diào)整器。兩個相位調(diào)整器PHA1和PHA2還都獲得了時鐘信號CL作為其基準，在所示的情況下，PHA2將接收經(jīng)反相的、即大體上被移位了半個時間間隔的這一時鐘信號，這導(dǎo)致了圖8所示的工作范圍的偏移。過高報警信號AHI和過低報警信號ALO表示例如相位調(diào)整范圍的上限和下限?；鶞市盘朢EFH1、REFN1、REFL1和REFH2、REFN2、REFL2也提供給相應(yīng)的相位調(diào)整器PHA1和PHA2，以便產(chǎn)生提供給功能控制的信號AHI、ALO、INSYNC，使其邏輯能夠確定哪一個相位調(diào)整器以已知方式來操作最有利。
基準電壓REFH規(guī)定相位調(diào)整范圍的上限，基準電壓REFN規(guī)定相位調(diào)整范圍的標稱中心區(qū)域，基準電壓REFL規(guī)定相位調(diào)整范圍的下限，它們都由自適應(yīng)基準電壓產(chǎn)生器來產(chǎn)生，根據(jù)本發(fā)明，該自適應(yīng)基準電壓產(chǎn)生器使用包括了與在實際位同步器的相位調(diào)整器PHA1和PHA2中所用的差動延遲線相同的差動延遲線的同一類相位調(diào)整器。
自適應(yīng)基電壓產(chǎn)生器于是使用了相同的相位調(diào)整器來產(chǎn)生基準電壓，這些基準電壓規(guī)定了在位同步器中的有關(guān)的可用延遲范圍。每一基準電壓產(chǎn)生器同樣包括兩個相位調(diào)整器，其中一個相位調(diào)整器的控制電壓是強制性的，以使其延遲是在主要的功能狀態(tài)期間可被獲得的最小延遲。啟動另一相位調(diào)整器的反饋環(huán)路，這樣調(diào)整延遲，使得不是相對時鐘信號來調(diào)整相位，而是使延遲線的輸出數(shù)據(jù)的相位與從延遲線到達的數(shù)據(jù)的相位保持一致，從而強迫使其工作在最小延遲。雖然傳送給被強制為最小延遲的延遲線的信號在一系列雙穩(wěn)態(tài)觸發(fā)器中被首先延遲并且/或者被立即進行存儲，但給兩條延遲線都傳送固定模式的同一數(shù)據(jù)信號。就產(chǎn)生低報警電平或閾值的第一基準電壓產(chǎn)生器來說，將該固定的數(shù)據(jù)模式延遲半個時鐘周期的一個中間存儲器是合適的。這意味著第二相位調(diào)整控制電壓將是這樣的電壓，在這一電壓下，延遲等于在相位調(diào)整器沿下降方向已不可調(diào)的電平下的半個單位時間間隔。這一電壓電平作為下限延遲報警電壓從基準電壓產(chǎn)生器輸出。位同步器能夠?qū)⑦@一電平作為位同步器中的相位調(diào)整器的延遲下限。半個單位時間間隔在剛被啟動的相位調(diào)整器尋找其平衡狀態(tài)期間給現(xiàn)用相位調(diào)整器提供了足夠的相移余量。
在以類似方式操作的第二基準電壓產(chǎn)生器中產(chǎn)生報警上限。唯一的區(qū)別在于，輸入給基準電壓電生器的兩個相位調(diào)整器的模式在時域中的偏移是例如一個半單位時間間隔而不是半個單位時間間隔。位同步器將利用這一基準電壓來監(jiān)測各個相位調(diào)整器，以便不以過大的延遲范圍進行操作。如上所述，這樣設(shè)計延遲線，使其能夠運行直到超過報警上限的延遲范圍，以便在交接過程期間為給定的重疊提供余地，見圖8。因為相位調(diào)整器的可用延遲操作范圍除了依賴于輸入數(shù)據(jù)信號的相位外當然還依賴于電源電壓、電路特性和溫度，所以自適應(yīng)電壓產(chǎn)生器也是重要的。
圖9a簡要地表示PHA1是現(xiàn)用的以及其信號D1是位同步器輸出信號的狀態(tài)。在給定的時刻達到報警電平ALO1或AHI1。控制部件CONTR利用REFN2將PHA2控制在其工作范圍的中心區(qū)域。在短的時間間隔之后，PHA2到達穩(wěn)定狀態(tài)，于是將信號INSYNC2設(shè)定為“真”，表示PHA2現(xiàn)在已被鎖定到具有正確延遲的輸入信號。當控制部件CONTR接收到表示相位調(diào)整器的正確相位調(diào)整的信號INSYNC2時，控制部件CONTR就將輸出信號從D1改變?yōu)镈2。圖9b更確切地說明對于數(shù)據(jù)具有比時鐘低或高的頻率來說如何實現(xiàn)這一改變?？刂撇考﨏ONTR告知接收邏輯(未示出)已出現(xiàn)的相移的類型。接收邏輯利用這一信息來在切換期間正確地處理輸入數(shù)據(jù)。如果數(shù)據(jù)速度大于時鐘速度，接收邏輯就將在切換期間處理來自兩個相位調(diào)整器的數(shù)據(jù)。如果數(shù)據(jù)速度低于時鐘速度，接收邏輯就必需在切換期間補償例如，按照相繼的時間間隔出現(xiàn)的同一數(shù)據(jù)位39。當新的狀態(tài)出現(xiàn)時，就可以對于PHA1完成相應(yīng)的操作，以便獲得報警電平ALO2或AHI2，PHA1被信號INSYNC1同步，以便能夠變回D1。
因為對相位調(diào)整器的延遲控制電壓進行了控制，使得延遲將按照等于時鐘和數(shù)據(jù)之間的相移的值進行改變，所以位同步器能夠處理相對于自身時鐘為近同步的數(shù)據(jù)信號。這樣一來，輸出信號相對于時鐘就獲得了穩(wěn)定的相位，即它被同步了。由于相位調(diào)整器是有有限的工作范圍，所以相位偏移通過迫使相位調(diào)整器超出其允許的工作范圍就會造成故障。因此，相位調(diào)整器在超出其允許的工作范圍的危險成為現(xiàn)實之前，利用信號AHI或ALO及早地告訴控制邏輯它正在接近其工作范圍的上限或下限?？刂七壿嬐ㄟ^啟動一直不起作用的相位調(diào)整器來作出響應(yīng)。不起作用的相位調(diào)整器被基準電壓REFN強迫進入其工作范圍的中心區(qū)域。如圖8所示，這樣選定報警電平或閾值A(chǔ)HI和ALO，以便當現(xiàn)用相位調(diào)整器操作在報警電平附近時，不起作用的相位調(diào)整器的延遲環(huán)路將處于所述工作范圍的中心附近的平衡狀態(tài)。當現(xiàn)用相位調(diào)整器超出報警電平時，一直不起作用的相位調(diào)整器被啟動。該相位調(diào)整器于是尋找在工作范圍的中心區(qū)域附近的平衡狀態(tài)，以便實現(xiàn)正確的同步。當這一相位調(diào)整器已達到平衡狀態(tài)時，其傳送給控制邏輯的標記INSYNC被設(shè)定為“真”，控制邏輯于是通過切換現(xiàn)用相位調(diào)整器來作出響應(yīng)。
根據(jù)本發(fā)明，通過利用由包括具有用于信號上升沿或信號下降沿的時廷的一對反相元件的延遲部件組成的數(shù)字延遲線就能夠構(gòu)成位同步器，所述時廷可通過施加的電壓電平來控制，所述位同步器能夠按照本地同步時域?qū)斎霐?shù)據(jù)位流的相位進行調(diào)整，以便以有利的方式和無信號失真地對位數(shù)據(jù)流進行簡單的解釋和處理。
權(quán)利要求
1.用于相位調(diào)整器中的延遲線的差動延遲部件，其特征在于，每一延遲部件(DDE)包括一對反相元件(INV1、INV2)，第一反相元件延遲數(shù)據(jù)位流中的各個脈沖的第一或第二邊沿，而第二反相元件恢復(fù)該脈沖的第二或第一邊沿，以便保持數(shù)據(jù)位流中的脈沖寬度信息。
2.權(quán)利要求1的差動延遲部件，其特征在于，該延遲部件(DDE)具有對脈沖上升沿的可控延遲。
3.權(quán)利要求1的差動延遲部件，其特征在于，該延遲部件(DDE)具有對脈沖下降沿的可控延遲。
4.權(quán)利要求2或3的差動延遲部件，其特征在于，成對地組成的差動延遲部件(DDE)的每一反相元件(INV1、INV2)還起將被作用和被延遲的邊沿恢復(fù)為正確的邏輯電平的電平恢復(fù)級的作用。
5.權(quán)利要求2或3的差動延遲部件，其特征在于，兩個級聯(lián)反相元件(INV1、INV2)的對稱結(jié)構(gòu)，各對其相應(yīng)的要被延遲的脈沖邊沿進行相同的操作，保證被延遲脈沖的寬度將等于原來脈沖的寬度。
6.權(quán)利要求5的差動延遲部件，其特征在于，從后面的反相元件(INV2)至前面的反相元件(INV1)的、用于在前面元件的延遲時間間隔的末尾保證前面元件的穩(wěn)定的輸出電平的正反饋通路，所述反饋通路還起最小化非延遲邊沿的內(nèi)部位干擾的作用。
7.權(quán)利要求6的差動延遲部件，其特征在于，通過產(chǎn)生確定相應(yīng)于要被延遲的邊沿的斜波電壓的斜率的可調(diào)電壓、通過偏置網(wǎng)絡(luò)借助斜波電壓控制要被延遲的邊沿的邊沿速率來獲得在延遲部件(DDE)中的延遲，一旦到達被確定的閾值電壓，反饋通路就迅速地將該邊沿斜波電壓改變?yōu)闈M邏輯電平；其特征還在于在其它邊沿的斜波電壓仍保持接近被確定的閾值時，所述反相元件對中的第二反相元件迅速發(fā)生變化。
8.根據(jù)上述任一權(quán)利要求的差動延遲部件，其特征在于每一反相元件(INV1、INV2)由多個N溝道(T1-T6)和P溝道(T7-T11)的場效應(yīng)晶體管以及還有通過在同一基片上進行集成和互連X來形成的至少兩個輸出晶體管(T12-T13)，多個包括一對這樣的反相元件的延遲部件構(gòu)成了數(shù)字延遲線，不需要該集成反相元件中的電阻或電容形式的其它元件，該數(shù)字延遲線的延遲時間被模擬電壓進行控制。
9.權(quán)利要求8的差動延遲部件，其特征在于，每一反相元件(INV1、INV2)包括兩個構(gòu)成低阻抗的電流放大輸出級的雙極輸出晶體管(T12、T13)。
10.包括根據(jù)上述一個或多個權(quán)利要求的延遲部件的差動延遲線，其特征在于，具有從后面各級至前面各級的、用于在前一級的延遲時間間隔的末尾保證前一級的穩(wěn)定的輸出電平的正反饋通路的延遲部件(DDE)，所述反饋通路還起最小化非延遲邊沿的內(nèi)部位干擾的作用。
11.在具有高的時鐘速率的通信系統(tǒng)的接收機中延遲數(shù)字位數(shù)據(jù)流以便解釋數(shù)字位數(shù)據(jù)流的相位調(diào)整器，該相位調(diào)整器被設(shè)置了反饋控制環(huán)路，其特征在于，只有位數(shù)據(jù)流被傳送給該接收機，不必單獨傳送基準時鐘信號，位數(shù)據(jù)流作為差動信號傳送給該相位調(diào)整器；其特征在于，包括由多個差動延遲部件(DDE)組成的延遲線，每一延遲部件(DDE)由一對相同的電壓控制的反相元件(INV1、INV2)組成；其特征還在于，延遲部件(DDE)一起構(gòu)成了由電壓控制的數(shù)字延遲線，該相位調(diào)整器延遲位數(shù)據(jù)流，以便該數(shù)據(jù)信號在其被同步時鐘信號選通時的那些時刻有效，該同步時鐘信號也傳送給反饋環(huán)路來控制相位調(diào)整器的延遲時間間隔，在接收機的時域中實現(xiàn)對來自相位調(diào)整器的位數(shù)據(jù)流的選通和解釋。
12.解釋被在近同步通信系統(tǒng)中的接收機接收的最好為高數(shù)據(jù)速率的位數(shù)據(jù)流的位同步器，其特征在于，該同步器包括第一相位調(diào)整器(PHA1)和第二相位調(diào)整器(PHA2)，其中第一相位調(diào)整器被啟動而第二相位調(diào)整器處于停止狀態(tài)，一旦第一現(xiàn)用相位調(diào)整器由于跟隨近同步本地時鐘和位數(shù)據(jù)流之間的變化的相位關(guān)系而處于離開其延遲調(diào)整范圍的危險中時，處于所述停止狀態(tài)的第二相位調(diào)整器就把相位調(diào)整接過來，一旦第二現(xiàn)用相位調(diào)整器由于跟隨時鐘和位數(shù)據(jù)流之間的變化的相位關(guān)系而處在離開其延遲調(diào)整范圍的危險中時，處于所述停止狀態(tài)的第一相位調(diào)整器就把相位調(diào)整接過來。
13.權(quán)利要求12的位同步器，其特征在于，利用功能控制連續(xù)地實現(xiàn)現(xiàn)用和非現(xiàn)用第一和第二相位調(diào)整器之間的切換，該功能控制監(jiān)測被啟動相位調(diào)整器的工作點并將位同步器的輸出分別在第一相位調(diào)整器(PHA1)和第二相位調(diào)整器(PHA2)的相應(yīng)輸出(D1、D2)之間進行切換。
14.權(quán)利要求13的位同步器，其特征在于，所述不間斷的切換可通過將兩相位調(diào)整器之間的工作點向上或向下移動半個本地時間單位時間間隔以及通過在第一或第二相位調(diào)整器的輸出之間進行交替和在交替或切換期間從兩個相位調(diào)整器都接收數(shù)據(jù)來獲得，所述數(shù)據(jù)僅有半個單位時間間隔的差別。
15.根據(jù)任一權(quán)利要求12-14的位同步器的功能控制，其特征在于，根據(jù)對現(xiàn)用相位調(diào)整器延遲控制電壓的監(jiān)測分別交替啟動和停止第一相位調(diào)整器(PHA1)和第二相位調(diào)整器(PHA2)。
16.權(quán)利要求15的功能控制，其特征在于，第一相位調(diào)整器具有從最小值延伸至至少為一個單位時間間隔的量級的第一最大值的相位調(diào)整范圍，其特征還在于第二相位調(diào)整器具有從最小值最好加上至少半個單位時間間隔延伸至第二最大值的相位調(diào)整范圍，整個范圍相應(yīng)于至少一個單位時間間隔。
17.控制交替啟動和停止根據(jù)權(quán)利要求12-14的位同步器中的兩個相位調(diào)整器的功能控制的自適應(yīng)基準電壓產(chǎn)生器，其特征在于，該基準電壓產(chǎn)生器使用了第一和第二副相位調(diào)整器，這些第一和第二副相位調(diào)整器與要被控制的主相位調(diào)整器完全一樣，第一副相位調(diào)整器在絕對最小延遲范圍中運行，第二副相位調(diào)整器在被鎖定的延遲環(huán)路控制為大于該絕對最小延遲范圍n個半時鐘周期的延遲范圍內(nèi)運行。
18.權(quán)利要求17的自適應(yīng)基準電壓產(chǎn)生器，其特征在于，通過使第二副相位調(diào)整器的輸出信號的相位與第一副相位調(diào)整器的輸出信號的相位一致來產(chǎn)生基準信號，這與兩種數(shù)字信號的模式有關(guān)，輸出給第一副相位調(diào)整器的一種信號模式是輸出給第二副相位調(diào)整器的信號模式的延遲的復(fù)制，這一延遲是n個半時鐘周期，n是正整數(shù)。
全文摘要
本發(fā)明提供了當位數(shù)據(jù)流被位于接收機的時域中的同步或近同步時鐘信號選通時對在該接收機中接收的該位數(shù)據(jù)流進行解釋的位同步器。通過根據(jù)對現(xiàn)用相位調(diào)整器的延遲被控電壓的監(jiān)測交替地啟動和停止第一和第二相位調(diào)整器來實現(xiàn)這一目的。這些相位調(diào)整器各采用了由差動延遲部件(DDE)組成的差動延遲線，差動延遲部件(DDE)又由一對反相元件(INV1、INV2)組成，兩個反相元件(INV1、INV2)都具有對上升沿的可控延遲和對下降沿的脈沖波形恢復(fù)功能，或者具有對下降沿的可控延遲和對上升沿的脈沖波形恢復(fù)功能。因為每一DDE都是對稱設(shè)計的，所以可以容易地實現(xiàn)從INV2的輸出端Q和
文檔編號H04L7/033GK1132576SQ9419135
公開日1996年10月2日 申請日期1994年2月23日 優(yōu)先權(quán)日1993年3月1日
發(fā)明者H·L·托德, P·M·西格貝克, H·馬德 申請人:艾利森電話股份有限公司