專利名稱：復(fù)合時(shí)鐘信號的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及時(shí)鐘控制信號領(lǐng)域，特別涉及利用在例如電信系統(tǒng)中的分布時(shí)鐘信號和同步信號以及利用復(fù)合時(shí)鐘信號CLSY(“時(shí)鐘”和“同步”)進(jìn)行定時(shí)。
背景技術(shù)：
在電話和電信范圍內(nèi)，通常需要進(jìn)行某種形式的時(shí)鐘和/或同步信號的分配。在大的被連接系統(tǒng)(“大”具有物理含義)、例如包括各種多路復(fù)用級的交換設(shè)備中這種需要尤為廣泛。
在包括固定在電路板上的電路的大的交換設(shè)備的情況下，電路板安放在箱體和機(jī)殼內(nèi)，需要對相對較高頻率的時(shí)鐘和較低頻率的定時(shí)或同步脈沖進(jìn)行分配，以便作為進(jìn)行形成幀的基準(zhǔn)等。
為此，安裝在箱體或機(jī)殼內(nèi)的電信設(shè)備包括相當(dāng)數(shù)量的電纜形式的傳輸裝置、在后面板上的連接器引腳以及在后面板上的電觸頭和導(dǎo)線等。所有這些信號傳輸設(shè)備所需的空間很大并且很昂貴。例如，連接器中連接器引腳的數(shù)目通常是限制開關(guān)尺寸的資源。
在早期的給所有箱體和機(jī)殼分配時(shí)鐘信號和同步信號的系統(tǒng)中，作為規(guī)則，所有接收機(jī)使用了兩根同軸電纜或雙絞線電纜。換句話說，一根同軸電纜用于高頻時(shí)鐘而另一根雙絞線電纜用于同步時(shí)鐘。
在高頻時(shí)鐘與同步脈沖一道被分配的時(shí)鐘分配方案中，這就意味精度必須非常高，以便同步信號不到達(dá)錯(cuò)誤的地方或在錯(cuò)誤的時(shí)鐘波前或邊緣被解釋。這就尤其對電纜(時(shí)鐘和同步信號的提供)長度的相互精度以及這些電纜相對于到達(dá)系統(tǒng)其它目的地的其它電纜對的相互關(guān)系提出了較高的要求。
此外，電路利用其實(shí)際進(jìn)行操作的實(shí)際高頻時(shí)鐘信號的分配也對電纜和設(shè)備的良好接地等以及電纜和設(shè)備的屏蔽提出了較高的要求，因此能夠避免EMC干擾并能夠控制和保持連續(xù)的功能。
產(chǎn)生精確的時(shí)鐘頻率的常用方法是從高頻振蕩器出發(fā)，將頻率分成為所需的時(shí)鐘頻率，獲得的頻率具有良好的穩(wěn)定性和已被分頻系數(shù)改善了分辨率精度。
分配時(shí)鐘信號的常用方法也是傳送較低頻率的時(shí)鐘信號，該時(shí)鐘信號然后又控制某種從中產(chǎn)生了所需時(shí)鐘頻率的具有較高頻率的振蕩器。瑞典專利SE 406,655公開了用于這種技術(shù)的特殊解決方案。美國專利US—A5,077,734公開了應(yīng)用這種技術(shù)，根據(jù)較低的基準(zhǔn)頻率產(chǎn)生略微高些的時(shí)鐘頻率的數(shù)字網(wǎng)絡(luò)中的小型專用交換機(jī)。
法國專利EP—A10,190,731公開了包括提供時(shí)鐘信號和同步信號的接收器部件的裝置，在該裝置中，該接收器部件通過中繼器從發(fā)射器獲得被同步信號跟隨的時(shí)鐘信號。
最后，英國專利GB—A2,216,366公開了一時(shí)序發(fā)生器，在該時(shí)序發(fā)生器中，取出復(fù)合比特?cái)?shù)據(jù)流并使其產(chǎn)生64KHz和8KHz信號的數(shù)據(jù)比特定時(shí)(clocking)信號，以便使字節(jié)與這一位流進(jìn)行同步定時(shí)，如此產(chǎn)生的定時(shí)信號即使當(dāng)比特?cái)?shù)據(jù)流停止時(shí)也繼續(xù)提供正確的定時(shí)。這一情形中，復(fù)合信號基于二進(jìn)制值“1”的脈沖的雙向或交替變換。
上述專利都沒有完全解決在利用數(shù)量級為幾百兆赫茲的時(shí)鐘頻率進(jìn)行操作的同時(shí)需要在例如可以包括許多電路板的電信設(shè)備中進(jìn)行時(shí)鐘信號分配的基本問題。發(fā)明概述實(shí)施本發(fā)明將獲得復(fù)合基準(zhǔn)信號CLSY，通過對這一CLSY信號進(jìn)行簡單調(diào)制就可以容易地利用一個(gè)信號來分配外部時(shí)鐘信號和同步信號，在后面的用于產(chǎn)生高的比特定時(shí)頻率fBCL的比特定時(shí)頻率發(fā)生器中對同步信號進(jìn)行檢測將產(chǎn)生這樣的結(jié)果，即可能在基準(zhǔn)信號CLSY的波前或邊緣后出現(xiàn)的任何定時(shí)抖動(dòng)將不會(huì)影響第二次獲得的本地同步信號的分辨率，由本地同步信號確定的每一數(shù)據(jù)比特幀將總是按照位定時(shí)頻率fBCL精確地包含預(yù)定數(shù)目的數(shù)據(jù)位。
根據(jù)本發(fā)明，包括PLL電路、分頻電路、移位寄存器和邏輯電路的比特定時(shí)頻率發(fā)生器譯碼被包括在基準(zhǔn)信號中的同步信息并產(chǎn)生比CLSY信號的時(shí)鐘頻率高得多的比特定時(shí)頻率，由此從比特定時(shí)頻率發(fā)生器獲得相對于其高頻系統(tǒng)時(shí)鐘和相對于利用在復(fù)合基準(zhǔn)信號CLSY中的同步信號變換的外部時(shí)域都具有高的精度的同步脈沖。
根據(jù)本發(fā)明，CLSY包括最好只在5-10兆赫茲范圍內(nèi)的時(shí)鐘頻率，而比特定時(shí)頻率，即系統(tǒng)頻率的數(shù)量級為幾百兆赫茲，與此同時(shí)，同步頻率的數(shù)量級可以僅為約幾萬赫茲或更低。
本發(fā)明具有以下優(yōu)點(diǎn)從EMC的觀點(diǎn)來看，時(shí)鐘信號的分配更容易了。分配媒介不必與單獨(dú)地分配系統(tǒng)時(shí)鐘和同步時(shí)具有相同的精度。這就可以例如使用一根低質(zhì)量的光纜。
因?yàn)橥晃锢硇盘柭窂接糜跁r(shí)鐘信號和同步信號，所以在設(shè)備和后面板等中節(jié)省了引腳和空間。
因?yàn)榭梢杂面i相環(huán)、即PLL器件在同一芯片上產(chǎn)生本地系統(tǒng)時(shí)鐘和同步信號，所以能夠獲得非常好的精度。
在上述情形中，基準(zhǔn)信號的頻率f例如是5.12MHz而外部同步信號SYN0的頻率fSYN0例如相當(dāng)于時(shí)鐘頻率的1/640，即8KHz。附圖概述現(xiàn)在將參考具有參考圖的優(yōu)選示例性實(shí)施例來描述本發(fā)明，其中

圖1概括地以方框圖的形式表示根據(jù)復(fù)合基準(zhǔn)信號產(chǎn)生同步信號和高頻比特定時(shí)信號的發(fā)生器；圖2較詳細(xì)地表示本發(fā)明的示范性實(shí)施例，該實(shí)施例包括從被包含在復(fù)合基準(zhǔn)信號中的時(shí)鐘信號獲得高頻比特定時(shí)信號以及從復(fù)合基準(zhǔn)信號中的同步信號獲得幀同步信號的發(fā)生器；圖3表示在圖1的發(fā)生器中的比特定時(shí)信號、第一時(shí)鐘信號、第二時(shí)鐘信號和選通信號之間的時(shí)間關(guān)系；圖4表示當(dāng)基準(zhǔn)信號呈現(xiàn)確定同步信號的同步模式時(shí)，復(fù)合基準(zhǔn)信號和第一時(shí)鐘信號之間以及第二時(shí)鐘信號和選通信號之間的時(shí)間關(guān)系。實(shí)施本發(fā)明的最佳方式圖1概括地表示根據(jù)主要由外部時(shí)鐘信號CL0組成的復(fù)合基準(zhǔn)信號CLSY產(chǎn)生同步SYN1和高頻比特定時(shí)信號BCL的發(fā)生器GEN。在所示的情形中，基準(zhǔn)信號的頻率fCL0例如是5.12MHz，而外部同步信號SYN0的頻率fSYN0例如相當(dāng)于時(shí)鐘頻率的1/640，即8KHz。在所示實(shí)施例的情形中，當(dāng)用公式fCL0＝M·fSYN0時(shí)，M將等于640。發(fā)生器GEN產(chǎn)生了具有頻率fBCL＝184.32MHz的內(nèi)部比特定時(shí)信號BCL，并且在所示實(shí)施例的情形中，公式fBCL＝2NfCL0中的2N將等于36，因此N等于18。發(fā)生器GEN還產(chǎn)生了具有頻率fSYN1＝8KHz的本地同步信號SYN1，該信號SYN1在其時(shí)域也與比特定時(shí)信號BCL相關(guān)，與此同時(shí)，還利用發(fā)明的檢測被包括在復(fù)合基準(zhǔn)信號CLSY中的同步信號SYN0的方法與外部同步信號SYN0相關(guān)。
圖2表示本發(fā)明的示范性實(shí)施例，其包括圖1所示發(fā)生器GEN，其主要部件包括產(chǎn)生比特定時(shí)頻率fBCL的頻率和鎖相環(huán)PLL，由根據(jù)頻率fBLC產(chǎn)生兩個(gè)頻率fCL1和fCL2的兩個(gè)部分計(jì)數(shù)器組成的分頻器，產(chǎn)生選通信號STROB的電路，包含4個(gè)比特b1-b4的移位寄存器SR，以及為簡單的“與”門形式、用于產(chǎn)生同步信號SYN1的邏輯電路。頻率和鎖相環(huán)路或電路PLL還包括乘法比較器COMP，低通濾波器LP和壓控振蕩器OSC。產(chǎn)生比特定時(shí)頻率fBCL的頻率和鎖相環(huán)PLL可以采用本領(lǐng)域已知的任何標(biāo)準(zhǔn)電路方案。壓控振蕩器輸出的比特定時(shí)信號BCL在部分-計(jì)數(shù)器DIV1，中被系數(shù)N除，以便得到頻率fCL2，在所示實(shí)施例中，該系數(shù)等于整數(shù)18，此后頻率fCL2在第二部分-計(jì)數(shù)器DIV2中再被系數(shù)2除，以便獲得頻率fCL1，它應(yīng)當(dāng)?shù)扔趶?fù)合基準(zhǔn)信號CLSY中的時(shí)鐘頻率fCL0。因此，在該示范性實(shí)施例中，fBCL＝184.32MHz，fCL2＝10.24MHz而fCL1＝5.12MHz。復(fù)合基準(zhǔn)信號CLSY的時(shí)鐘頻率fCL0在比較器中與來自另一部分-計(jì)數(shù)器的頻率fCL1比較。該比較器輸出正比于相位偏移的信號電壓，并且通過低通濾波器LP設(shè)法控制壓控振蕩器，以使fCL1＝fCL0且信號之間的相位差將接近零。低通濾波器的作用是降低調(diào)整環(huán)路的調(diào)整速度，這意味著頻率fCL0的暫時(shí)偏離不會(huì)立即影響壓控振蕩器。這就意味著一旦相位控制環(huán)路PLL已達(dá)到平衡狀態(tài)，則即使在微小干擾、例如信號CLSY暫缺的情況下頻率fBCL也將保持穩(wěn)定，還意味著即使在輸入的時(shí)鐘信號CL0中出現(xiàn)了定時(shí)抖動(dòng)也將實(shí)際獲得穩(wěn)定的比特定時(shí)頻率。
利用具有頻率fCL1的信號-在所示情形中為10.24MHz的頻率-產(chǎn)生了選通信號STROB，該選通信號STROB和基準(zhǔn)信號CLSY一起輸入給例如移位寄存器SR，在所示最佳實(shí)施例的情形中，該移位寄存器SR具有4個(gè)比特b1—b4。選通信號STROB選通移位寄存器SR中的4個(gè)比特b1—b4，在移位寄存器的輸出端獲得的信號輸入給“與”門G，在所示實(shí)施例的情形中，在將信號輸入給門G之前反相最后的兩個(gè)輸出，即來自輸出b1和b2的信號。因此，這就產(chǎn)生了這樣的狀態(tài)，即如果同時(shí)地給門G傳送在移位寄存器的4個(gè)輸出端處的位組合0011，則該門將按照已知的方式在其所有輸入都具有高邏輯電平的時(shí)間內(nèi)輸出信號。因此，在最佳實(shí)施例中，CLSY信號具有與同步信號相關(guān)的二進(jìn)制排列…010100110101……。根據(jù)基本的示范性實(shí)施例，為了檢測能夠確定同步信號的比特組合11或00，移位寄存器SR原則上只需要兩個(gè)比特。換句話說，在同步信號中，為了如完全地看出的那樣在CLSY中保持相位不變，CLSY可以分別具有排列…1010-110101…和…0101001010…，并且在這樣的實(shí)施例中，通過使邏輯電路，例如交替地作為具有兩輸入的“與”門和作為具有兩輸入的“或非”門起作用，來構(gòu)成邏輯電路G來分別檢測由移位寄存器SR恰當(dāng)?shù)亟惶孑敵龅奈唤M合11和00將是有利的。如在最佳實(shí)施例中那樣地將確定同步信號的比特?cái)?shù)目增大為例如4位，就進(jìn)一步改善了暫時(shí)干擾將不會(huì)產(chǎn)生被認(rèn)為是同步信號的可靠性。
為了進(jìn)一步說明信號序列，圖3表示了包括在假想的2N＝16的情況下的，包括信號BCL、CL1、CL2和STROB的時(shí)間片，即被產(chǎn)生的信號BCL的頻率是復(fù)合基準(zhǔn)信號CLSY中的時(shí)鐘信號的頻率的16倍。從圖3看出，利用信號CL2按常規(guī)方式產(chǎn)生了選通信號STROB，并且該選通信號將位于或基本上位于時(shí)鐘信號CL1各個(gè)半周期的中部，由于因?yàn)轭l率和相位鎖定電路或環(huán)路PLL的作用，時(shí)鐘信號CL1和復(fù)合基準(zhǔn)信號CLSY中的時(shí)鐘信號CL0是重合的，所以該選通信號也因此位于時(shí)鐘信號CL0各個(gè)半周期的中部。選通信號脈沖的脈沖寬度例如可以方便地相當(dāng)于比特定時(shí)信號BCL的脈沖寬度，并且可以按照已知的方式來產(chǎn)生。
圖4表示復(fù)合基準(zhǔn)信號CLSY的時(shí)間片，并且表示了包括同步信號SYN0的信號。該圖還以相同的時(shí)間比例表示了根據(jù)以上參看圖2和圖3已進(jìn)行的描述所獲得的信號CL1、CL2和STROB。利用選通信號STROB對信號CLSY進(jìn)行的選通的二進(jìn)制結(jié)果示于圖4的下部。當(dāng)信號CLSY已在圖2的移位寄存器SR中被移位，因此標(biāo)為SYN0的部分-它在所示實(shí)施例中的長度為4個(gè)位b1-b4-位于移位寄存器SR中并且被選通信號STROB選通時(shí)，二進(jìn)制值b1＝0，b2＝0，b3＝1和b4＝1就被并行地傳送給圖2的門G的輸入端。由于該門相應(yīng)于b1和b2的兩輸入已被反相，所以門G將在其全部4個(gè)輸入端上得到高邏輯電平的信號，由此在其輸出端SYN1輸出相應(yīng)的信號。選通移位寄存器SR輸出的信號的脈沖寬度可以相適應(yīng)地與選通信號STROB的脈沖寬度相同，且門G由此也將產(chǎn)生寬度約為比特定時(shí)信號BCL的半個(gè)周期的數(shù)量級的脈沖。例如反相相應(yīng)于b3和b4的兩個(gè)輸入，并且例如使用“或非”門來代替“與”門G具有同樣的效果，這對本領(lǐng)域的技術(shù)人員來說是顯而易見的。相應(yīng)地，其相應(yīng)于移位寄存器的兩個(gè)位b3和b4的輸入的與門被反相，將產(chǎn)生位組合1100的輸出脈沖，即在所示實(shí)施例的情形中，被包含的同步信號是由在信號CLSY中具有兩個(gè)時(shí)間間隔的信號組成的，在高邏輯電平后是低邏輯電平的兩個(gè)時(shí)間間隔，一個(gè)時(shí)間間隔t相當(dāng)于頻率fCL1或fCL1的半個(gè)周期。
通過高精度地使選通信號STROB位于信號CLSY中的兩種預(yù)期電平變化的中間，就能夠保證即使復(fù)合基準(zhǔn)信號中的時(shí)鐘信號CL0具有很強(qiáng)的計(jì)時(shí)抖動(dòng)和很模糊地確定的高低邏輯電平間的轉(zhuǎn)換也能夠檢測或選通同步信號SYN0。發(fā)明的方法保證了同步信號SYN0的檢測，因?yàn)檫x通信號STROB位于比特定時(shí)信號BCL的時(shí)域內(nèi)，所以同步信號SYN1自動(dòng)地與比特定時(shí)信號相關(guān)，由此保證了將從比特定時(shí)信號BCL精確地獲得被同步信號SYN0，即被頻率fSYN1確定的數(shù)據(jù)位幀的2N·M個(gè)時(shí)鐘脈沖。當(dāng)通過分頻比特定時(shí)信號BCL獲得了產(chǎn)生SYN1的信號STROB時(shí)，就以最大的時(shí)間分辨率同時(shí)將頻率fSYN1完全鎖定到比特定時(shí)信號的頻率fBCL。在示范性實(shí)施例中，2N等于36而M等于640，該實(shí)施例以184.32MHz的比特定時(shí)頻率為具有8KHz的同步頻率和被穩(wěn)定地獲得的但具有主要以5.12MHz的頻率運(yùn)行的轉(zhuǎn)移基準(zhǔn)時(shí)鐘的每一數(shù)據(jù)位幀提供了23040個(gè)時(shí)鐘脈沖，如果以高于184.24MHz的頻率實(shí)施該實(shí)施例將提供更好的時(shí)鐘分配條件。
在發(fā)明的系統(tǒng)中，每一電路板可以具有其自己的CLSY信號。當(dāng)產(chǎn)生信號CLSYn，n＝1，2，3…時(shí)，應(yīng)當(dāng)保證它們的相互相位關(guān)系的偏離將不大于半個(gè)時(shí)間間隔t，t相當(dāng)于CLSY信號中的時(shí)鐘頻率fCL0的半個(gè)周期。換句話說，根據(jù)所示實(shí)施例，CLSYn必須以定時(shí)頻率fCL0＝5.12MHz位于寬為1/2t＝44ns的窗口內(nèi)。通過利用在鎖相環(huán)PLL內(nèi)的低通濾波器LP適當(dāng)?shù)剡x擇時(shí)間常數(shù)，則系統(tǒng)中的任何電路板就能夠在任何時(shí)刻從該系統(tǒng)中的任一電路板接收復(fù)合基準(zhǔn)信號CLSYn，這就在這樣的系統(tǒng)中提供了重要的安全冗余。
權(quán)利要求
1.通過以復(fù)合時(shí)鐘和同步信號為媒體，分配高頻比特定時(shí)發(fā)生器的公共幀基準(zhǔn)的方法，其特征在于該時(shí)鐘和同步信號被作為復(fù)合基準(zhǔn)信號(CLSY)來形成，該復(fù)合基準(zhǔn)信號(CLSY)同時(shí)包括以高的頻率在兩種邏輯電平之間交替的外部時(shí)鐘信號(CL0)和具有低的頻率并被包含在形成外部時(shí)鐘信號的高頻信號中的外部同步信號(SYN0)，外部時(shí)鐘信號的頻率(fCL0)是同步信號的頻率(fSYN)的整數(shù)M倍；并且其特征還在于由于復(fù)合基準(zhǔn)信號(CLSY)中的外部同步信號(SYN0)在主時(shí)鐘信號的時(shí)間幀內(nèi)至少包括具有相同邏輯電平的兩個(gè)相互順序的時(shí)間間隔，后面最好是相應(yīng)個(gè)數(shù)的具有相反邏輯電平的時(shí)間間隔，所以不管在基準(zhǔn)時(shí)鐘信號的邊緣出現(xiàn)任何相位抖動(dòng)，都能夠高精度地對其進(jìn)行譯碼，一個(gè)這樣的時(shí)間間隔(t)相當(dāng)于主時(shí)鐘信號頻率(fCL0)的一個(gè)半周期；其特征還在于，在兩個(gè)預(yù)期的信號邊緣之間的時(shí)間間隔的中間，檢測每一個(gè)這樣的時(shí)間間隔(t)。
2.權(quán)利要求1的方法，其特征在于當(dāng)根據(jù)復(fù)合基準(zhǔn)信號中的時(shí)鐘信號檢測復(fù)合基準(zhǔn)信號時(shí)，首先產(chǎn)生是復(fù)合基準(zhǔn)信號(CLSY)中的外部時(shí)鐘信號頻率(fCL0)的整數(shù)2N倍的比特定時(shí)信號頻率(fBCL)；與此同時(shí)，通過用2N除比特定時(shí)頻率(fBCL)來產(chǎn)生第一時(shí)鐘信號頻率(fCL1)；其特征還在于，在頻率和相位鎖定電路中，將第一時(shí)鐘信號頻率與外部時(shí)鐘信號頻率(fCL0)進(jìn)行比較；還在于，通過用N除比特定時(shí)頻率(fBCL)來產(chǎn)生第二時(shí)鐘信號頻率(fCL2)，其中，該第二時(shí)鐘信號頻率(fCL2)用來產(chǎn)生對復(fù)合基準(zhǔn)信號(CLSY)中的同步信號(SYN0)進(jìn)行檢測的選通信號(STROB)。
3.權(quán)利要求2的方法，其特征在于，通過在與第一時(shí)鐘頻率(fCL1)并且又同時(shí)與外部時(shí)鐘頻率(fCL0)相關(guān)的半個(gè)時(shí)間間隔的范圍內(nèi)調(diào)整選通信號(STROB)來在復(fù)合基準(zhǔn)信號(CLSY)中形成外部時(shí)鐘信號(CL0)的兩邏輯電平之間的正負(fù)邊緣或轉(zhuǎn)換之間的中部的時(shí)間間隔內(nèi)讀出外部時(shí)鐘信號(CL0)，其信號的邊緣一般會(huì)抖動(dòng)。
4.權(quán)利要求3的方法，其特征在于，外部同步信號(SYN0)被看作在復(fù)合基準(zhǔn)信號中接近選通信號(STROB)，并在具有相同邏輯電平的幾個(gè)順序時(shí)間間隔內(nèi)被檢測，該幾個(gè)順序時(shí)間間隔的后面是具有相反邏輯電平的相應(yīng)個(gè)數(shù)的時(shí)間間隔。
5.權(quán)利要求3的方法，其特征在于，外部同步信號(SYN0)被看作在復(fù)合基準(zhǔn)信號中接近選通信號(STROB)，并在具有相同邏輯電平的兩個(gè)順序時(shí)間間隔內(nèi)被檢測，該兩個(gè)順序時(shí)間間隔的后面是具有相反邏輯電平的兩個(gè)時(shí)間間隔。
6.權(quán)利要求4或5的方法，其特征在于，通過利用是主時(shí)鐘信號(CL)頻率的2N倍的比特定時(shí)信號(BCL)，相對于總是精確地包括2N×M個(gè)數(shù)據(jù)位的同步信號獲得了數(shù)據(jù)比特幀，且其特征在于，比特定時(shí)信號(BCL)和幀同步信號(SYN)以足夠的精度用復(fù)合基準(zhǔn)信號(CLSY)來表示。
7.權(quán)利要求6的方法，其特征在于，當(dāng)選擇的復(fù)合基準(zhǔn)信號(CLSYn)相互間的時(shí)間差小于半個(gè)時(shí)間間隔(t)時(shí)，就用代表系統(tǒng)中的選擇的電路板的選擇的復(fù)合基準(zhǔn)信號(CLSYn，n＝1，2，3…)來產(chǎn)生系統(tǒng)中的比特定時(shí)信號(BCL)和幀同步信號(SYN1)。
8.利用復(fù)合基準(zhǔn)信號(CLSY)產(chǎn)生具有頻率(fBCL)的高頻比特定時(shí)信號(BCL)的裝置，所述裝置包括鎖相電路(PLL)，該鎖相電路(PLL)通常包括比較器、低通濾波器、振蕩器和分頻器，所述裝置特征在于，分頻器分為用整數(shù)N分頻的第一分頻器(DIV1)，用來獲得用來產(chǎn)生選通信號(STROB)的第二時(shí)鐘頻率；分頻器還包括用系數(shù)2分頻的另一第二分頻器(DIV2)，用來獲得在鎖相電路中使用的、等于復(fù)合基準(zhǔn)信號(CLSY)中的基準(zhǔn)頻率的第一時(shí)鐘頻率(fCL1)。
9.權(quán)利要求8的裝置，其特征在于，還包括移位寄存器(SR)，該移位寄存器(SR)的移位步數(shù)相當(dāng)于確定復(fù)合基準(zhǔn)信號(CLSY)中的同步信號(SYN0)的信號的位數(shù)，其中復(fù)合基準(zhǔn)信號(CLSY)輸入給該移位寄存器，該移位寄存器利用選通信號(STROB)進(jìn)行選通，產(chǎn)生邏輯電路(G)的輸入，以便按照與產(chǎn)生的比特定時(shí)頻率(fBL)的鎖定關(guān)系檢測和產(chǎn)生同步信號。
10.權(quán)利要求9的裝置，其特征在于，邏輯門電路的輸入個(gè)數(shù)相當(dāng)于移位寄存器(SR)的移位步數(shù)，其中最好給該門電路的第一個(gè)半數(shù)輸入或第二個(gè)半數(shù)輸入提供反相裝置，以便利用該邏輯門電路從復(fù)合基準(zhǔn)信號獲得復(fù)合基準(zhǔn)信號(CLSY)中的同步狀態(tài)。
11.權(quán)利要求10的裝置，其特征在于，復(fù)合基準(zhǔn)信號(CLSY)中的同步狀態(tài)由若干個(gè)具有相同邏輯電平的順序時(shí)間間隔來確定，最好其后面是相應(yīng)個(gè)數(shù)的具有相反邏輯電平的時(shí)間間隔，其中一個(gè)這樣的時(shí)間間隔(t)等于主時(shí)鐘信號頻率(fCL0)的半個(gè)周期。
12.權(quán)利要求10的裝置，其特征在于，復(fù)合基準(zhǔn)信號(CLSY)中的同步狀態(tài)由兩個(gè)具有相同邏輯電平的順序時(shí)間間隔來確定，其后面是兩個(gè)具有相反邏輯電平的時(shí)間間隔，其中一個(gè)這樣的時(shí)間間隔(t)等于主時(shí)鐘信號頻率(fCL0)的半個(gè)周期。
13.由具有時(shí)鐘頻率(fCL0)的時(shí)鐘信號(CL0)和同步信號(SYN0)組成的，用于產(chǎn)生系統(tǒng)中的具有高的頻率(fBCL)的內(nèi)部高頻比特定時(shí)信號(BCL)和內(nèi)同步信號(SYN1)的基準(zhǔn)信號(CLSY)，其特征在于，外部同步信號(SYN0)由具有相同邏輯電平的順序時(shí)間間隔(t)來確定，最好其后面是相應(yīng)個(gè)數(shù)的具有相反邏輯電平的時(shí)間間隔，其中一個(gè)這樣的時(shí)間間隔(t)等于主時(shí)鐘信號頻率(fCL0)的半個(gè)周期。
14.權(quán)利要求13的基準(zhǔn)信號，其特征在于，在時(shí)鐘信號(CL0)的時(shí)鐘頻率(fCL0)的時(shí)間幀中包括作為復(fù)合基準(zhǔn)信號(CLSY)中的同步信號(SYN0)的特性的二進(jìn)制位信息0011。
15.權(quán)利要求13的基準(zhǔn)信號，其特征在于，在時(shí)鐘信號(CL0)的時(shí)鐘頻率(fCL0)的時(shí)間幀中包括作為復(fù)合基準(zhǔn)信號(CLSY)中的同步信號(SYN0)的特性的二進(jìn)制位信息1100。
全文摘要
本發(fā)明提供復(fù)合時(shí)鐘信號CLSY，它利用一個(gè)信號來分配時(shí)鐘信號和同步信號，在后面的用于高比特定時(shí)頻率(f
文檔編號H04L7/033GK1121755SQ9419185
公開日1996年5月1日 申請日期1994年4月6日 優(yōu)先權(quán)日1993年4月21日
發(fā)明者P·C·B·隆德, M·G·威廉森 申請人:艾利森電話股份有限公司