專利名稱：使用區(qū)域中心局的同步信號的短脈沖串?dāng)?shù)據(jù)發(fā)射機及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種使用區(qū)域中心局的同步信號的短脈沖串?dāng)?shù)據(jù)發(fā)射裝置及其方法，更具體地涉及一種用于使用自一區(qū)域中心局的被發(fā)送的幀/識別/定時(以后簡稱為“FIT”)信號以借助于一使用該FIT信號作為基準(zhǔn)被指定的時隙允許多個終端局發(fā)送短脈沖串?dāng)?shù)據(jù)給區(qū)域中心局的短脈沖串?dāng)?shù)據(jù)發(fā)射機，在通過衛(wèi)星的數(shù)據(jù)傳輸期間，該信號被提供給所有的終端局，發(fā)送由區(qū)域中心局指定的時隙。
一般地，各種系統(tǒng)，例如是一種超小型終端地球站的VSAT系統(tǒng)，這些系統(tǒng)都是用于通過衛(wèi)星發(fā)射/接收數(shù)據(jù)的通信系統(tǒng)，但是，在發(fā)送/接收數(shù)據(jù)期間一旦錯誤出現(xiàn)，這些系統(tǒng)要花費太多的差錯-恢復(fù)時間且僅具有一簡單的數(shù)據(jù)發(fā)送功能。
因此，在相互發(fā)送/接收期間建立同步的問題擺到了通信系統(tǒng)的最前前。
在這方面，在公開號為NO-昭-58-88938的日本專利申請中公開了一種涉及在使用衛(wèi)星的通信系統(tǒng)中在區(qū)域中心局(控制站)和終端局(數(shù)據(jù)發(fā)送站)之間實現(xiàn)發(fā)送/接收時用于建立精確定時同步的裝置和方法的技術(shù)。在這種用于經(jīng)過固定衛(wèi)星對在相應(yīng)地球站之間斷續(xù)產(chǎn)生的數(shù)據(jù)進(jìn)行交換的衛(wèi)星分組通信系統(tǒng)中，當(dāng)整個通信系統(tǒng)的基準(zhǔn)定時經(jīng)過一高穩(wěn)定性振蕩器，一發(fā)送/接收定時電路和一發(fā)射機/接收機被設(shè)置時，該基準(zhǔn)定時被發(fā)送到多個數(shù)據(jù)發(fā)送站，在用該定時被同步之后，這些發(fā)送站發(fā)送一預(yù)約信號。
被提供有該預(yù)約信號的控制站完成再發(fā)送表示空時隙的位置的定時信息和已接收該預(yù)約的數(shù)據(jù)發(fā)送站的一地址信號到數(shù)據(jù)發(fā)送站。依次地，被提供有定時信息的數(shù)據(jù)發(fā)送站允許一信息數(shù)據(jù)分組被發(fā)送到其它站和該控制站以與定時同步，發(fā)送該結(jié)果到空時隙位置，從而，解決了在時隙阿樂哈(ALOHA)衛(wèi)星分組通信系統(tǒng)中有關(guān)同步產(chǎn)生的問題，并且減小了數(shù)據(jù)發(fā)送站的規(guī)模。因此，可以構(gòu)成一個經(jīng)濟(jì)的通信系統(tǒng)。
因此，上述技術(shù)目的在于通過一個簡單的同步系統(tǒng)建立同步并構(gòu)成一個經(jīng)濟(jì)的通信系統(tǒng)。而在本發(fā)明中，作為與數(shù)據(jù)一起從區(qū)域站被發(fā)送的一同步信號的FIT信號在終端局內(nèi)被分析以抽出載頻ID和時隙號。然后，如果這時有被發(fā)送的信息數(shù)據(jù)，短脈沖串?dāng)?shù)據(jù)(信息數(shù)據(jù))被發(fā)送至一指定的時隙，以便借助于FIT信號而不利用分離的同步信道建立通信同步并構(gòu)成一經(jīng)濟(jì)的通信網(wǎng)絡(luò)。因此，在直接的簡單的同步建立和經(jīng)濟(jì)的通信網(wǎng)絡(luò)的構(gòu)成方面這兩種技術(shù)是相類似的。但是，用于體現(xiàn)它們的目的裝置和方法互不相同，它們不能相互應(yīng)用。
本發(fā)明被設(shè)計以加強上面所述的功能。因此，本發(fā)明的目的是提供一種短脈沖串?dāng)?shù)據(jù)發(fā)射機，用于發(fā)送數(shù)據(jù)到構(gòu)成星形系統(tǒng)的區(qū)域中心局所指定的時隙，該星形系統(tǒng)是一種能降低差錯出現(xiàn)頻率并且能夠縮短在出現(xiàn)差錯的情況下的恢復(fù)時間的中心控制系統(tǒng)。
為了實現(xiàn)本發(fā)明的上述目的，提供一種用于從終端局發(fā)送短脈沖串?dāng)?shù)據(jù)到區(qū)域中心局的裝置，該裝置包括一個FIT檢測器，用于接收以分析從區(qū)域中心局發(fā)送的一FIT信號；和一個短脈沖串處理器，用于接收并解碼由FIT檢測器分析的數(shù)據(jù)并存儲一來自控制部分的時隙號碼，該控制部分根據(jù)由短脈沖串處理器解碼的一載頻ID信號的輸入來控制終端局的整個系統(tǒng)。一載頻ID開關(guān)被用于在區(qū)域中心局和終端局的系統(tǒng)構(gòu)成期間設(shè)置終端局至區(qū)域中心局和終端局二者的載頻ID，且一個前置碼模式(preamble pattern)產(chǎn)生部分產(chǎn)生一前置碼模式，用于根據(jù)被發(fā)送時隙號的接收允許數(shù)據(jù)發(fā)送。并且一用戶計算機提供被發(fā)送的純數(shù)據(jù)至區(qū)域中心局，并同時輸出一發(fā)送請求信號。而且，一個數(shù)據(jù)接口設(shè)備接口用戶計算機和終端局，且一數(shù)據(jù)發(fā)送部分編碼經(jīng)數(shù)據(jù)接口設(shè)備輸出的純數(shù)據(jù)，并根據(jù)從短脈沖串處理器輸入的發(fā)送已經(jīng)完成信號輸出該被編碼的數(shù)據(jù)。另外，“或”門輸出來自數(shù)據(jù)發(fā)射部分及前置碼模式生成部分的前置碼數(shù)據(jù)和用戶純數(shù)據(jù)。
并且，本發(fā)明還提供一種從終端局發(fā)送短脈沖串?dāng)?shù)據(jù)至區(qū)域中心局的方法，包括有以下步驟接收以提取一FIT信號，該信號是一與數(shù)據(jù)一起從區(qū)域中心局發(fā)送到終端的同步信號，分析該FIT信號以獲得載頻ID和一時隙號碼，并發(fā)送短脈沖串?dāng)?shù)據(jù)到指定的時隙，通過其借助于FIT信號而無需使用分離的同步信道發(fā)送該短脈沖串?dāng)?shù)據(jù)。
通過參見附圖詳細(xì)描述優(yōu)選實施例，本發(fā)明的上述目的和其它優(yōu)點將變得更為明顯，其中
圖1是表示根據(jù)本發(fā)明的短脈沖串?dāng)?shù)據(jù)發(fā)射機的方框圖；和圖2是說明根據(jù)本發(fā)明的一種用于發(fā)送短脈沖串?dāng)?shù)據(jù)的方法的時間圖。
在作為是一種中心控制系統(tǒng)的星形系統(tǒng)中，區(qū)域中心局提供一個同步信號到多個終端局，然后通過衛(wèi)星在發(fā)送/接收數(shù)據(jù)期間發(fā)送使用該同步信號作為基準(zhǔn)的短脈沖串?dāng)?shù)據(jù)。
這里，該短脈沖串?dāng)?shù)據(jù)表示在正常規(guī)則下不被發(fā)送而當(dāng)某一終端局打算發(fā)送它的時候，通過由區(qū)域中心局指定的時隙被發(fā)送的數(shù)據(jù)。
從終端局發(fā)送的短脈沖串?dāng)?shù)據(jù)包括前置碼數(shù)據(jù)和純數(shù)據(jù)，前置碼數(shù)據(jù)用于允許在區(qū)域中心局的解調(diào)器中通過接收的短脈沖串?dāng)?shù)據(jù)而使時鐘和載頻被恢復(fù)。
從區(qū)域中心局發(fā)送的FIT信號是這樣組成的，由9位(011111111)組成“F”信號是在數(shù)據(jù)傳輸期間的同步信號；“I”信號是終端局的載頻ID信號，即它代表終端局的固有號碼，它是通過一DIP開關(guān)在區(qū)域中心局和終端局之間事先被設(shè)置的；及“T”信號由9位組成，當(dāng)該終端局發(fā)送短脈沖串?dāng)?shù)據(jù)到區(qū)域中心局時，“T”信號指示由區(qū)域中心局指定的一時隙號碼。如上面組成的FIT數(shù)據(jù)變?yōu)榭偣?7位的一個時隙。
如圖1所示，終端局通過接收如上面所組成的FIT信號而發(fā)送數(shù)據(jù)到一指定的時隙，該終端局有一個用于接收以分析從區(qū)域中心局發(fā)送的一FIT信號的FIT檢測器1，和一個用于解碼從FIT檢測器1輸入的經(jīng)分析的數(shù)據(jù)并存儲來自控制部分3的一時隙號碼的短脈沖串處理器2，該控制部分3根據(jù)由短脈沖處理器2解碼的一載頻ID信號的輸入，控制終端局的整個系統(tǒng)。此外，載頻ID開關(guān)4是到區(qū)域中心局和終端局的載頻ID。前置碼模式生成器5產(chǎn)生一個前置碼模式，用于可根據(jù)被發(fā)送的時隙號碼的接收，使數(shù)據(jù)被傳輸。一個用戶計算機6提供純數(shù)據(jù)到區(qū)域中心局，同時輸出一發(fā)送請求信號RTS。一數(shù)據(jù)接口設(shè)備(DIE)7接口用戶計算機6和終端局，及一數(shù)據(jù)發(fā)射機8編碼經(jīng)DIE7輸出的純數(shù)據(jù)，并根據(jù)來自短脈沖串處理器2的發(fā)送已經(jīng)完成信號的輸入，輸出該經(jīng)編碼的數(shù)據(jù)。并且，“或”門9供給來自數(shù)據(jù)發(fā)射機8和前置碼模式生成器5的前置碼數(shù)據(jù)和用戶純數(shù)據(jù)。
控制部分3包括一用于存儲來自短脈沖串處理器2的載頻ID的第一D觸發(fā)器(D-FF)3-1，和一個控制處理器3-2，用于把來自第一D觸發(fā)器3-1的載頻ID信號與在載頻ID開關(guān)4中存儲的終端局的ID進(jìn)行比較，當(dāng)它們是多個時隙中輸出自區(qū)域中心局指定的時隙號碼。并且，緩沖器3-3臨時地存儲來自控制處理器3-2的載頻ID，及一第二D觸發(fā)器(D-FF)3-4接收來自控制處理器3-2的時隙號碼以輸出它到短脈沖串處理器2。
前置碼模式生成器5包括一個八進(jìn)制(octenary)計數(shù)器5-1，用于接收一128K的時鐘CLK并以128K時鐘的每第八個計數(shù)輸出一個脈沖；和由RC電路組成的延遲電路5-2，用于接收并延遲128K時鐘200ns，以使防止定時器時鐘S2的假信號脈沖輸出到短脈沖串處理器2。“與”門5-3執(zhí)行來自八進(jìn)制計數(shù)器5-1和延遲電路5-2的兩個信號的“與”運算以提供定時器時鐘S2到短脈沖串處理器2，且一“或”門5-4接收來自數(shù)據(jù)發(fā)射機8的一清除信號S1和來自“與”門5-3的定時器時鐘S2以輸出一移位負(fù)荷時鐘S3。一8位并行-輸入/串行-輸出移位寄存器(8位PISO移位寄存器)5-5接收來自“或”門5-4的128K時鐘信號和移位負(fù)荷時鐘S3以產(chǎn)生一短脈沖串傳輸載頻和一時鐘前置碼模式。當(dāng)經(jīng)8位短脈沖串處理器數(shù)據(jù)總線B1從短脈沖串處理器2接收一個用于命令數(shù)據(jù)的前置碼數(shù)據(jù)的輸出的信號時，EPROM5-7經(jīng)鎖存器5-6接收該命令信號以提供存儲的前置碼數(shù)據(jù)到8位并行-輸入/串行-輸出移位寄存器5-5。
數(shù)據(jù)發(fā)射機8由第一“或”門8-1和1/2編碼器8-2組成，第一“或”門8-1用于提供清除信號S1，該清除信號清除八進(jìn)制計數(shù)器5-1以允許根據(jù)從短脈沖串處理器2的傳輸已經(jīng)完成信號CTS和靜噪信號的輸出值發(fā)送用戶純數(shù)據(jù)，而1/2編碼器8-2用于接收同時提供到第一“或”門5-1的傳輸已經(jīng)完成信號CTS以對輸入的64Kbps用戶數(shù)據(jù)進(jìn)行1/2編碼。
此后，將詳細(xì)描述根據(jù)本發(fā)明的如上構(gòu)成的裝置的操作。
終端局的FIT檢測器1接收自區(qū)域中心局連續(xù)發(fā)送的66.66Kbps數(shù)據(jù)以檢測是2.66Kbps同步信號的一FIT同步信號S4，一FIT時鐘信號S5和FIT數(shù)據(jù)S6，從而提供該被檢測的信號到短脈沖串處理器2。無論何時該FIT信號從FIT檢測器1被提供，當(dāng)接收到該信號，具有內(nèi)部存儲器和32I/O端口的短脈沖串處理器2就對該FIT信號進(jìn)行解碼，并且提供被解碼數(shù)據(jù)中的載頻ID給第一D觸發(fā)器3-1。
現(xiàn)在，參見圖2的時間圖分析自區(qū)域中心局接收的FIT信號。由圖2的FIT-DA表示其波形，當(dāng)它被分離為F信號，I信號和T信號時，其數(shù)值如下所示FIT數(shù)據(jù)＝00 1 0 1 1 0 1 1 0 1 1 1 0 1T8I8F8T7I7F7T6I6F6T5I5F5T4I4F40 1 1 0 1 1 0 1 1 0 0 0T3T3F3T2I2F2T1I1F1T0I0F0當(dāng)上述形成的數(shù)據(jù)被分類為F信號，I信號和T信號時，F(xiàn)信號＝011111111I信號＝011101110，代表第77個，換句話說，載頻ID是77，及T信號＝001010000，表示26+24＝80，換句話說，指定時隙號是80。
接收上述號碼的載頻ID的第一D觸發(fā)器3-1把它提供到控制處理器3-2，該處理器通過終端局的載頻ID開關(guān)4將接收到的載頻ID與其自己的預(yù)置載頻ID進(jìn)時比較。這樣，當(dāng)它們彼此是相同的時候，在總的編號100的時隙中的自區(qū)域中心局指定時隙號經(jīng)第二D觸發(fā)器3-4被提供到短脈沖處理器2。
此后，當(dāng)從DIE7接收到傳輸請求信號RTS時，短脈沖串處理器2在其存儲器中存儲輸入的時隙號碼，并提供該信號到前置碼模式生成器5，用于輸出前置碼數(shù)據(jù)。該處理器將描述如下。
一旦用戶數(shù)據(jù)從用戶計算機6被輸入到DIE7，它就被以64Kbps數(shù)據(jù)速率進(jìn)行處理并輸出到1/2編碼器8-2，1/2編碼器8-2將該數(shù)據(jù)編碼為調(diào)諧至128K的輸入時鐘的128Kbps數(shù)據(jù)。
當(dāng)該數(shù)據(jù)被處理為128Kbps時，DIE7同時地輸出傳輸請求信號RTS至短脈沖串處理器2。這時，傳輸請求信號的值是“低”。識別傳輸請求信號RTS的輸入的短脈沖處理器2搜索出在其內(nèi)儲存器中的當(dāng)前時隙，指定相繼的時隙中的該時隙，從而允許開始傳輸。
當(dāng)檢測到合理的時隙的FIT數(shù)據(jù)S6時，短脈沖串處理器2輸出與傳輸已經(jīng)完成信號CTS一起被提供給“或”門8-1的“低”值的靜噪信號MUTE，且“或”門8-1接收該信號以輸出清除信號。
如果接受“低”值的靜噪信號MUTE，在EPROM5-7內(nèi)存儲的前置碼數(shù)據(jù)的傳輸開始。這時，八進(jìn)制計數(shù)器5-1在128K時鐘的每第8個計數(shù)提供一個脈沖，即產(chǎn)生經(jīng)“或”門5-4輸出的移位負(fù)荷時鐘S3八進(jìn)制計數(shù)器5-1被采用以用于裝入8位并行-輸入/串行-輸出移位寄存器5-5，并如上所述，在載頻和時鐘前置碼的間隔期間，從“與”門5-3每128K時鐘的每第8個時鐘脈沖提供一個時鐘脈沖給短脈沖處理器的2的定時器時鐘S2，而在128Kbps用戶數(shù)據(jù)傳輸期間每一個128K時鐘提供一個脈沖。
這時，“與”門5-3經(jīng)延遲電路5-2被提供有相對于128K時鐘的具有200ns延遲的延遲信號，防止與來自八進(jìn)制計數(shù)器5-1的脈沖在一起的“與”門5-3輸出中的假脈沖。
當(dāng)通過上述處理完成發(fā)送前置碼數(shù)據(jù)準(zhǔn)備時，在EPROM5-7中存儲的前置碼數(shù)據(jù)通過短脈沖串處理器2被并行地加載以并行地輸入到8位并行-輸入/串行-輸出移位寄存器5-5，然后它串行地輸出調(diào)諧到由8位并行輸入/串行輸出移位寄存器5-5接收的128K時鐘。
發(fā)送的前置碼數(shù)據(jù)這樣組成以使前置碼數(shù)據(jù)占據(jù)的總的字節(jié)是32字節(jié)，其中27字節(jié)是具有零值的載頻，其余5字節(jié)構(gòu)成“55Hex”并且在發(fā)送前置碼數(shù)據(jù)期間，128Kbps用戶數(shù)據(jù)信號值被設(shè)置為“低”。
以下描述發(fā)送128Kbps用戶數(shù)據(jù)的處理過程。
在前置碼數(shù)據(jù)的傳輸期間，傳輸已經(jīng)完成信號CTS是“低”并從前置碼數(shù)據(jù)傳輸完成之前的兩個時鐘進(jìn)入“高”。然后，該信號值被輸入到“或”門8-1，且清除信號S1自其被提供到八進(jìn)制計數(shù)器5-1，該計數(shù)器根據(jù)接收的清除信號S1被清除而保持“高”。
通過該操作，短脈沖串處理器2的定時時鐘被改變?yōu)?28K時鐘，并且連續(xù)地，被保持的128Kbps用戶數(shù)據(jù)作為短脈沖串?dāng)?shù)據(jù)經(jīng)“或”門9被輸出。
圖2的時間圖說明這種操作，其中RTS表示傳輸請求信號，MUTE是在沒有傳輸數(shù)據(jù)的情況下用于阻止中頻狀態(tài)的信號，CTS是傳輸已經(jīng)完成信號，PRE-AM是前置碼數(shù)據(jù)，128KDA是128Kbps數(shù)據(jù)，F(xiàn)IT-SY是FIT同步信號，F(xiàn)IT-DA是FIT信號，和FIT-CL是FIT時鐘。
通過上述處理，根據(jù)數(shù)據(jù)傳輸?shù)耐瓿?，該短脈沖串處理器2強迫一復(fù)位信號RESET至“低”，用于保持8位并行-輸入/串行-輸出移位寄存器5-5的輸出至“低”。此后，當(dāng)在用戶計算機6內(nèi)完成數(shù)據(jù)傳輸時，傳輸請求信號RTS進(jìn)入“高”。通過該操作，在計數(shù)38次之后，該短脈沖串處理器2改變輸出靜噪信號MUTE為“高”，并且改變傳輸已經(jīng)完成信號CTS至“低”。
然后，八進(jìn)制計數(shù)器5-1被初始化以用于下一個短脈沖串前置碼。因此，該短脈沖數(shù)據(jù)的傳輸徹底完成。
如上所述，當(dāng)數(shù)據(jù)從所有終端局向區(qū)域中心局發(fā)送時，一同步信號被請求。在本發(fā)明中，當(dāng)一信號與來自區(qū)域中心局的數(shù)據(jù)一起被發(fā)送時，同步信號被簡單地從該信號中提取用于發(fā)送數(shù)據(jù)。結(jié)果，不需要分離的同步信道，因此獲得經(jīng)濟(jì)的效果。
雖然本發(fā)明已參照特定的實施例進(jìn)計了展示和描述，但對熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離由所附權(quán)利要求規(guī)定本發(fā)明的精神和范圍的前提下，可以作出各種形式及細(xì)節(jié)上的改變。
權(quán)利要求
1.在一種用于從終端局向區(qū)域中心局發(fā)送短脈沖串?dāng)?shù)據(jù)的裝置中，一使用所述區(qū)域中心局的同步信號的短脈沖串?dāng)?shù)據(jù)發(fā)送裝置包括一個FIT檢測器，用于接收分析從所述區(qū)域中心局發(fā)送的FIT信號；一個短脈沖串處理器，用于接收解碼由所述FIT測器分析的數(shù)據(jù)，并存儲一時隙號碼；一個控制部分，用于根據(jù)由所述短脈沖串處理器解碼的載頻ID信號的輸入，控制所述終端局的整個系統(tǒng)并輸出所述時隙號至所述短脈沖串處理器；一個載頻ID開關(guān)，用于在所述區(qū)域中心局和終端局的系統(tǒng)構(gòu)成期間設(shè)置所述終端局至所述區(qū)域中心局和終端局的載頻ID。一個前置碼模式生成部分，用于產(chǎn)生一個前置碼模式，該前置碼模式用于根據(jù)接收被發(fā)送的時隙號，允許數(shù)據(jù)傳輸；一個用戶計算機，用于提供被發(fā)送的純數(shù)據(jù)到所述區(qū)域中心局，并同時地輸出一個傳輸請求信號；一個用戶接口設(shè)備，用于接口所述用戶計算機和終端局；一個數(shù)據(jù)發(fā)送部分，用于編碼經(jīng)所述數(shù)據(jù)接口設(shè)備輸出的所述純數(shù)據(jù)，并根據(jù)來自所述短脈沖處理器的傳輸已經(jīng)完成信號的輸入而輸出經(jīng)編碼的數(shù)據(jù)；及一個“或”門，用于輸出來自所述數(shù)據(jù)發(fā)送部分和前置碼模式生成部分的所述前置碼數(shù)據(jù)和用戶純數(shù)據(jù)。
2.根據(jù)權(quán)利要求1的使用區(qū)域中心局的同步信號的短脈沖串?dāng)?shù)據(jù)發(fā)送裝置，其中所述控制部分包括一個第一D觸發(fā)器，用于存儲來自所述短脈沖串處理器的所述載頻ID；一個控制處理器，用于將來自所述第一D觸發(fā)器的所述載頻ID信號與在所述載頻ID開關(guān)中存儲的所述終端局的ID進(jìn)行比較，并當(dāng)它們是相同的時候認(rèn)為該結(jié)果為其自己的ID，輸出多個時隙中的由所述區(qū)域中心局指定的時隙號碼；一個緩沖器，用于臨時地存儲來自所述控制處理器的所述載頻ID；及一個第二D觸發(fā)器，用于接收來自所述控制處理器的所述時隙號碼以輸出所述接收的時隙號碼到所述短脈沖串處理器。
3.根據(jù)權(quán)利要求1的使用區(qū)域中心局的同步信號的短脈沖串?dāng)?shù)據(jù)發(fā)送裝置，其中所述前置碼模式生成部分包括一個八進(jìn)制計數(shù)器，用于接收128K時鐘以對所述128K時鐘的每第8個計數(shù)輸出一個脈沖；一個由RC電路組成的延遲電路，用于接收所述128K時鐘，并延遲所述128K時鐘200ns，以防止提供到所述短脈沖串處理器的定時時鐘的假脈沖；一個“與”門，用于執(zhí)行對來自所述八進(jìn)制計數(shù)器和延遲電路的兩個信號的“與”運算，并輸出所述定時時鐘信號到所述短脈沖串處理器；一個“或”門，用于執(zhí)行來自所述數(shù)據(jù)發(fā)送部分的清除信號和來自所述“與”門的所述定時時鐘信號的“或”運算以輸出一移位負(fù)荷時鐘信號；一個8位并行-輸入/串行-輸出移位寄存器，用于接收所述128K時鐘信號和來自所述“或”門的所述移位負(fù)荷時鐘信號，以產(chǎn)生一短脈沖串傳輸載頻和時鐘前置碼模式；及一個EPROM，用于經(jīng)一8位短脈沖串處理器數(shù)據(jù)總線通過鎖存器從所述短脈沖串處理器接收一個命令輸出數(shù)據(jù)中的所述前置碼數(shù)據(jù)的信號，并輸出所述存儲的前置碼數(shù)據(jù)到所述8位并行-輸入/串行-輸出移位寄存器。
4.根據(jù)權(quán)利要求1的使用區(qū)域中心局的同步信號的短脈沖串?dāng)?shù)據(jù)發(fā)送裝置，其中所述數(shù)據(jù)發(fā)送部分包括一個第一“或”門，用于輸出所述清除信號來清除所述八進(jìn)制計數(shù)器以用于根據(jù)來自所述短脈沖串處理器的所述傳輸已經(jīng)完成信號和靜噪信號發(fā)送所述用戶純數(shù)據(jù)；及一個1/2編碼器，用于同時地接收提供到所述第一“或”門的所述傳輸已經(jīng)完成信號，并編碼64Kbps的所述用戶數(shù)據(jù)。
5.在用于從終端局向區(qū)域中心局發(fā)送短脈沖串?dāng)?shù)據(jù)的方法中，一種用于使用所述區(qū)域中心局的同步信號發(fā)送短脈沖串?dāng)?shù)據(jù)的方法，包括步驟接收提取FIT信號，該信號是與數(shù)據(jù)一起從所述區(qū)域中心局發(fā)送到所述終端局的同步信號；分析所述FIT信號以獲得一載頻ID和一時隙號碼；并發(fā)送短脈沖數(shù)據(jù)到指定的時隙；因此，所述短脈沖串?dāng)?shù)據(jù)通過所述FIT信號被發(fā)送而不使用分離的同步信道。
6.根據(jù)權(quán)利要求5的一種用于使用區(qū)域中心局的同步信號發(fā)送短脈沖串?dāng)?shù)據(jù)的方法，其中所述FIT信號是由F、I和T信號總共27位的一個時隙組成，9位特的F信號作為數(shù)據(jù)傳輸期間的所述同步信號，9位的I信號代表所述終端局的所述載頻ID，及9位的T信號代表從所述區(qū)域中心局指定的所述時隙號碼。
7.根據(jù)權(quán)利要求6的一種用于使用區(qū)域中心局的同步信號發(fā)送短脈沖串?dāng)?shù)據(jù)的方法，其中作為作述I信號的所述載頻ID是代表所述終端局的固有號碼，并且當(dāng)構(gòu)成系統(tǒng)時，它是通過所述區(qū)域中心局的和終端局之間的DIP開關(guān)被預(yù)先設(shè)置的。
8.根據(jù)權(quán)利要求5的一種用于使用區(qū)域中心局的同步信號發(fā)送短脈沖串?dāng)?shù)據(jù)的方法，其中所述短脈沖串?dāng)?shù)據(jù)是由前置碼數(shù)據(jù)和用戶純數(shù)據(jù)構(gòu)成的，前置碼數(shù)據(jù)用于接收從所述區(qū)域中心局的調(diào)制器發(fā)送到所述終端局的短脈沖串?dāng)?shù)據(jù)以允許時鐘和載頻被恢復(fù)。
9.根據(jù)權(quán)利要求8的一種用于使用區(qū)域中心局的同步信號發(fā)送短脈沖串?dāng)?shù)據(jù)的方法，其中所述短脈沖串?dāng)?shù)據(jù)總共是32字節(jié)，由為零的27字節(jié)的載頻信號和被提供給55Hex的值的5字節(jié)構(gòu)成，該55Hex被用于在接收所述短脈沖串?dāng)?shù)據(jù)的所述區(qū)域中心局中的同步。
10.根據(jù)權(quán)利要求5的一種用于使用區(qū)域中心局的同步信號發(fā)送短脈沖串?dāng)?shù)據(jù)的方法，其中發(fā)送所述前置碼數(shù)據(jù)的步驟包括在從用戶計算機接收到的所述純數(shù)據(jù)經(jīng)1/2編碼器以128Kbps被處理的同時，通過數(shù)據(jù)接口設(shè)備輸出傳輸請求信號到短脈沖串處理器的步驟；根據(jù)對所述傳輸請求信號的輸入的識別，由所述短脈沖串處理器搜索在內(nèi)存儲器中的當(dāng)前的時隙并在相繼時隙內(nèi)指定一個時隙，允許傳輸開始的步驟當(dāng)檢測到適當(dāng)?shù)臅r隙的FIT數(shù)據(jù)時，同時地輸出低值的靜噪信號及傳輸已經(jīng)完成信號以發(fā)送在EPROM中存儲的所述前置碼數(shù)據(jù)步驟。
11.根據(jù)權(quán)利要求10的一種用于使用區(qū)域中心局的置碼發(fā)送短脈沖串?dāng)?shù)據(jù)的方法，其中發(fā)送與所述前置碼數(shù)據(jù)的傳輸一起輸出的128Kbps用戶數(shù)據(jù)的步驟包括自完成所述前置碼數(shù)據(jù)的傳輸之前的兩個時鐘，將在發(fā)送所述前置碼數(shù)據(jù)期間保持在低值的所述傳輸已經(jīng)完成信號改變?yōu)楦咧档牟襟E；提供所述傳輸已經(jīng)完成信號到“或”門以輸入一清除信號到八進(jìn)制計數(shù)器的步驟；和在保持高值的同時，根據(jù)接收的所述清除信號清除所述八進(jìn)制計數(shù)器，并同時地將所述短脈沖處理器的定時器時鐘變?yōu)?28K時鐘以經(jīng)所述“或”門輸出所述128Kbps用戶數(shù)據(jù)作為短脈沖串?dāng)?shù)據(jù)。
12.根據(jù)權(quán)利要求11的一種用于使用區(qū)域中心局的同步信號發(fā)送短脈沖串?dāng)?shù)據(jù)的方法，其中在所述128Kbps用戶數(shù)據(jù)傳輸完成之后，為保持8位并行-輸入/串行一輸出移位寄存器的輸出，所述短脈沖處理器強制一復(fù)位信號至低，且所述用戶計算機將所述傳輸請求信號轉(zhuǎn)換至高，且在計數(shù)38次之后，所述短脈沖處理器改變輸出所述靜噪信號至高，并改變所述傳輸已經(jīng)完成信號至低且初始化所述八進(jìn)制計數(shù)器以用于下一個短脈沖串前置碼。
全文摘要
一種短脈沖數(shù)據(jù)發(fā)射機，通過使用從區(qū)域中心局發(fā)送的FIT同步信號，并借助于使用該FIT信號作為基準(zhǔn)的指定的時隙允許多個終端局發(fā)送短脈沖串?dāng)?shù)據(jù)到區(qū)域中心局的，這些終端局通過一衛(wèi)星在數(shù)據(jù)傳輸期間發(fā)送自區(qū)域中心局被指定的該時隙；及其使用方法，該方法通過增強各種通信系統(tǒng)的簡單的數(shù)據(jù)傳輸功能在出現(xiàn)差錯的情況下降低差錯出現(xiàn)的頻率和縮短恢復(fù)時間，并且不需要分離的同步信道，從而獲得經(jīng)濟(jì)的效果。
文檔編號H04J3/16GK1147170SQ9512117
公開日1997年4月9日 申請日期1995年12月29日 優(yōu)先權(quán)日1994年12月31日
發(fā)明者韓炳銀 申請人:現(xiàn)代電子產(chǎn)業(yè)株式會社